DE10116510A1 - Ultradünnfilm-Kapselung - Google Patents

Ultradünnfilm-Kapselung

Info

Publication number
DE10116510A1
DE10116510A1 DE10116510A DE10116510A DE10116510A1 DE 10116510 A1 DE10116510 A1 DE 10116510A1 DE 10116510 A DE10116510 A DE 10116510A DE 10116510 A DE10116510 A DE 10116510A DE 10116510 A1 DE10116510 A1 DE 10116510A1
Authority
DE
Germany
Prior art keywords
substrate
chip carrier
chip
polymer film
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10116510A
Other languages
English (en)
Inventor
Wen Lo Shieh
Ning Huang
Yung Cheng Chuang
Hui Pin Chen
Hua Wen Chang
Chuang Ming Chang
Feng Chang Tu
Fu Yu Huang
Hsuan Jui Chang
Chia Chieh Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Publication of DE10116510A1 publication Critical patent/DE10116510A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung bezieht sich auf eine Ultradünnfilm-Kapselung und insbesondere auf eine Kapselung, die einen Polymerfilm oder eine Polyimid-(PI)-Schicht verwendet, um den Chipträger (oder das Substrat) (1) auszubilden, und die Entwicklungseigenschaften eines ultradünnen und hochdichten Polymerfilm- oder PI-Chipträgers in einer Kapselung verwendet, so daß die Dicke der gesamten Kapselung deutlich reduziert wird.

Description

Die Erfindung bezieht sich auf eine Ultradünnfilm-Kapselung.
Der neueste Trend von Filmkapselungen ist darauf gerichtet, leichte, dünne, kurze und kleine Kapselungen (Gehäuse) zu schaffen. Um die obigen Funk­ tionen und Aufgäben zu erfüllen, muß die Layoutdichte des Halbleiters ver­ bessert werden, um die Größe des Chips zu reduzieren, wobei der Träger, der die Chips hält, einen hochdichten Beinabstand und eine ultradünne Eigen­ schaft aufweisen muß, so daß ein wirklich dünnes, leichtes, kurzes und kleines Kapselungsmodul erhalten werden kann.
Bei herkömmlichen ultradünnen Kapselungstechniken, wie z. B. der Mikro­ leiterrahmen-Kapselungstechnik, wie in Fig. 1a gezeigt, ist der untere Ab­ schnitt des Leiterrahmens 12' mit einem wärmebeständigen Band 11' verklebt und der Leiterrahmen 12' mit dem Chip 13' verklebt, wobei das Draht-Bon­ dingverfahren verwendet wird, um den Draht 14' mit dem Bondingkeil 15' des Leiterrahmens 12' elektrisch zu verbinden, so daß die den Chip 13' tragende Struktur den Leiterrahmen 12' nutzt. Der Leiterrahmen 12' ist eine dünne Platte, die aus einer Eisen-Nickel-Legierung oder einer Kupferlegierung ge­ fertigt ist, wobei Chemikalien im Ätzprozeß verwendet werden, um die uner­ wünschten Abschnitte zu erodieren. Aufgrund der Einschränkungen der Dicke des Leiterrahmens 12' und der minimalen Dicke einer Bonding-Verbindung, die nach dem Zerteilen vom Leiterrahmen 12' ausgebildet wird, sowie des Zwischenraums zwischen jeder Bonding-Verbindung können keine sehr dün­ nen Chips erhalten werden. Wenn die Dicke des Chips 13' des Leiterrahmens 12' und die Höhe des Drahtes 14' für die elektrische Verbindung zusammen mit der Dicke des Kapselungsmaterials 16' (Vergußmittel) zum Schutz der verschiedenen Komponenten betrachtet werden, kann die Dicke des gesamten Kapselungsmoduls nicht reduziert werden. Selbst wenn daher die Entwicklung von Chips diese sehr klein und dünn macht, kann der Nachteil des Leiterrah­ mens 12' nicht beseitigt werden. Nachdem wie in den Fig. 1b und 2 gezeigt das Kapselungsmaterial 16' eingefüllt worden ist, wird es in ein einzelnes Kapselungsstück mit einem flachen Boden zerlegt, wobei dies jedoch das Problem des Bonding der PCB (gedruckte Leiterplatte) mit dem Kapselungs­ stück und der Haftung des Lots mit sich bringt.
Es ist daher die Aufgabe der Erfindung, die obenerwähnten Nachteile des Standes der Technik zu beseitigen und eine verbesserte Ultradünnfilm-Kap­ selung zu schaffen, bei der die Gesamtdicke der Kapselung effektiv reduziert ist und bei der die Elektrode am unteren Abschnitt des einzelnen Kapselungs­ stücks hervorsteht, so daß sie geeignet für eine Klebeoperation verwendet werden kann, wobei der Lot-Bondingpunkt der PCB für eine Lötfunktion verwendet wird.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Ultradünnfilm-Kap­ selung nach Anspruch 1. Die abhängigen Ansprüche sind auf bevorzugte Aus­ führungsformen gerichtet.
Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnungen Bezug nimmt; es zeigen:
Fig. 1a die bereits erwähnte Schnittansicht einer Ultradünnfilm-Kapselung des Standes der Technik;
Fig. 1b die bereits erwähnte Schnittansicht eines einzelnen Kapselungs­ chips einer Ultradünnfilm-Kapselung des Standes der Technik;
Fig. 2 die bereits erwähnte schematische Ansicht des Leiterrahmens der Ultradünnfilm-Kapselungstechnik des Standes der Technik;
Fig. 3a eine Schnittansicht des Bonding des Polymerfilmchipträgers (oder Substrats) oder PI-Chipträgers (oder Substrats) mit dem Chip ge­ mäß der Erfindung;
Fig. 3b eine schematische Ansicht des Lotverbindungspunktes der PCB und des Einzelkapselungschips gemäß der Erfindung;
Fig. 4 eine schematische Ansicht einer Trägeroberfläche des Polymerfilm- Chipträgers (oder Substrats) oder PI-Chipträgers (oder Substrats) mit dem Chip gemäß der Erfindung;
Fig. 5 eine weitere bevorzugte Ausführungsform der Erfindung;
Fig. 6 ein Chip-Bondingverfahren der bevorzugten Ausführungsform gemäß der Erfindung; und
Fig. 7 ein Chip-Bondingverfahren einer weiteren bevorzugten Ausführungsform gemäß der Erfindung.
Wie in den Fig. 3a, 3b und 4 gezeigt, umfaßt eine Ultradünnfilm-Kapselung einen Polymerfilm oder eine Polyimid-(PI)-Schicht, um den Chipträger zu bilden, wobei die Beinposition für das Bonding mit dem Chip in Form einer Aussparung ausgebildet ist, so daß ein Ende des Drahtes des Bonding-Chips in die ausgesparte Beinposition eingeführt wird, um die Bonding-Dicke zwischen dem Polymerflim- oder PI-Chipträger (oder Substrat) und dem Chip mittels der Kapselungstechnik zu reduzieren.
Gemäß der Erfindung wird der Polymerfilm oder die PI-Schicht 11 als Poly­ merfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) 1 und mit einem Matrixmodus zum Tragen der Chips 2 verwendet, wobei mittels der Substratherstellungstechnik (chemisches Ätzen oder Laserherstellungsverfah­ ren) der PI-Chipträger 1 in Form eines sehr dünnen Films ausgeführt wird, und wobei die E/A-Beinposition 12 eine ausgesparte Form aufweist. Der Chip 2 wird mittels Klebstoff 3 auf den Polymerflim- oder PI-Chipträger (oder das Substrat) geklebt.
Am elektrischen Anschlußabschnitt wird die Draht-Bondingtechnik verwen­ det, um ein Ende des Drahtes 21 auf dem Chip 2 zu befestigen, wobei das andere Ende in die Metallanschlußfläche 13 innerhalb der ausgesparten Bein­ position 12 eingeführt wird, die auf dem Polymerflim- oder PI-Chipträger (oder Substrat) 1 vorgesehen ist. Anschließend wird das Kapselungsmaterial 4 eingebracht, um den Chip 2 und den Draht 21 zu schützen. Schließlich wird ein einzelnes Chipkapselungsstück, das den Chip 2 enthält, zerlegt, um eine Kapselungseinheit zu bilden.
Wie in Fig. 5 gezeigt, ist auf dem Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) entsprechend der Rückseitenposition des Chips 2 eine Metallplatte 14 aufgeklebt, die effektiv die Wärmeableitung des Chips 2 verbessert.
Gemäß der Erfindung kann die elektrische Verbindungstechnik des Chips mit dem Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Sub­ strat) ein Chip-Bondingverfahren sein, wie in Fig. 6 gezeigt, in der das Chip- Bondingverfahren gemäß der Erfindung gezeigt ist. Der Polymerfilm-Chipträ­ ger (oder Substrat) oder PI-Chipträger (oder Substrat) 1a ist mit einer ausge­ sparten Beinposition 12a für das Bonding des Chips 2a versehen, wobei der Chip 2a umgedreht wird, so daß die E/A-Erhebung 21a des Chips 2a mit der Metallanschlußfläche 13a der Beinposition 12a des Polymer-Dünnchipträgers (oder Substrats) oder PI-Chipträgers (oder Substrats) 1a verbunden wird. An dem Bonding-Spalt zwischen dem Chip 2a und dem Polymerfilm-Chipträger (oder Substrat) 1a wird Klebstoff 3a eingefüllt, um die Verklebung zu erhöhen und einer Dispersionsbeanspruchung entgegenzuwirken.
Wie in Fig. 7 gezeigt, ist eine Metallanschlußfläche 14a am Polymerfilm- Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) 1a entsprechend der Rückseite des Chips 2a vorgesehen, um somit die Wärmeableitung des Chips 2a effektiv zu erhöhen.
Gemäß der Erfindung wird ein Polymerfilm oder eine PI-(Polyimid)-Schicht verwendet, um einen Chipträger herzustellen. Somit kann der Polymer-Dünn­ chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) in einem sehr dünnen Film hergestellt werden, wobei die Bonding-Beinposition des Chip­ drahtes (oder die Chiperhebung) in einer ausgesparten Form ausgebildet wird, wobei die Höhe der Draht-Bonding-Verbindung ebenfalls reduziert ist. Wenn die Chip-Bondingtechnik verwendet wird, kann die Dicke reduziert werden und gleichzeitig die Kapselungsfläche reduziert werden, wobei ein ultrafeines oder ultradünnes Kapselungsmodul hergestellt werden kann.
Gemäß der Erfindung steht die Elektrode (Metallanschlußfläche) an der Un­ terseite eines einzelnen Kapselungsstücks, das den Chip enthält, hervor. Dies erleichtert die Lötausrichtung des Kapselungsgranulats auf das Lot 6 auf der PCB, wobei hierdurch eine bessere Haftwirkung erzielt und somit der Her­ stellungsprozeß verbessert wird.

Claims (4)

1. Ultradünnfilm-Kapselung, dadurch gekennzeichnet, daß
ein Polymerfilm-Chipträger (oder Substrat) oder Polyimid-(PI)-Chipträ­ ger (oder Substrat) (1) verwendet wird, wobei die Beinposition (12) für die Chip-Bonding-Verbindung eine ausgesparte Form aufweist, um die Dicke nach dem Bonding zu reduzieren, und wobei der Polymerfilm-Chipträger (Substrat) oder PI-Chipträger (oder Substrat) (1) in Form eines dünnen Films mittels einer Herstellungstechnik ausgeführt wird (chemisches Ätzen oder Laserherstellungsverfahren),
die E/A-Beinposition (12) eine ausgesparte Form aufweist und der Chip (2) auf den Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) (1) geklebt ist und ein Kapselungsmaterial (4) eingebracht ist;
mittels eines Zerlegungsschritts ein einzelnes Kapselungsstück, das den Chip (2) enthält, zerschnitten wird, wobei der Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) (1) und der Chip (2) an einem Ende eines Drahtes (21) verlötet werden, wobei das andere Ende an einer Metallanschlußfläche (13) innerhalb der Beinposition (12) montiert wird, welche auf dem Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) (1) ausgespart ist, und
die Elektrode der Metallanschlußfläche (13) von der Rückseite des Poly­ merfilm-Chipträgers (oder Substrats) oder PI-Chipträgers (oder Substrats) (1) hervorsteht.
2. Ultradünnfilm-Kapselung nach Anspruch 1, dadurch gekennzeichnet, daß eine Metallplatte (14) auf dem Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) (1) entsprechend der Rückseite der Chippo­ sition vorgesehen ist.
3. Ultradünnfilm-Kapselung nach Anspruch 1, dadurch gekennzeichnet, daß das elektrische Bonding des Chips (2) mit dem Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) (1) ein Chip-Bondingver­ fahren ist, bei dem die E/A-Erhebung (21a) des Chips (2) und die Metallan­ schlußfläche (13a) der Beinposition (12a) des Polymerfilm-Chipträgers (oder Substrats) oder PI-Chipträgers (oder Substrats) (1) verbunden werden.
4. Ultradünnfilm-Kapselung nach Anspruch 3, dadurch gekennzeichnet, daß eine Metallplatte (14a) am Polymerfilm-Chipträger (oder Substrat) oder PI-Chipträger (oder Substrat) (1) entsprechend der Rückseite der Chipposition vorgesehen ist.
DE10116510A 2000-11-27 2001-04-03 Ultradünnfilm-Kapselung Withdrawn DE10116510A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89125423 2000-11-27

Publications (1)

Publication Number Publication Date
DE10116510A1 true DE10116510A1 (de) 2002-05-29

Family

ID=21662130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10116510A Withdrawn DE10116510A1 (de) 2000-11-27 2001-04-03 Ultradünnfilm-Kapselung

Country Status (4)

Country Link
US (1) US20020062971A1 (de)
JP (1) JP2002184906A (de)
DE (1) DE10116510A1 (de)
FR (1) FR2817398A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453625B2 (ja) * 2014-11-27 2019-01-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
CN108831839B (zh) * 2018-06-22 2020-03-24 苏州震坤科技有限公司 一种去除半导体塑封制程中所产生毛边的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
JPH0226797A (ja) * 1988-07-18 1990-01-29 Ibiden Co Ltd Ｉｃカード用モジュール及びその製造方法
JP2661196B2 (ja) * 1988-10-21 1997-10-08 松下電器産業株式会社 集積回路装置とその製造方法およびそれを用いたｉｃカード
JPH034543A (ja) * 1989-05-31 1991-01-10 Ricoh Co Ltd 半導体装置
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
US7358604B2 (en) 2003-08-07 2008-04-15 Technische Universitat Braunschweig Carolo-Wilhelmina Multichip circuit module and method for the production thereof

Also Published As

Publication number Publication date
FR2817398A1 (fr) 2002-05-31
JP2002184906A (ja) 2002-06-28
US20020062971A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE102005036996B4 (de) Halbleitervorrichtung
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
EP0965103A1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
EP1525619A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO1999019832A1 (de) Trägerelement für einen halbleiterchip zum einbau in chipkarten
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE4238402A1 (de)
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10116510A1 (de) Ultradünnfilm-Kapselung
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102007002807B4 (de) Chipanordnung
WO2021185598A1 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung
DE112019003664T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee