DE10109338A1

DE10109338A1 - Verfahren zur Übertragung einer Bitfolge über einen Funkkanal

Info

Publication number: DE10109338A1
Application number: DE2001109338
Authority: DE
Inventors: Wael Adi; Mondher Ben-Aoun; Talal Bonny; Faisal Kriaa
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2001-02-27
Filing date: 2001-02-27
Publication date: 2002-09-05
Also published as: CN1372394A

Abstract

Derzeit erfolgt die Kanalcodierung der sog. TFCI-Bits im UMTS 1,28 Mcps TDD-Mode bei Anwendung der 8PSK-Modulationstechnik mittels spezieller Reed-Muller(RM-)-Codes. Mit RM-Codes lassen sich Bündel- bzw. Symbolfehler allerdings nur schlecht korrigieren. DOLLAR A Durch Anwendung sog. b-Adjacent-Codes bei der Kanalcodierung läßt sich die Fehlererkennbarkeit und Fehlerkorrigierbarkeit im Vergleich zu RM-Codes erheblich verbessern. Die zu übertragenden TFCI-Bits werden hierbei insbesondere zu Symbolen der Länge b = 3 Bit zusammengefaßt und anschließend symbolweise codiert. Das erzeugte Codewort besteht dann beispielsweise aus zwei die TFCI-Nutzdaten der Länge 3-5 Bit repräsentierenden Datensymbolen (d1, d2) und insgesamt sechs Redundanzsymbolen (R¶ij¶), wobei ein 3-Adjacent-Code eine erste Gruppe von Redundanzsymbolen (R11, R13) aus dem ersten Datensymbol (d1), eine zweite Gruppe von Redundanzsymbolen (R21, R22) aus dem zweiten Datensymbol sowie eine dritte Gruppe von Redundanzsymbolen (R31, R32) aus dem ersten und dem zweiten Datensymbol generiert.

Description

1. Stand der Technik

Die als Release 99 (Stand 06/2000) bezeichnete, aktuelle Ver sion des UMTS-Standards hat zwei Funkübertragungstechnologien zum Gegenstand: den FDD-Mode und den 3.84 Mcps TDD-Mode. Für die nächste Version des UMTS-Standards, bezeichnet als Re lease 2000, wird derzeit der 1.28 Mcps TDD-Mode als dritte Funkübertragungstechnologie spezifiziert. Beim 1.28 Mcps TDD- Mode handelt es sich um das chinesische Mobilfunksystem TD- SCDMA, das ebenso wie der 3.84 Mcps TDD-Mode die Techniken des TDMA und des CDMA kombiniert. Im 1.28 Mcps TDD-Mode er folgt die Datenübertragung zwischen Up- und Downlink auf ei ner Frequenz per Zeitmultiplex.

Im 1.28 Mcps TDD-Mode werden die Daten innerhalb von Zeit schlitzen in einer fest vorgegebenen Struktur, den sog. Bursts, über den Mobilfunkkanal übertragen. Die Fig. 1 zeigt die Burststruktur eines normalen Zeitschlitzes. Der Burst be steht aus zwei Datenblöcken, einem der Kanalschätzung dienen den Midamble-Teil und einer Schutzzeit, der sog. Guard Period (GP). Insgesamt umfaßt der Burst 864 chips, wobei die beiden Datenblöcke jeweils 352 chips, der Midamble-Teil 144 chips und die GP 16 chips enthalten. Bei einer Chipfrequenz von 1.28 Mcps (entsprechend einer Chipdauer von T_c = 781.25 ns) hat der Burst eine Länge von 675 µs. In Abhängigkeit vom gewähl ten Spreizfaktor lassen sich pro Burst unterschiedliche Da tenmengen übertragen.

Die zu übertragenden Datenblöcke weisen neben den eigentli chen Nutzdaten auch sog. TFCI-Bits auf, welche sehr wichtige Informationen bzgl. der Zusammensetzung der Nutzdaten enthal ten. In der Regel werden die Daten (Nutzdaten und TFCI) im Sender vorher codiert, um die bei der Funkübertragung even tuell auftretenden Bitfehler im Empfänger mit Hilfe eines De codierverfahrens erkennen und korrigieren zu können. Wegen der besonderen Bedeutung der TFCI-Bits kommen bei der Enco dierung dieses Datentyps besonders sichere Fehlerschutzver fahren zur Anwendung, da ein fehlerhafter Empfang dieser Bits u. U. zu einer falschen Rekonstruktion der Nutzdaten führen würde.

Derzeit sind im 1.28 Mcps TDD-Mode zwei digitale Verfahren zur Modulation der in den Datenblöcken eines normalen Zeit schlitzes enthaltenen Daten definiert: QPSK für Datenraten bis 384 kbps und 8PSK für eine Datenrate von 2 Mbps. Mit Modu lation ist hier die Veränderung des hochfrequenten Trägersi gnals in Abhängigkeit von den zu übertragenden Daten gemeint. Bei QPSK werden jeweils 2 codierte Datenbits zu einem Daten symbol zusammengefaßt. Diese modulieren dann das Trägersignal mit der Phase 0°, 90°, 180° oder 270°. Bei der 8PSK bilden jeweils 3 codierte Datenbits ein Datensymbol, welches dann das Trägersignal mit der Phase 22.5°, 67.5°, 112.5°, 157.5°, 202.5°, 247.5°, 292.5° oder 337.5° moduliert.

Die Kanalcodierung der TFCI-Bits ist im Falle der QPSK-Modu lation im 1.28 Mcps TDD-Mode bereits spezifiziert, im Falle der 8PSK-Modulationstechnik noch offen. Bei Anwendung der 8PSK-Modulationstechnik sind derzeit die Verfahren nach Sam sung zur Kanalcodierung der TFCI-Bits implementiert. Je nach Anzahl der TFCI-Bits kommen hierbei verschiedene Reed-Muller Codes (RM) zum Einsatz. Für TFCI der Länge 6-10 Bit wird das sog. "(64,10) sub-code of the second order Reed-Muller code" verwendet mit anschließendem "Puncturing" (Löschen) von 16 Bits. Nach der Codierung erhält man TFCI-Codewörter der Länge 48 Bit. Dieses Codierungsschema ist in Fig. 2 dargestellt.

Für TFCI der Länge 3-5 Bit wird der sog. "(32,5) bi-orthogo nal (or first order Reed-Muller) code" verwendet mit an schließendem "Puncturing" (Löschen) von 8 Bits, so daß die TFCI-Codewörter eine Länge von 24 Bit aufweisen (siehe Fig. 3).

Reed-Muller Codes sind in der Lage, zufällig verteilte Ein zelfehler in den Datensymbolen zu korrigieren. Bei der Über tragung über den Mobilfunkkanal werden die Daten aber nicht nur in Form von Einzelfehlern gestört. Vielmehr treten sehr häufig auch sog. Bündel- oder Symbolfehler auf, deren Korrek tur mittels Reed-Muller Codes Probleme bereitet.

2. Aufgabe und Vorteile der Erfindung

Ziel der Erfindung ist die Schaffung eines Verfahrens zur Übertragung eines Bitmusters über einen Störungen unterworfe nen Funkkanal, insbesondere Mobilfunkkanal, mit dem sich so wohl Einzelfehler als auch Bündel- oder Symbolfehler eindeu tig erkennen und korrigieren lassen. Ein Verfahren mit den in Patentanspruch 1 angegebenen Merkmalen besitzt diese Eigen schaft. Es kann insbesondere zur Kanalcodierung und Übertra gung von TFCI-Bits in mobilen Kommunikationssystemen der 3. Generation, beispielsweise dem UMTS 1.28 Mcps TDD-Mode, ein gesetzt werden. Die abhängigen Patentansprüche betreffen vor teilhafte Weiterbildungen und Ausgestaltungen des Verfahrens nach Patentanspruch 1.

Gegenüber den bisher für die Kanalcodierung eingesetzten RM- Codes besitzt das auf einem b-Adjacent Code basierende Ver fahren gemäß der Erfindung u. a. folgende Vorteile:

- Einfachere Implementierbarkeit in Hard- und Software.
- Bessere Fehlerkorrigierbarkeit.
- Bessere Fehlererkennung.
- Schnellere und einfachere Decodierbarkeit.

Erreicht wird dies durch

- die besondere Auswahl und Konstruktion des b-Adjacent Codes für die Encodierung von Nutzdaten (TFCI), die b-bit weise gruppiert sind und b-bitweise moduliert werden,
- eine besondere Gruppierung der encodierten Datenbits in mehrere, unterschiedliche Fähigkeiten aufweisende Code Sub-Frames und
- ein spezielles Decodierungsprotokoll zur Fehlerkorrektur.

3. Zeichnungen

Die Erfindung wird im Folgenden anhand von Zeichnungen erläu tert. Es zeigen:

Fig. 1 die Burststruktur des normalen Zeitschlitzes im UMTS 1.28 Mcps TDD-Mode;

Fig. 2 die bisherige Codierung der 6-10 TFCI-Bits (8PSK);

Fig. 3 die bisherige Codierung der 3-5 TFCI-Bits (8PSK);

Fig. 4 den Aufbau eines mittels eines 1-Symbolfehlerkorri gierenden b-Adjacent Code erzeugten Codewortes;

Fig. 5 Ausführungsbeispiel eines Encodierers für den ein fachen 3-Adjacent Code,

Fig. 6 Ausführungsbeispiel eines Decodierers für den ein fachen 3-Adjacent Code;

Fig. 7 das Schema der 24-Bit Codierung von TFCI-Daten der Länge 3 bis 5 Bit;

Fig. 8 den Decodieralgorithmus für ein Codewort der Länge 24 Bit;

Fig. 9 das Schema der 48-Bit Codierung von TFCI-Daten der Länge 6 bis 10 Bit;

Fig. 10 den Decodieralgorithmus für ein Codewort der Länge 48 Bit;

Fig. 11 kanaloptimierte 3-Adjacent Codes C1/C2 für ein Da tensymbol bzw. zwei Datensymbole;

Fig. 12 die Generatormatrix P1 für den Code C1 (Encodierung eines Datensymbols);

Fig. 13 die Generatormatrix P2 für den Code C2 (Encodierung zweier Datensymbole);

Fig. 14 kanaloptimierte Encodierung eines aus 3-5 Bit be stehenden TFCI-Datenblocks (b = 3),

Fig. 15 kanaloptimierte Encodierung eines aus 6-10 Bit be stehenden TFCI-Datenblocks (b = 3);

Fig. 16 Zuordnung und Generierung der Redundanzsymbole zu bzw. aus den Datensymbolen für einen TFCI-Daten block der Länge 3-5 Bit;

Fig. 17 Zuordnung und Generierung der Redundanzsymbole zu bzw. aus den Datensymbolen für einen TFCI-Daten block der Länge 6-10 Bit;

Fig. 18 Ausführungsbeispiel eines Encodieres für den kanal optimierten 3-Adjacent Code;

Fig. 19 Ausführungsbeispiel eines Decodieres für den kanal optimierten 3-Adjacent Code;

Fig. 20 Ausführungsbeispiel einer Einrichtung zur Erzeugung eines Syndroms aus einem Datensymbol und zwei Re dundanzsymbolen;

Fig. 21 Ausführungsbeispiel einer Einrichtung zur Erzeugung eines Syndroms aus zwei Datensymbolen und zwei Redundanzsymbolen;

Fig. 22 eine erste Syndrom-Fehlerzuordnungstabelle;

Fig. 23 eine zweite Syndrom-Fehlerzuordnungstabelle.

4. Beschreibung der Erfindung anhand mehrerer Ausführungsbei spiele

Das erfindungsgemäße Verfahren nutzt die besonderen Eigen schaften der b-Adjacent Codes, bei denen die zu übertragenen Bits in Gruppen der Länge b-Bit (Symbole) zusammengefaßt und symbolweise codiert werden [1, 2]. Hierdurch ist es möglich, die Modulation/Demodulation bei der Kanalcodierung zu be rücksichtigten bzw. die Kanalcodierung und die gewählte Modu lationsart aufeinander abzustimmen. Bei der QPSK- bzw. 8PSK- Modulation werden, wie eingangs bereits erwähnt, die zu über tragenen Datenbits in Gruppen von 2 (QPSK) bzw. 3 Bits (8PSK) zusammengefaßt und in die entsprechenden Datensymbole abge bildet. Diese die Modulation berücksichtigende Art der Codie rung wirkt sich insbesondere beim Einsatz in Mobilfunksyste men vorteilhaft aus, da b-Adjacent Codes es erlauben, Daten symbole der Länge b-Bit, unabhängig von der Anzahl und Art der Bitfehler in den einzelnen Symbolen, zu korrigieren. Das hier vorgeschlagene Verfahren kann in jedem Mobilfunksystem zur Anwendung kommen, bei dem die Übertragung der Daten b- bitweise geschieht. Im Folgenden wird der Einsatz des b-Adja cent Codierverfahrens für den Wert b = 3 beschrieben und eine 8PSK-Modulation des hochfrequenten Trägersignals vorausge setzt. Dies schränkt jedoch die entsprechende Anwendung für andere b-Werte nicht ein.

Das in Fig. 4 dargestellte Codewort wurde mittels eines 1- Symbolfehlerkorrigierenden b-Adjacent Codes erzeugt. Es be steht aus maximal N = (2^b - 1) Datensymbolen und zwei Redun danzsymbolen. Im Gegensatz zu einem Reed-Muller Code ist die ser Code systematisch, d. h. die Datenbits erscheinen unverän dert im Codewort. Beim 1-Symbolfehlerkorrigierenden 3-Adja cent Code umfaßt das Codewort somit maximal 7 Datensymbole und zwei Redundanzsymbole R1 und R2, wobei sowohl die Daten- als auch die Redundanzsymbole eine Länge von jeweils 3 Bit aufweisen. Dieser systematische Code ist in der Lage, ein fehlerbehaftetes, an beliebiger Stelle im Codewort auftreten des Symbol zu erkennen und zu korrigieren.

Fig. 5 zeigt eine mögliche Hardware-Architektur für den En codierer eines 1-Symbolfehler-korrigierenden 3-Adjacent Codes (vergl. Fig. 3 aus [1]). Mit Hilfe des aus vier Addierern, drei Schieberegistern der Wortbreite 1-Bit und einem rückge koppelten Schieberegister der Wortbreite 3-Bit bestehenden Encodierers werden die beiden, jeweils 3-Bit langen Redun danzsymbole R1 und R2 aus den am Eingang des Encodierers an liegenden Datensymbolen d0, d1, d2, . . . mit d0: = (d0₁, d0₂, d0₃) usw. erzeugt. Als Erzeugendenpolynom für R2 dient das Primpo lynom g(x): = 1 + x + x³. Der Encodierer enthält nur die be reits erwähnten Hardwarekomponenten, deren Funktion und Zu sammenwirken bereits aus [1] bekannt sind. Der Encodierer läßt sich mit sehr hoher Geschwindigkeit takten. Den schema tischen Aufbau des zugeordneten Decodierers (vergl. ebenfalls Fig. 3 aus [1]). zeigt Fig. 6, wobei das die beiden Syndrome S1 und S2 aus den eingangsseitig anliegenden Daten- und Red- undanzsymbolen R1/R2, . . . d2, d1, d0 erzeugende Schaltwerk im Aufbau dem in Fig. 6 dargestellten Encodierer entspricht.

Die Fehlerkorrektur erfolgt in kürzester Zeit mit Hilfe eines einzigen, ebenfalls in [1] beschriebenen kombinatorischen Netzwerks M1, das den Fehler durch Auswertung der beiden Syn drome S1 und S2 lokalisiert. Das Syndrom S1 repräsentiert hierbei das Fehlermuster. Falls eines der beiden Syndrome gleich Null ist, muß der Fehler in den Redundanzsymbolen lie gen. Die Fehlerposition wird abhängig von S1 und S2 ermit telt und bezieht sich nur auf die Datensymbole. Dies bedeu tet, daß immer dann eine Fehlererkennungsmeldung generiert wird, wenn die ermittelte Fehlerposition größer ist als die Anzahl der vorhandenen Datensymbole. Eine Beschreibung, wie das Netzwerk M1 die Fehlerposition aus den beiden Syndromen bestimmt, findet sich in [1, 2].

Die Funktion der in den Fig. 5 und Fig. 6 dargestellten Ein heiten (Encoder bzw. Decoder) soll im Folgenden nochmals an hand eines Beispiels verdeutlicht werden. Der Einfachheit halber sollen nur 3 Datensymbole mit d2: = (1,0,1); d1: = (0,1,0) und d0: = (0,0,0) existieren, um die Anzahl der Re chenschritte zu reduzieren.

Mit
(MSB . . . LSB)

d2 = 101 ≅ 1 + x²

d1 = 010 ≅ x

d0 = 000 ≅ 0

lassen sich die beiden Redundanzsymbole R1 und R2 formelmäßig wie folgt berechnen:

(XOR-Verknüpfung der Symbole miteinander)

mod g(x) mit g(x): = 1 + x + x³

Einsetzen der entsprechenden Bitwerte in die zweite Formel liefert:

Für R1 und R2 ergeben sich demnach die Bitmuster R1 = 111 bzw. R2 = 111, so daß das zu übertragende Codewort CW = (d0) (d1) (d2) (R1) (R2) lautet: CW: = 000 010 101 111 111.

Der Decoderentscheidung liegt die Bestimmung der beiden Syn drome S1 und S2 zugrunde, welche sich formelmäßig wie folgt bestimmen lassen:

Im Falle einer fehlerfreien Übertragung berechnen sich die Syndrome zu S1 = 000 und S2 = 000.

Sollte beispielsweise das Symbol d1 = 010 als d1* = 011 (mittle res und rechtes bit verfälscht) empfangen werden, also ein Fehlermuster e = 011 vorliegen, berechnen sich die Syndrome S1 und S2 in diesem Fall zu:
S1 = 011 ≅ dem Fehlermuster e = 011 ≅ 1 + x bzw.
S2 = x³ (1 + x) mod (1 + x + x³) = 1 + x² ≅ 101

Die Kombination von S1 und S2 nach der in [3] beschriebenen Arithmetik ergibt als Fehlerort L = 001 (d. h. Fehler in d1). Das Ergebnis wird als Abbildungstabelle (mit 6 Eingängen und 5 Ausgängen) im Netzwerk M1 abgelegt.

4.1 24-Bit Codierung eines TFCI Frames der Länge 3 bis 5 Bit 4.1.1 Das Codeformat

Für den Fall von TFCI-Daten der Länge 3-5 Bit wird aus dem Block der Nutzdaten ein Codewort der Länge 24 Bit erzeugt, den Datenbits also insgesamt 19 weitere, der Datensicherung dienende Redundanzbits hinzugefügt. Eine Analyse des Verhaltens des Mobilfunkkanals führte zum Ergebnis, daß die Kanalfehler ein stochastisches Verhalten zeigen, aber auch vermehrt bündelartige Fehler zu beobachten sind. Um die besonderen Eigenschaften des b-adjacent Codes auszunutzen, sollten daher möglichst nicht mehr als zwei Symbolfehler in einem Codewort auftreten. Diese Bedingung läßt sich durch Verringerung der Anzahl der Symbole pro Codewort zumindest näherungsweise erfüllen. Folgende Codeaufteilung hat sich als besonders vorteilhaft für den Mobilfunkkanal herausgestellt:
Das 24 Bit lange Codewort wird, wie in Fig. 7 dargestellt, in drei Code Sub-Frames aufgeteilt, wobei d1 und d2 die Da tensymbole bezeichnen. Die den TFCI repräsentierenden Nutzda ten liegen in d1 und den ersten beiden Bits von d2 (das dritte Bit in d2 wird auf Null gesetzt).

Das erste Code Sub-Frame SF1 besteht aus dem Datensymbol d1 und den aus d1 generierten b-Adjacent Code Redundanzsymbolen R11 und R12.

Das zweite Code Sub-Frame SF2 besteht aus dem Datensymbol d2 und den aus d2 generierten b-Adjacent Code Redundanzsymbolen R21 und R22 (LSB von d2 wird in den Encodier- und Decodier prozeduren auf Null gesetzt).

Das dritte Code Sub-Frame SF3 besteht aus den b-Adjacent Code Redundanzsymbolen R31 und R32, welche aus den Datensymbolen d1 und d2 generiert werden.

Alle Redundanzsymbole werden mit Hilfe des in Fig. 5 darge stellten Encodierers erzeugt.

4.1.2 Das Decodierungsprotokoll

Das empfangene und eventuell verfälschte, 24 Bit lange Code wort wird in Subframes SF1, SF2 und SF3 aufgeteilt und diese dem Eingang eines in Fig. 6 dargestellten Decodierers zuge führt, wobei die Decodierung und Fehlerkorrektur gemäß dem in Fig. 8 dargestellten Algorithmus abläuft. In diesem Ablauf diagramm bezeichnet der Buchstabe "K" die Meldung "Fehlerkor rektur erfolgreich ausgeführt"

Im folgenden wird das Ablaufdiagramm kurz erläutert:

Protokollablauf

1. Dekodiere Subframe SF1:
2. Dekodiere Subframe SF2:

Für jedes der Subframes erzeugt der jeweilige Decodierer eine Meldung (Fehlerkorrektur erfolgreich ausgeführt J/N). Je nach Art der Meldung wird wie folgt weiter verfahren:

1. IF SF1 = K und SF2 = K: Ersetze die Datensymbole d1 und d2 in SF3 durch die Datensymbole d1 aus SF1 und d2 aus SF2. Gehe zu LABEL1 (LABEL1: Dekodiere SF3).
2. ELSE IF SF1 = K: Ersetze das Datensymbol d1 in Subframe SF3 durch das Datensymbol d1 aus Subframe SF1. Gehe zu LABEL1.
3. ELSE IF SF2 = K: Ersetze das Datensymbol d2 in Subframe SF3 durch das Datensymbol d2 aus Subframe SF1. Gehe zu LABEL1.
4. IF SF3 = K: Das Codewort ist korrekt
5. ELSE(SF3 = D): Das Codewort ist fehlerbehaftet

Mit diesem Verfahren lassen sich somit bis zu zwei Symbolfeh ler oder bis zu 6 Bit korrigieren.

1.1. 48-Bit Codierung eines TFCI Frames der Länge 6 bis 10 Bit 4.2.1 Das Codeformat

Falls die TFCI-Daten aus 6-10 Bit bestehen, wird aus dem Block der Nutzdaten ein Codewort der Länge 48 Bit erzeugt, den Datenbits also insgesamt 38 weitere, der Datensicherung dienende Redundanzbits hinzugefügt. Folgende Codeaufteilung hat sich als vorteilhaft erwiesen:
Das Codewort wird in 5 Sub-Frames SF1-SF5 untergeteilt (siehe Fig. 9), wobei d1, d2, d3 und d4 wieder die Datensym bole bezeichnen.

- Das erste Code Sub-Frame SF1 besteht aus dem Datensymbol d1 und den b-Adjacent Code Redundanzsymbolen R11 und R12.
- Das zweite Code Sub-Frame SF2 besteht aus dem Datensymbol d2 und den b-Adjacent Code Redundanzsymbolen R21 und R22.
- Das dritte Code Sub-Frame SF3 besteht aus den Datensymbo len d1 und d2 sowie den b-Adjacent Code Redundanzsymbolen R31 und R32.

SF1, SF2 und SF3 werden entsprechend dem 24 Bit Codierverfah ren generiert.

- Das vierte Code Sub-Frame SF4 besteht aus dem Datensymbol d3 und den Redudanzsymbolen R41, R42, R43, R44 und R45.
Alle Symbole dieses Subframes bilden einen Wiederholungs code der Form R41 = R42 = R43 = R44 = R45 = d3. Das Datensym bol d3 wiederholt sich in SF4 somit insgesamt 6-mal.
- Das fünfte Code Sub-Frame SF5 besteht aus dem Datensymbol d4 und dem Redundanzsymbol R51. Auch hier wird R51 = d4 gesetzt, so daß sich das 10. TFCI-Bit in diesem Subframe insgesamt 6-fach wiederholt.

4.2.2 Das Decodierungsprotokoll

Das empfangene und eventuell verfälschte Codewort der Länge 48 Bit wird in fünf Subframes SF1, SF2, SF3, SF4 und SF5 auf geteilt, wobei man die Decodierung der 3-Adjacent-Code-Sub frames SF1, SF2 und SF3 jeweils wieder mittels eines in Fig. 6 dargestellten Decodierers durchführen kann.

Das Decodierungsprotokoll (siehe Fig. 10) für die 48-TFCI-Bits besteht grundsätzlich aus zwei Teilen. Der die Datensymbole d1 und d2 betreffende Protokollteil entspricht hierbei dem in Abschnitt 4.1.2 beschriebenen Ablaufplan zur Decodierung der 24-TFCI-Bits. Der die Decodierung der die Datensymbole d3 und d4 betreffende zweite Protokollteil basiert auf dem Prinzip der Mehrheitsentscheidung (siehe unten). Im Einzelnen erfolgt die Decodierung wie folgt:

Protokollteil 1

1. Dekodiere Subframe SF1:
2. Dekodiere Subframe SF2:

Der jeweilige Decodierer erzeugt für jedes der Subframes eine Meldung (Fehlerkorrektur erfolgreich ausgeführt J/N). Je nach Art der Meldung wird wie folgt weiter verfahren:

Protokollteil 2

1. Schritt: SF4 dekodiert das Symbol d3 nach dem Prinzip von Mehrheitsentscheidung.
2. Schritt: SF5 dekodiert das Symbol d4 nach dem Prinzip von Mehrheitsentscheidung (wobei hier nur das erste Bit von d4 als Nutzdatenbit zu werten ist).

Falls Protokollteil 1 und Protokollteil 2 mit Erfolg abge schlossen sind, wird das Gesamtframe d1, d2, d3 und d4 als kor rekt bewertet.

Diese Vorgehensweise erlaubt es, bis insgesamt vier Symbol fehler zu korrigieren bzw. erlaubt es, unter Umständen alle 10 Datenbits zu korrigieren, sofern die Fehler ausschließlich in den Datenbits auftreten.

Erläuterung des Prinzips der Mehrheitsentscheidung

Diesem Prinzip liegt eine Wiederholung der Datenbits zu grunde. Im vorliegenden Fall werden die drei Bits des Daten symbols d3 bzw. das 10. TFCI-Bit in d4 jeweils 5 mal wie derholt, so daß sich aus einem Datenbit ein Codewort der Ge samtlänge von 6 Bit ergibt. Unter anderem werden die Daten in diesem Fall uncodiert übertragen. Auf der Empfängerseite wer den die Anzahl der Einsen in Codewort gezählt. Für eine ge rade Anzahl von Bits bietet sich folgende Dekodierentschei dungen an:

1. Eine Korrekturentscheidung, sofern die Anzahl der Einsen und Nullen unterschiedlich sind.
2. zusätzlich eine Fehlererkennung bei Gleichheit Anzahl von Einsen und Nullen.

Um dies zu verdeutlichen, seien folgende Beispiele genannt: Auf der Senderseite:
Das Daten Bit ist 0 ⇒ Das resultierend Codewort = 000000
Das Daten Bit ist 1 ⇒ Das resultierend Codewort = 111111

Auf der Empfängerseite

Fall 1: Das empfangene Codewort sei: 111100 ⇒ Der Decoder entscheidet zugunsten des Bitwertes "1".

Fall 2: Das empfangene Codewort sei: 111000 ⇒ Der Decoder erzeugt eine Fehlermeldung.

4.2 Kanaloptimierte b(= 3)-Adjacent Codes

Im Unterschied zu den oben erwähnten 3-Adjacent Codes verwen den die im Folgenden beschriebenen, kanaloptimierten Codes C1 und C2 spezielle Generatormatrizen P1 und P2 zur Erzeugung der einem Datensymbol d_i (i = 1, 2) bzw. zwei Datensymbolen d1/d2 zugeordneten Redundanzsymbole R_i bzw. R_ij. In Fig. 11 ist das Prinzip der mobilkanaloptimierten 3-Adjacent Codes darge stellt, wobei die den Code C1 repräsentierende (6 × 3)-Gene ratormatrix P1 die in Fig. 12 dargestellte Form und die den Code C2 repräsentierende (6 × 6)-Generatormatrix P2 die in Fig. 13 dargestellte Form aufweisen. Die Generatormatrizen P1 und P2 sind hierbei so ausgewählt, daß der Code C1 überwie gend einzelne b-Symbolfehler in den Datensymbolen und der Code C2 eine maximale Anzahl von Rest-Doppelfehlern in den aus zwei Datensymbolen abgeleiteten Redundanzsymbolen Rij (Subframe 3, siehe unten) korrigieren können.

Ein 3-5 Bit enthaltender TFCI-Datenblock wird auch hier wie der in ein Codewort der Länge 24 Bit abgebildet (siehe Fig. 14). Hierbei generiert der Code C1 sowohl das aus dem Daten symbol d1 und den Redundanzsymbolen R11 und R22 bestehende Subframe SF1 als auch das aus dem Datensymbol d2 und den Red- undanzsymbolen R21 und R22 bestehende Subframe SF2, während der Code C2 die beiden dem Subframe SF3 zugeordneten Redun danzsymbole R31 und R32 aus den beiden Datensymbolen d1 und d2 erzeugt. Entsprechend wird bei der Abbildung eines aus 6- 10 Bit bestehenden TFCI-Datenblocks in ein Codewort der Länge 48 Bit verfahren (siehe Fig. 15). Bei den Subframes SF4 und SF5 handelt es sich um den oben beschriebenen Wiederholung scode, d. h. es werden d3 = R41 = . . . = R45 und d4 = R51 gesetzt. In den Fig. 16 und 17 ist nochmals die Zuordnung und Generierung der Redudanzsymbole Rij zu bzw. aus den Datensymbolen di so wohl für einen TFCI-Datenblock der Länge 24 Bit als auch für einen einen TFCI-Datenblock der Länge 48 Bit veranschaulicht.

4.2.1 Encodierer- und Decodiererarchitektur

In Fig. 18 ist eine mögliche Hardware-Architektur für die Implementierung des Encodierers für einen TFCI-Datenblock der Länge 3-5 Bit dargestellt. Er besteht im wesentlichen aus den den einzelnen Datensymbolen d1 und den Redundanzsymbolen Rij zugeordneten, jeweils 3 Bit speichernden und entsprechend be zeichneten Einheiten, den mit P1 und P2 bezeichneten, die entsprechenden Generatormatrizen repräsentierenden XOR-Gat terschaltungen sowie einer mit der Gatterschaltung P1 aus gangsseitig verbundenen Auswahlschaltung (Demultiplexer). Auch der empfängerseitige, in Fig. 19 schematisch darge stellte Decodierer besitzt einen vergleichsweise einfachen Aufbau. Er besteht aus insgesamt drei, den einzelnen Subfra mes SF1/SF2/SF3 zugeordneten Untereinheiten (Strängen), deren jede einen der in den Fig. 20 bzw. 21 dargestellten Decoder DEC1 bzw. DEC2, einen 6 × 1 Syndromspeicher S1, S2 bzw. S3 sowie eine mit den in den Fig. 22 und 23 dargestellten Syndrom-Fehlertabellen 1 bzw. 2 geladene 64 × 4 bzw. 64 × 8 Speichermatrix aufweist. Der Encodierer bzw. Decodierer für einen TFCI-Datenblock der Länge 6-10 Bit sind, bis auf den fünffachen Wiederholungscode für die Datensymbole d3 und d4 entsprechend aufgebaut. Die Decodierungsprotokolle für TFCI- Datenblöcke der Länge 3-5 bzw. 6-10 Bit sind identisch mit den oben bereits beschriebenen (siehe die Abschnitte 4.1.2 und 4.2.2).

5. Stand der Technik

[1] W. Adi, H. G. Kolloge, Double error miscorrection evaluation for a byte error correction scheme, ntz-Ar chiv Bd. 5 (1983) H. 11, S. 305-311
[2] Hodges et al. Method and apparatus for generating error locating and parity check bytes, European Patent Appl. 79101717.1, 1979, S. 1-38 (: = US 4,185,269)

6. Verwendete Abkürzungen

CDMA Code Division Multiple Access
FDD Frequency Division Duplex
GP Guard Period
kbps Kilo bits per second
Mbps Mega bits per second
Mcps Mega chips per second
PSK Phase Shift Keying
QPSK Quarternary PSK
RM Reed-Muller
TDD Time Division Duplex
TDMA Time Division Multiple Access
TD-SCDMA Time Division Synchronous CDMA
TFCI Transport Format Combination Indicator
UMTS Universal Mobile Telecommunications System

Claims

1. Verfahren zur Übertragung einer Bitfolge über einen Func kanal durch Ausführen folgender Schritte:

a) Senderseitige Gruppierung der zu übertragenden Bitfolge in jeweils b-Bit lange Datensymbole (d_i),
b) Encodieren der Datensymbole (d_i) mittels eines systemati schen Codes, wobei das erzeugte Codewort maximal 2^b - 1 Da tensymbole (d_i) enthält und jedem der Datensymbole (d_i) mindestens ein Redundanzsymbol (R_ij) der Länge b-Bit zuge ordnet ist,
c) d-Bit Weise Modulation eines Trägersignals mit dem Code wort und
d) empfängerseitige Rekonstruktion der Daten durch Demodula tion des Trägersignals und Decodierung des empfangenen Codeworts.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß einige oder alle der den Datensymbolen (d_i) jeweils zuge ordneten Redundanzsymbole (R_ij) mittels eines b-Adjacent- Codes erzeugt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Trägersignal einer Ziffer 2^b-fachen Phasenmodulation unterworfen wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß dem Bitmuster eine aus mindestens zwei Symbolen (d_i) be stehende Gruppe von Datensymbolen zugeordnet wird und daß den Datensymbolen (d_i) ein aus den Datensymbolen (d_i) und minde stens drei Gruppen von Redundanzsymbolen (R_ij) bestehendes Codewort zugeordnet wird, wobei eine erste Gruppe von Redun danzsymbolen (R11), R12) aus einer ersten Untermenge von Datensymbolen (d1) mittels eines ersten systematischen Codes (C1) erzeugt wird, eine zweite Gruppe von Redundanzsymbolen (R21, R22) aus einer zweiten Untermenge von Datensymbolen (d2) mittels des ersten systematischen Codes (C1) erzeugt wird und eine dritte Gruppe von Redundanzsymbolen (R31, R32) aus den Datensymbolen (d1, d2) der ersten und zweiten Unter menge mittels eines zweiten systematischen Codes (C2) erzeugt werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß dem Bitmuster eine aus mindestens vier Symbolen (d1) be stehende Gruppe von Datensymbolen zugeordnet wird und daß das Codewort eine vierte und fünfte Gruppe von Redundanzsymbolen aufweist, wobei die vierte Gruppe von Redundanzsymbolen (R41, . . . R45) aus einer dritten Untermenge von Datensymbolen (d3) mittels eines ersten Wiederholungscodes und die fünfte Gruppe von Redundanzsymbolen (R45) aus einer vierten Untergruppe von Datensymbolen (d4) mittels eines zweiten Wiederholungscodes erzeugt wird.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Untermengen der Datensymbole elementfremd sind und jeweils nur ein Datensymbol enthalten.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Codewort empfängerseitig in Untergruppen separiert wird, wobei die Untergruppen des empfangenen Codeworts je weils aus mindestens einem Datensymbol (d_i) und den dem emp fangenen Datensymbol jeweils zugeordneten Redundanzsymbolen besteht.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die gebildeten Untergruppen des empfangenen Codeworts se parat dekodiert werden.

9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Bitmuster 3-5 Bit enthält und das Codewort aus zwei Datensymbolen und sechs Redundanzsymbolen besteht, wobei die Daten- und Redundanzsymbole jeweils eine Länge von drei Bit aufweisen.

10. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Bitmuster 6-10 Bit enthält und das Codewort aus vier Datensymbolen und zwölf Redundanzsymbolen besteht, wobei die Daten- und Redundanzsymbole jeweils eine Länge von 3 Bit auf weisen.