DE60309007T2

DE60309007T2 - Fehlererkennungsverfahren in drahtlosen Kommunikationssystemen

Info

Publication number: DE60309007T2
Application number: DE60309007T
Authority: DE
Inventors: Arnab Hudson Das; Farooq Ullah Khan; Ashwin Sampath; Hsuan-Jung.Su
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 2002-04-05
Filing date: 2003-03-19
Publication date: 2007-05-16
Anticipated expiration: 2023-03-20
Also published as: EP1487118A2; EP1487118A3; EP1487120B1; EP1487119A3; EP1487120A3; DE60307800T2; EP1355430A1; DE60307800D1; DE60300836T2; KR20030080204A; US7162675B2; DE60309140D1; EP1355430B1; JP2003318745A; DE60300836D1; DE60309140T2; DE60309007D1; EP1487119A2; EP1487119B1; EP1487120A2

Description

HINTERGRUND DER ERFINDUNG
1. Technisches Gebiet
Die Erfindung bezieht sich im Allgemeinen auf drahtlose Kommunikationssysteme und insbesondere auf Fehlererkennungsverfahren zum Auswerten von Informationen, die in Steuerkanälen solcher Systeme übertragen werden.
2. Beschreibung des Standes der Technik
Fast alle drahtlosen Kommunikationssysteme verwenden eine Kommunikation auf "Rahmenbasis", wobei eine bestimmte Anzahl von Bits, die als Rahmen definiert sind, zusammen kanalcodiert und übertragen werden. Die meisten Systeme verwenden eine verkettete Codierung für jeden Rahmen mit einem inneren Fehlerkorrekturcode wie z. B. einem Faltungs- oder Turbo-Fehlerkorrekturcode und einem äußeren Fehlererkennungscode.
1 stellt einen Prozessablauf zum Bilden einer typischen verketteten Codestruktur am Sender einer Basisstation dar. Wie gezeigt, wird ein Fehlererkennungscode bei 110 zu einem Rahmen eines Datenkanals hinzugefügt, wobei der Rahmen k Bits umfasst. Typischerweise wird ein zyklischer Redundanzprüfcode (CRC-Code), der hier als mit einer Länge p gezeigt ist, als Fehlererkennungscode verwendet. Die CRC-Bits werden auf der Basis der k Informationsbits berechnet. Der CRC-Code wird an den Rahmen angefügt (z. B. k + p Bits) und dann durch die Fehlerkorrekturcodierung bei 120 geleitet. Der Fehlerkorrekturcode ist beispielsweise ein Faltungscode mit einer Rate von 1/r, wobei r > 1. Nach der Fehlerkorrekturcodierung ist die Anzahl von Bits gleich (r·(k + p)), die dann zu einem Modulator geleitet und über einen Kanal übertragen werden. Ein Fehlerkorrekturcode-Decodierer am Empfänger einer Anwenderanlage (z. B. einer Mobilstation) versucht, irgendwelche Bitfehler, die auf dem Kanal vorkommen, zu korrigieren.
In den meisten Fällen wird ein Rahmen verworfen, wenn der Empfänger einen nicht korrigierbaren Fehler bei der Übertragung anhand des Fehlererkennungscodes erfasst. Dies führt zu einem Verlust oder einer Verzögerung von Informationen in Abhängigkeit davon, ob anschließend eine Neuübertragung ausgeführt wird. Der am umfangreichsten verwendete Fehlererkennungscode ist der vorstehend erwähnte CRC-Code. Standard-CRC-Codes umfassen Bitlängen von 8, 12, 16, 24 und/oder 32 Bits. Die Gütezahl oder interessierende Zahl bei Fehlererkennungscodes ist die Wahrscheinlichkeit für einen unerkannten Fehler, d. h. ein Fall, in dem die Verwendung des inneren Fehlerkorrekturcodes Übertragungsfehler nicht korrigieren konnte und der äußere Fehlererkennungscode nicht erkannte, dass die decodierten Informationen fehlerhaft waren. Dies ist ein unerkannter Fehler, da die decodierten Informationen fehlerhaft sind, aber der Fehlererkennungscode den Fehler nicht erfasst hat. Die Wahrscheinlichkeit für einen unerkannten Fehler bei CRC-Codes liegt typischerweise in der Größenordnung von 2^–L, wobei L die Länge des CRC ist. Folglich hat ein 8-Bit-CRC eine Wahrscheinlichkeit für einen unerkannten Fehler von ungefähr 1/256.
Der mit der Verwendung eines CRC verbundene Mehraufwand hängt von der Anzahl von Informationsbits im Rahmen ab. Typischerweise übersteigt die Anzahl von Informationsbits eines Rahmens wie z. B. des Rahmens k in 1 mehrere hundert Bits und folglich ist jeglicher Mehraufwandeffekt der Verwendung eines 8-, 12- oder 16-Bit-CRC minimal. In bestimmten Anwendungen müssen jedoch sehr wenig Bits pro Rahmen übertragen werden und der Mehraufwand durch die Verwendung sogar eines CRC mit der Länge 8 kann übermäßig sein. Ein solches Beispiel liegt in der Übertragung von Steuerkanalinformationen in drahtlosen Hochgeschwindigkeits-Datenübertragungs systemen, wie z. B. der Spezifikation des Hochgeschwindigkeits-Abwärtsstrecken-Paketzugriffs (HSDPA) des Standards des universellen mobilen Telekommunikationssystems (UMTS).
In HSDPA werden Übertragungsdaten für mehrere Anwenderanlagen (nachstehend UEs, auch häufig als Mobilstationen bekannt) auf einem gemeinsamen gemeinsam genutzten Hochgeschwindigkeits-Abwärtsstrecken-Datenkanal (HS-DSCH) multiplexiert. Hohe Datenraten werden durch Zeitplanung, adaptive Modulation und Codierung und automatische Hybrid-Wiederholungsanforderung (H-ARQ), wie bekannt ist, halten. UEs werden auf dem gemeinsam genutzten Datenkanal zeitlich geplant. Die UEs werden entweder in einer reinen Zeitmultiplex-Weise (TDM-Weise), wobei alle verfügbaren Ressourcen (Leistungsressourcen und Datenkanalisierungscodes) während eines Übertragungszeitintervalls einer UE zugewiesen werden, oder unter mehreren UEs in einem Übertragungszeitintervall (TTI) zeitlich geplant. Wenn zu mehreren UEs in einem TTI übertragen wird, werden die Leistungsressourcen und Datenkanalisierungscodes unter diesen UEs nicht notwendigerweise in einer gleichmäßigen Weise aufgeteilt. Im UMTS-Standard ist das Übertragungszeitintervall (TTI) typischerweise 2 ms oder 3 Zeitschlitze (wobei jeder Zeitschlitz etwa 0,667 ms ist). Die Zeitplanung für die UEs wird typischerweise auf der Basis einer gewissen Art von Informationen über die von der UE erfahrene Kanalqualität durchgeführt.
Eine wichtige Komponente dieser drahtlosen Hochgeschwindigkeitssysteme ist die Verwendung eines Steuerkanals. Der Steuerkanal überträgt Informationen, die mit (a), welche UEs zeitlich geplant wurden, um eine Datenübertragung über einen entsprechenden HS-DSCH zu empfangen, (b) welche Datenkanalcodes jeder speziellen UE zugewiesen sind, und (c) mit der Modulation und HARQ in Beziehung stehenden Informationen in Zusammenhang stehen. Aus einer Systemeffizienzperspektive werden ein paar Steuerkanäle definiert, so dass sie vielmehr unter allen UEs gemeinsam genutzt werden als einen zweckgebundenen Steuerkanal pro UE bereitzustellen.
Eine beispielhafte Konfiguration besteht darin, bis zu M gemeinsam genutzte Hochgeschwindigkeits-Steuerkanäle (HS-SCCHs) für simultane Übertragungen zu definieren, wobei beispielsweise M=4. Für jedes TTI überträgt jeder HS-SCCH eine HS-DSCH betreffende Abwärtsstrecken-Signalgebung für eine UE. Die Anzahl von HS-SCCHs kann im Bereich von einem Minimum von einem HS-SCCH (M=1) bis zu einem Maximum von vier HS-SCCHs (M=4) liegen. Dies ist die Anzahl von HS-SCCHs, wie vom Gesichtspunkt der UE gesehen. Mit anderen Worten, eine UE stellt nur bei oder nach der Decodierung von Informationen in den HS-SCCHs fest, ob eine folgende Übertragung auf irgendeinem der HS-DSCHs für sie vorgesehen ist oder nicht.
2 stellt die Beziehung zwischen den HS-SCCHs 210 und ihren entsprechenden gemeinsam genutzten HS-DSCH-Gegenstücken 220 dar. In 2 überträgt jeder HS-SCCHx (x=1 bis 4) Informationen, die einen entsprechenden HS-DSCHx (x=1 bis 4) betreffen. Die Anzahl von HS-DSCHs und daher die Anzahl von HS-SCCHs, die verwendet werden können, kann für jedes TTI in Abhängigkeit von der Anzahl von UEs, die simultan im TTI zeitlich geplant werden, variieren. Folglich ermöglicht die Konfiguration von HS-SCCHs und HS-DSCHs in 2, dass die Datenkanalisierungscodes und Leistungsressourcen unter vier simultanen Übertragungen unterteilt werden.
Mit erneutem Bezug auf 2 werden Steuerkanaldaten auf jedem HS-SCCH typischerweise in zwei Teile aufgeteilt. Der Teil I besteht aus Informationen, die diejenigen Datenkanalisierungscodes betreffen, die beispielsweise einer speziellen UE zugewiesen wurden. Die Daten von Teil II enthalten mit HARQ in Beziehung stehende Informationen und andere Transportinformationen. Um die Komplexität an der UE niedrig zu halten, ermög lichen HS-SCCH-Entwürfe typischerweise, dass Informationen des Teils I vor dem Beginn (d. h. vor t=0) der Datenübertragung übertragen werden, wie in 2 gezeigt. Bei der aktuellen Konfiguration muss jede UE folglich den Teil I auf jedem HS-SCCH in jedem TTI decodieren, um festzustellen, (a) ob die Übertragung für diese spezielle UE vorgesehen war oder nicht, und (b) wenn die Übertragung für diese spezielle UE vorgesehen war, muss die UE den Teil I decodieren und herausfinden, an welchen Kanalisierungscodes der entsprechende HS-DSCH ankommt.
Daher muss jede UE bis zu vier (4) HS-SCCHs in jedem TTI vor dem Beginn der Datenübertragung decodieren. Aus einer UE-Verarbeitungskomplexitäts-Perspektive ist es daher erwünscht, die Anzahl von Bits im Teil I, die eine Verarbeitung erfordern, zu begrenzen, und es ist auch erwünscht, dass die Verarbeitung so einfach wie möglich ist. Gleichzeitig sollten zwei Bedingungen für jede UE erfüllt sein. Die erste besteht darin, dass an jeder UE die Wahrscheinlichkeit für die Fehlererkennung hoch sein sollte. Mit anderen Worten, wenn eine Übertragung für eine spezielle UE vorgesehen ist, decodiert diese UE den Teil I und erkennt erfolgreich, dass die folgende Datenübertragung auf dem entsprechenden HS-DSCH für diese UE bestimmt ist. Die zweite zu erfüllende Bedingung ist, dass die Wahrscheinlichkeit für einen Fehlalarm niedrig ist. Ein Fehlalarm ist, wenn eine UE den Teil I decodiert und fälschlich erkennt, dass die folgende Datenübertragung auf einem entsprechenden HS-DSCH für diese UE ist.
Eine niedrige Erkennungswahrscheinlichkeit impliziert verschwendete Ressourcen, da jedes verpasste Erkennungsereignis bedeutet, dass die Übertragung auf dem entsprechenden HS-DSCH verschwendet ist. Ein Fehlalarmereignis würde verursachen, dass eine UE, die NICHT für eine spezielle Übertragung zeitlich geplant ist, das Puffern von Daten beginnt und versucht, die Informatio nen zu decodieren, was Batterieressourcen an der UE beispielsweise aufgrund einer unnötigen Verarbeitung verschwenden würde.
Um sicherzustellen, dass die obigen zwei Bedingungen erfüllt sind, wird typischerweise ein UE-spezifischer CRC-Code für die Fehlererkennung am Teil I verwendet. Folglich decodiert die UE die Bits des Teils I und wendet ihren eindeutigen CRC an, um auf Fehler zu prüfen. Wenn Fehler vorhanden sind, nimmt die UE an, dass die Übertragung nicht für sie bestimmt ist. Wenn die Verwendung des CRC keine Fehler am Teil I der HS-SCCHs erkennt, decodiert die UE den Teil II des HS-SCCH und beginnt, den entsprechenden HS-DSCH zu puffern und zu decodieren.
Standard-CRC-Codes mit Bitlängen von 12 Bits oder höher erreichen gewöhnlich eine annehmbare Erkennungs-/Fehlalarm-Leistung. Der Teil I des HS-SCCH enthält jedoch gewöhnlich nur etwa 8 Informationsbits, so dass die Verwendung eines 12-Bit-CRC oder größer einen beträchtlichen Mehraufwand (> 150 %) darstellt. Ferner ist die Anzahl von Bits des Teils I, die die UE verarbeiten muss, übermäßig. Für jeden HS-SCCH mit 8 Informationsbits und 12 CRC-Bits muss beispielsweise die UE, um die Informationen des Teils I für vier HS-SCCHs zu decodieren, 80 Datenbits typischerweise innerhalb 1 Zeitschlitzes eines TTI (0,667 ms) verarbeiten. Dies ist unerwünscht und ist im Wesentlichen das Äquivalent der Verarbeitung einer Spitzendatenrate von 120 kbps, nur um einen Teil der Steuerinformationen zu decodieren.
Eine herkömmliche Lösung besteht darin, die Verwendung eines CRC für die Fehlererkennung zu vermeiden und statt dessen eine UE-spezifische Verwürfelungs- oder Maskierungsmethode, gefolgt von der Berechnung einer spezifischen Faltungsdecodierermetrik für die Fehlererkennung zu verwenden, die nachstehend genauer beschrie ben wird. Das Prinzip hinter dieser Methode besteht darin, dass, wenn die UE eine Übertragung, die für sie bestimmt ist, entwürfelt, die resultierende Decodierermetrik gewöhnlich hoch ist. Sobald jedoch die UE eine Übertragung entwürfelt, die für irgendeine andere UE bestimmt war, ist die Decodierermetrik gewöhnlich niedrig. Daher ist das Verwürfeln/Entwürfeln zum Berechnen einer Decodierermetrik, gefolgt vom Vergleich der Decodierermetrik mit einem Schwellenwert, ein Verfahren, um eine Fehlererkennung zu erreichen, wenn kein CRC verwendet wird.
3 stellt einen Prozessablauf dessen dar, wie ein Verwürfelungscode bei einem Faltungsfehlerkorrekturcode verwendet wird. Der UE-spezifische Verwürfelungscode (Maskierungscode) "kippt" bestimmte Bits (1 auf 0 und 0 auf 1) auf der Basis der eindeutigen Verwürfelungssequenz, die der UE zugewiesen ist.
In 3 wird beispielsweise angenommen, dass die Verwürfelungssequenz im Block 320 0101 ist und die Ausgangsbits aus dem Faltungscode im Block 310 1101 sind. Wenn der Verwürfelungscode die Ausgangsbits kippt, dann ist die Sequenz nach dem Verwürfeln 1000. Wenn die UE diese Sequenz decodiert, invertiert die UE die Verwürfelung unter Verwendung ihrer eigenen Sequenz und leitet dann die resultierenden Informationen durch einen Faltungsdecodierer. Der Effekt dieser Verwürfelung besteht darin, dass, wenn die Übertragung nicht für die UE bestimmt ist, Pfadmetriken, die unter Verwendung eines Viterbi-Decodierungsalgorithmus des Faltungscodes berechnet werden, ziemlich niedrig sind. Eine Erörterung des Viterbi-Algorithmus, der von der vorstehend erwähnten UE-spezifischen Verwürfelungs- oder Maskierungsmethode zur Fehlererkennung verwendet wird, sowie eine Erörterung der Pfadmetriken folgt.
Viterbi-Algorithmus
Der Viterbi-Algorithmus für die Faltungsdecodierung ist ein bekannter Decodierungsalgorithmus, der in der Hinsicht optimal ist, als er die maximale Wahrscheinlichkeit (ML) oder die wahrscheinlichste Sequenz von Bits auf der Basis der Verwendung der Ausgangswerte aus dem Kanal ergibt. Die Viterbi-Decodierung ist das Standardverfahren zum Decodieren von Faltungscodes ungeachtet dessen, ob ein CRC verwendet wird oder nicht. Eine Beschreibung des Viterbi-Algorithmus zum Decodieren von Faltungscodes ist in einem Standard-Kommunikationslehrbuch wie z. B. "Digital Communications" von J.G. Proakis, 2. Ausgabe, McGraw Hill, zu finden. Einige der Konzepte werden nachstehend der Zweckmäßigkeit halber kurz wiederholt.
Ein Faltungscodierer umfasst eine Anzahl von Schieberegistern oder Speicherelementen. Die Anzahl von Schieberegistern wird Begrenzungslänge des Codes genannt und jedes Schieberegister speichert exakt 1 Informationsbit. Jedes Mal, wenn ein neues Bit hereinkommt, wird es in eine am weitesten links liegende Schieberegisterstelle eingelesen und der Inhalt jedes Schieberegisters wird zum Schieberegister unmittelbar rechts verschoben. Der Inhalt des am weitesten rechts liegenden Schieberegisters wird offensichtlich herausgeworfen. Folglich kann ein Faltungscodierer als lineares Filter, das Bits verarbeitet, betrachtet werden.
Ein Faltungscodierer ist auch durch eine Coderate gekennzeichnet. Im Allgemeinen definiert die Coderate, wie viele Ausgangsbits für jedes Eingangsbit erzeugt werden. Daher bedeutet eine Coderate von 1/r, dass für jedes eingegebene Informationsbit r codierte Bits vom Codierer ausgegeben werden. Folglich gilt, je größer der Wert von r ist, desto leistungsstärker ist der Code (d. h. desto größer ist seine Fähigkeit, Übertragungsfehler zu korrigieren). Wie die r Ausgangsbits erzeugt werden, muss schließlich festgelegt werden; dies wird durch die Verbindungen von Schieberegisterelementen mit Exklusiv-ODER-Elementen gegeben.
4 ist ein Zustandsdiagramm eines einfachen Faltungscodierers 400. Der Faltungscodierer 400 weist eine Begrenzungslänge k=3 und eine Rate=1/2 auf, wie bekannt ist. Die Begrenzungslänge definiert die Anzahl von Schieberegisterelementen, die verwendet werden. Die Schieberegisterelemente sind ein Teil eines Speichers oder Schieberegisters in der UE. In 4 sind drei Schieberegisterelemente 410, 420 und 430 vorhanden. Das Schieberegisterelement 410 enthält das zuletzt eingefügte Informationsbit. Jedes Mal, wenn ein neues Informationsbit hereinkommt, werden die vorherigen Bits nach rechts verschoben, so dass das mittlere Element 420 das nächstjüngste Bit enthält und das am weitesten rechts liegende Element 430 das drittjüngste Bit (z. B. das älteste Bit) enthält. XODER-Operationen bei 440 und 450 bestimmen, wie die codierten Bits bestimmt werden. Jedes Mal, wenn ein Informationsbit 415 eingegeben wird, werden zwei codierte Bits 445 und 455 ausgegeben, wie in 4 gezeigt.
5 stellt ein Trellis-Diagramm 500 dar, um zu erläutern, wie der Viterbi-Algorithmus und insbesondere die Viterbi-Decodierung an der UE implementiert wird. Zustände im Trellis, die durch schwarze Punkte in 5 dargestellt sind, bezeichnen die vier möglichen Schieberegisterinhalte (00, 01, 10 oder 11, die entlang der linken Seite des Trellis-Diagramms gezeigt sind), wenn ein Bit hereinkommt. Daher ist für binäre Faltungscodes die Anzahl von Zuständen 2^{Begrenzungslänge-1} Oder 2^k-1. Für jedes eingegebene Informationsbit würden sich das mittlere Schieberegisterelement 420 und das am weitesten rechts liegende Element 430 daher in einem Zustand 00, 01, 11 oder 10 in Abhängigkeit vom Zustand der vorherigen zwei Informationsbits, die nach rechts verschoben wurden, befinden. Das erste Bit im Zustand ist als ältestes Bit definiert ((Inhalt des am weitesten rechts liegenden Schieberegisters 430) und das zweite Bit (Inhalt des mittleren Schieberegisters 420) ist als nächstältestes Bit definiert. Wenn die vorherigen zwei Bits 1 und 0 waren, dann ist der Zustand somit 01.
Das Trellis-Diagramm ist für die in 4 gezeigte Faltungscodierung vorgesehen und ist für sieben (7) Ebenen (Ebene durch J dargestellt, wobei J = 1 bis 7) entsprechend 7 Informationsbits gezeichnet. Das Trellis-Diagramm in 5 nimmt an, dass zwei (2) Abschlussbits verwendet werden, um das Trellis zu beenden und den Decodierer in den Zustand 00 zurückzubringen. Im Allgemeinen wäre die Anzahl von erforderlichen Abschlussbits gleich der Begrenzungslänge minus 1(k-1).
Jede Ebene J (J=1 bis 7) über der Oberseite des Trellis-Diagramms in 5 entspricht jedem Informationsbit. Vor der Eingabe des ersten Bits sind die zwei Schieberegisterelemente 420 und 430 immer auf 0 gesetzt, so dass der Startzustand auf der Ebene J=0 immer 00 ist. Wenn das erste Informationsbit eine 0 ist, dann bleibt der Decodierer auf der Ebene J=1 im Zustand 00. Wenn andererseits das erste Informationsbit in den Decodierer 400 bei J=0 eine 1 ist, dann bewegt sich der Decodierer 400 auf der Ebene J=1 in den Zustand 01. Jeder mögliche Übergang von einer Ebene zur nächsten wird Verzweigung genannt. Eine Folge von verbundenen Verzweigungen wird Pfad durch das Trellis genannt.
Der Viterbi-Algorithmus geht vor sich, indem das, was "Verzweigungsmetrik" genannt wird, auf jeder J-Ebene berechnet wird. Die Verzweigungsmetrik wird durch "Korrelieren" der empfangenen Bits von dem Kanal mit den Bits, die gesandt worden wären, wenn diese Verzweigung als korrekter Kanal für die UE genommen werden würde, erhalten. Je höher die Korrelation ist, desto wahrscheinlicher war die Verzweigung die korrekte. In einem Beispiel, in dem die tatsächlichen Bits, die vom Kanal für eine spezielle J-Ebene empfangen werden, 10 sind, weist somit dann irgendeine Verzweigung, die eine Verzweigungsmetrik von 10 auf dieser J-Ebene erzeugt hätte, die höchste Korrelation auf.
Verzweigungsmetriken von vorherigen J-Ebenen werden summiert, um das zu ergeben, was Pfadmetrik genannt wird. Je höher der Wert der Pfadmetrik ist, desto wahrscheinlicher ist es, dass die Pfadmetrik der tatsächlichen übertragenen Sequenz von Bits entspricht. Zwei Pfade laufen in jedem Zustand im Trellis und auf jeder Ebene zusammen. Die Viterbi-Decodierung hat daher das Vergleichen der Pfadmetriken der zwei zusammenlaufenden oder konkurrierenden Pfade und das Verwerfen desjenigen mit der schlechtesten (mit dem niedrigsten Wert) Pfadmetrik zur Folge. Gelegentlich wird aufgrund von Rauschen der falsche Pfad gegenüber dem korrekten während einer der vorstehend erwähnten Zusammenlauffälle gewählt. Dies führt zu einem Decodierfehler. Folglich wird der Pfad, der vom Viterbi-Algorithmus ausgewählt wird, der überlebende oder gewinnende Pfad genannt.
Es gibt höchstens einen gewinnenden Pfad pro Zustand pro Ebene. Da Abschlussbits verwendet werden, ist der Zustand auf der letzten Ebene immer ein Zustand mit lauter Nullen. In dem Beispiel werden 2 Abschlussbits verwendet und der Zustand auf der letzten Ebene ist 00. Wie vorher angegeben, laufen zwei Pfade im 00-Zustand auf der letzten Ebene zusammen. Folglich wählt der Viterbi-Decodierungsalgorithmus den Pfad mit der größeren Pfadmetrik auf dieser letzten (J=7) Ebene aus. Dieser Pfad ist nun der schließlich gewinnende Pfad und stellt die "wahrscheinlichste" Sequenz von übertragenen Bits dar.
Folglich wird in der Verwürfelungsmethode, bei der kein CRC für die Fehlererkennung verwendet wird, die Fehlererkennung unter Verwendung einer Viterbi-Decodierung mit der Verwürfelungsmethode durchgeführt. In diesem Zusammenhang besteht das herkömmliche Verfahren darin, eine Pfadmetrikdifferenz zwischen den zusammenlaufenden Pfaden auf der letzten Ebene (z. B. J=7 im Trellis-Diagramm von 5) zu bestimmen. Wenn diese berechnete Pfadmetrikdifferenz unter einem vorbestimmten Schwellenwert liegt, dann wird die Decodierung als unzuverlässig betrachtet und die UE erklärt, dass die Übertragung auf diesem speziellen HS-SCCH nicht für sie bestimmt war. Dies wird Endpfadmetrikdifferenz-Methode (EPMD-Methode) für die Fehlererkennung genannt. Die EPMD-Methode vermeidet die Übertragung von CRC-Bits und verringert folglich die Verarbeitungsanforderung an der UE.
"HS-SCCH: Performance Results and Improved Structure" stellt die Leistung eines ersten Teils (Teil 1) einer herkömmlichen HS-SCCH-Codierungsstruktur hinsichtlich der Wahrscheinlichkeit Pm und der Wahrscheinlichkeit für einen Fehlalarm Pf im Vergleich zum zweiten Teil (Teil 2) von HS-SCCH dar. Wie dargestellt, wird ein durch Faltung nachcodierter Teil 1 durch eine UE-ID verwürfelt und die UE-ID-Basisverwürfelungssequenz wird in zwei Stufen erreicht, indem zuerst die 10-Bit-UE-ID unter Verwendung eines Blockcodes, der von einem Untercode zweiter Ordnung abgeleitet wird, codiert wird, um 32 Bits zu erhalten, und die ersten 8 Bits des 32-Bit-Ergebnisses wiederholt werden, um die restlichen 8 Bits zu erhalten.
Motorola und Philips: "Way Forward on HS-SCCH", TDOC R1-02-0463 von 3GPP TSG RAN WG 1, <http://www.3gpp.org>, 18. Februar–22. Februar 2002, Seiten 1-2, richtet sich auf ein Codierungsschema für eine gesteuerte Kanalsignalgebung für einen HS-DSCH (gemeinsam genutzter Hochgeschwindigkeits-Abwärtsstrecken-Kanal) im Hinblick auf die Decodierung des gemeinsam genutzten gesteuerten Kanals an der UE. Ein Teil jedes gemeinsam genutzten Steuerkanals wird durch die UE entwürfelt und eine Metrikdifferenz zwischen den wahrscheinlichen Pfaden während des Viterbi-Decodierungsprozesses wird als zuverlässige Basis für die Gültigkeit eines gemeinsam genutzten Steuerkanals genommen.
Zusammenfassung der Erfindung
Ein Verfahren gemäß der Erfindung ist wie in Anspruch 1 dargelegt. Bevorzugte Formen sind in den abhängigen Ansprüchen dargelegt.
Ein effizientes und zuverlässiges Verfahren zum Erkennen von Fehlern in Steuerkanälen eines drahtlosen Kommunikationssystems wird geschaffen, um sicherzustellen, dass für jede UE im System die Wahrscheinlichkeit für die Fehlererkennung hoch ist und die Wahrscheinlichkeit für einen Fehlalarm niedrig ist. In einer Ausführungsform decodiert das Verfahren zumindest einen Abschnitt eines Steuerkanals, stellt während der Decodierung fest, ob ein oder mehrere Steuerkanäle erfolgreich empfangen wurden, und wählt einen der erfolgreich empfangenen Steuerkanäle auf der Basis mindestens einer berechneten Metrik aus.
Insbesondere wird der Teil I von jedem HS-SCCH, der simultan empfangen wird (d. h. 4 HS-SCCHs), durch eine UE decodiert. Die UE umfasst Verfahren zum Feststellen während des Decodierschritts, ob ein oder mehrere der HS-SCCHs erfolgreich empfangen wurden. Wenn mehr als ein HS-SCCH erfolgreich empfangen wurde, wählt das Verfahren nur einen der erfolgreich empfangenen HS-SCCHs auf der Basis von berechneten Pfadmetrikdifferenzen (PMD) aus, die als "Tie-Break"-Mechanismus dienen, um den korrekten HS-SCCH für eine spezielle UE auszuwählen.
In einer Ausführungsform verwendet das Verfahren einen Yamamoto-Itoh-Decodierungsalgorithmus (YI-Decodierungs algorithmus), um während des Decodierungsschritts festzustellen, wie viele HS-SCCHs erfolgreich empfangen wurden. In einer weiteren Ausführungsform fügt eine Basisstation einen Paritätsprüfcode an den Teil I von jedem HS-SCCH an und die UE verwendet den Paritätsprüfcode während der Decodierung, um festzustellen, welche der HS-SCCHs erfolgreich empfangen wurden. Der Paritätsprüfcode kann beim vorstehend erwähnten YI-Algorithmus verwendet werden, um zusätzliche Zuverlässigkeit zu schaffen, und dann werden die berechneten PMDs verwendet, um irgendwelche Unentschieden aufzuheben, sollten mehrere HS-SCCHs erfolgreich empfangen werden.
In einer weiteren Ausführungsform fügt eine Basisstation einen Verwürfelungsgruppen-Codeidentifizierer-Code (SCGI-Code) an den Teil I von jedem HS-SCCH an und die UE prüft den angefügten SCGI-Code während der Decodierung, um festzustellen, welche der HS-SCCHs erfolgreich empfangen wurden. Der SCGI-Code kann beim vorstehend erwähnten YI-Algorithmus verwendet werden, um zusätzliche Zuverlässigkeit zu schaffen, und dann werden die berechneten PMDs verwendet, um irgendwelche Unentschieden aufzuheben, sollten mehrere HS-SCCHs erfolgreich empfangen werden. Jeder des YI-Algorithmus, der Paritätsprüfcode-Methode und der SCGI-Code-Methode können als "harte" Metriken bezeichnet werden, die eine "gute" oder "schlechte" Feststellung an jedem HS-SCCH geben.
Die berechnete PMD-Metrik wird unter Verwendung von mindestens einer von mehreren Metriken berechnet, die als "weiche" Metriken bezeichnet werden können. Die berechneten PMD-Metriken, die verwendet werden, um nur einen HS-SCCH für eine UE auszuwählen, umfassen eine oder mehrere einer Metrik einer minimalen Pfadmetrikdifferenz (MPMD), einer Metrik einer Aggregat-Pfadmetrikdifferenz (APMD), eine Metrik einer Frequenz-Pfadmetrikdifferenz (FPMD) usw. Wie nachstehend erläutert wird, wird jede dieser Metriken in Verbindung mit der Verwendung des vorstehend erwähnten Viterbi-Decodie rungsalgorithmus berechnet. Für den ausgewählten HS-SCCH decodiert die UE den Teil II des HS-SCCH und beginnt mit dem Puffern von Daten vom gemeinsam genutzten Abwärtsstrecken-Datenkanal (HS-DSCH), der dem ausgewählten HS-SCCH entspricht.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird aus der nachstehend gegebenen ausführlichen Beschreibung und den begleitenden Zeichnungen vollständiger verstanden, in welchen gleiche Elemente durch gleiche Bezugszeichen dargestellt sind und die nur zur Erläuterung gegeben werden und folglich die vorliegende Erfindung nicht begrenzen und in denen:
1 einen Prozessablauf zum Bilden einer typischen verketteten Codestruktur, die durch eine Basisstation übertragen wird, gemäß der Erfindung darstellt;
2 die Beziehung zwischen gemeinsam genutzten Steuerkanälen und gemeinsam genutzten Abwärtsstrecken-Datenkanälen gemäß der Erfindung darstellt;
3 die Verwendung eines Verwürfelungscodes mit einem Faltungsfehlerkorrekturcode darstellt;
4 ein Zustandsdiagramm eines einfachen Faltungscodierers ist;
5 ein Trellis-Diagramm darstellt, um zu erläutern, wie der Viterbi-Algorithmus in einem Decodierer einer UE implementiert wird;
6 ein Ablaufplan ist, der das Fehlererkennungsverfahren gemäß der Erfindung darstellt;
7 ein Ablaufplan ist, der eine Ausführungsform des Fehlererkennungsverfahrens gemäß der Erfindung darstellt;
8 ein Trellis-Diagramm zum Erläutern, wie das Verfahren von 7 den korrekten gemeinsam genutzten Steuerkanal erfolgreich decodiert, ist; und
9 ein Ablaufplan ist, der eine weitere Ausführungsform des Fehlererkennungsverfahrens gemäß der Erfindung darstellt; und
10 einen Prozessablauf dafür darstellt, wie Paritätsprüfcodebits in Verbindung mit dem Verwürfelungscode an der Basisstation verwendet werden.
AUSFÜHRLICHE BESCHREIBUNG
Obwohl die Prinzipien der Erfindung für drahtlose Kommunikationssysteme auf der Basis der gut bekannten Hochgeschwindigkeits-Abwärtsstrecken-Paketzugriffs-Spezifikation (HSDPA-Spezifikation) im Standard des universellen mobilen Telekommunikationssystems (UMTS) besonders gut geeignet sind und in diesem beispielhaften Zusammenhang beschrieben werden, sollte beachtet werden, dass die hierin gezeigten und beschriebenen Ausführungsformen nur erläuternd und in keiner Weise begrenzend sein sollen. An sich sind verschiedene Modifikationen für Fachleute für die Anwendung auf andere Übertragungssysteme ersichtlich und werden durch die Lehren hierin in Erwägung gezogen. Wo nachstehend verwendet, ist außerdem eine Anwenderanlage (UE) zu einer Mobilstation in einem drahtlosen Kommunikationsnetz synonym.
Folglich wird nun ein Verfahren zum Erkennen von Fehlern in Steuerkanälen eines drahtlosen Kommunikationssystems beschrieben, das die Probleme von unangemessener Fehlererkennungs- und Fehlalarmleistung beseitigt, die in den vorstehend beschriebenen herkömmlichen Verwürfelungs- oder EPMD-Methoden vorhanden sind. Die herkömmliche Verwürfelungs- oder EPMD-Methode für die Fehlererkennung ergibt gewöhnlich keine angemessene Fehlererkennungs-/Fehlalarm-Leistung. Dies liegt daran, dass die Methode auf einer Pfadmetrikdifferenz basiert, die nur auf der letzten Ebene im Trellis berechnet wird.
Die berechnete Metrik auf dieser letzten Ebene ist gewöhnlich eine sehr rauschbehaftete Metrik. Der Grund dafür, dass EPMD eine rauschbehaftete Metrik hinsichtlich der Qualität eines Rahmens ist, besteht darin, dass EPMD nur einen Vergleich der letzten Pfadmetrik verwendet, um festzustellen, ob ein Rahmen fehlerhaft ist oder nicht. EPMD berücksichtigt nicht, was während der "Reise" des schließlich gewinnenden Pfades passiert ist, während er durch das Trellis fortschritt. Folglich erfasst die EPMD-Methode nicht die Tatsache, dass auf einer früheren Ebene in der Decodierung (wie im Trellis-Diagramm von 5 beispielsweise zu sehen) der gewinnende Pfad einem anderen zusammenlaufenden oder konkurrierenden Pfad sehr nahe gekommen sein kann, was ihn folglich unzuverlässig macht.
6 ist ein Ablaufplan, der das Fehlererkennungsverfahren gemäß der Erfindung darstellt. In 6 empfängt anfänglich eine UE bis zu vier (4) Teile I von 4 HS-SCCHs über simultane Übertragungen (Schritt S10). Die UE entwürfelt den Teil I in jedem HS-SCCH und decodiert jeden Teil I (Schritt S20). Gemäß dem Verfahren der Erfindung empfängt jede nachstehend beschriebene Ausführungsform verwürfelte Faltungscodes, die im Teil I jedes HS-SCCH enthalten sind. Die Verwürfelung wird durch die in 3 umrissene Verwürfelungsmethode durchgeführt. An der UE invertiert die UE die Verwürfelung (d. h. entwürfelt die Bits) unter Verwendung ihrer eigenen eindeutigen Sequenz, wie vorstehend beschrieben, und leitet die entwürfelten Bits zu einem Fal tungsdecodierer in der UE zur Decodierung. Dieser Schritt der Entwürfelung wird von jeder der nachstehend erörterten Ausführungsformen durchgeführt.
Das Verfahren verwendet mehrere verschiedene Algorithmen oder Codes, um festzustellen (Schritt S30), wie viele HS-SCCHs "gut" oder "schlecht" sind. Mit anderen Worten, dieser Schritt stellt während des Decodierungsschritts fest, ob ein HS-SCCH erfolgreich empfangen wurde. Die verschiedenen Verfahren, die nicht für eine Begrenzung gehalten werden sollten, werden nachstehend im Einzelnen beschrieben (siehe z. B. Schritt S130 in 7 und Schritt S230 in 9). In Schritt S40 wird die Anzahl von erfolgreich empfangenen HS-SCCHs bestimmt. Wenn nur ein HS-SCCH während der Decodierung erfolgreich empfangen wurde (Ausgabe von Schritt S40 ist JA), wird in Schritt S45 der Teil II des HS-SCCH decodiert und die UE beginnt mit der Pufferung von Daten vom HS-DSCH, der dem HS-SCCH entspricht.
Wenn entweder kein HS-SCCH erfolgreich war oder mehr als ein HS-SCCH erfolgreich empfangen wurde (NEIN in Schritt S40), bestimmt die UE, ob kein HS-SCCH erfolgreich empfangen wurde, in Schritt S33. Wenn die Ausgabe von Schritt S33 JA ist, wird die Verarbeitung gestoppt (Schritt S34).
Wenn mehr als ein HS-SCCH ein Erfolg war (NEIN in Schritt S33), was bedeutet, dass zwei oder mehr HS-SCCHs erfolgreich empfangen wurden, darf das Verfahren nur einen HS-SCCH auf der Basis einer berechneten Metrik auswählen (Schritt S50). Dies liegt daran, dass nur ein korrekter HS-SCCH für jede UE und daher nur ein HS-DSCH bei der beabsichtigten Übertragung für diese UE vorhanden sein kann. In Schritt S50 wird eine Pfadmetrikdifferenz (PMD) für jeden restlichen guten HS-SCCH berechnet. Die Pfadmetrikdifferenz (PMD) ist die vorstehend erwähnte weiche Metrik, die als Tie-Break-Mechanismus zwischen erfolgreich empfangenen HS-SCCHs be rechnet wird, um nur einen HS-SCCH zur vollständigen Decodierung auszuwählen.
Berechnete PMDs umfassen die Berechnung einer minimalen Pfadmetrikdifferenz (MPMD), einer Aggregat-Pfadmetrikdifferenz (APMD) und einer Frequenz-Pfadmetrikdifferenz (FPMD) oder Kombinationen von einer oder mehreren dieser Metriken, um nur einen HS-SCCH für die Decodierung von Teil II und zum Puffern von Daten vom HS-DSCH, der dem ausgewählten HS-SCCH entspricht, auszuwählen. Wie nachstehend genauer erörtert wird, werden alle der MPMD-, APMD- und FPMD-Metrikwerte in Verbindung mit der Verwendung des vorstehend erörterten Viterbi-Decodierungsalgorithmus bestimmt, um einen gewinnenden Pfad in jedem der Zustände zu bestimmen.
Diese weichen Metriken vom Decodierungsprozess sind im Allgemeinen gegenüber Kanalqualitätsmetriken bevorzugt, da sie näher am decodierten Bitstrom in der Empfängerkette an der UE liegen. Im Fall von Faltungscodes versuchen die weichen Metriken, Differenzen der Pfadmetriken von zusammenlaufenden Pfaden in jedem Zustand während der Viterbi-Decodierung zu nutzen. Folglich basieren die meisten weichen Metriken auf einem Decodierungsalgorithmus, der nachstehend genauer erläutert wird. Beim Beschreiben dieser Metriken werden die folgenden Bezeichnungen verwendet:

(a) λ_j(1) ist die Pfadmetrik des gewählten (decodierten) Pfades auf der j-ten Ebene im Trellis; und
(b) λ_j(2) ist die Pfadmetrik des Pfades, der mit dem gewählten Pfad auf der j-ten Ebene im Trellis zusammenläuft.

Unter einer Annahme, dass der mit "1" bezeichnete Pfad der gewählte Pfad in jeder Ebene ist, ist λ_j(1) immer größer als λ_j(2). Die tatsächlichen Werte der Pfadmetriken sind nicht von großer Bedeutung im Vergleich zu ih ren relativen Werten und der entsprechenden Anzahl von decodierten Bitfehlern.
Um die MPMD-Metrik zu berechnen, hält das Verfahren einen minimalen Pfadmetrikdifferenzwert, um den der gewinnende Pfad in jedem Zustand einen konkurrierenden oder zusammenlaufenden Pfad in jedem Zustand schlägt. Der gewinnende Pfad mit dem größten minimalen Differenzmetrikwert entspricht dem HS-SCCH, der zum Decodieren von Teil II und zum Puffern der Daten auf dem entsprechenden HS-DSCH ausgewählt wird.
Um die MPMD-Metrik zu bestimmen, wird zusätzlich zum Bestimmen des überlebenden Pfades durch die Viterbi-Decodierung die Metrik λ_j(1)–λ_j(2) zum Zeitpunkt des Vergleichs gehalten. Unter der Annahme, dass N Ebenen im Trellis vorliegen, wobei N die Anzahl von Informationsbits und Abschlussbits in einem Rahmen darstellt, ist die MPMD definiert als:
wobei j der Ebenenindex ist. Am Ende der Viterbi-Decodierung wird der ausgewählte Pfad ausgewertet und die minimale Metrik für diesen Pfad wird als gewinnende Pfadmetrik oder Rahmenqualitätsmetrik gewählt. Die Intuition für die Verwendung der MPMD-Metrik besteht darin, dass, wenn auf irgendeiner Ebene während des Decodierungsprozesses ein Wert eines zusammenlaufenden Pfades einem Wert eines gewinnenden Pfades nahe kommt, dann weniger Vertrauen in der Entscheidung der Wahl dieses gewinnenden Pfades besteht. Da der gewinnende Pfad im Trellis offensichtlich während des Decodierungsprozesses nicht bekannt ist, wird der aktuelle minimale Wert in jedem Zustand während des Decodierungsprozesses gespeichert. Sobald die Decodierung vollendet ist, wird ein Matrixwert der Metrik entsprechend dem Endzustand (durch Abschlussbits beendeter Zustand) zum Wert der gewinnenden Pfadmetrik.
Für die APMD-Metrik hält das Verfahren eine Aggregatsumme der PMD, um die der gewinnende Pfad in jedem Zustand einen konkurrierenden oder zusammenlaufenden Pfad in jedem Zustand schlägt. Der gewinnende Pfad mit der größten Aggregatsumme entspricht dem HS-SCCH, der für die Decodierung von Teil II und zum Puffern der Daten auf dem entsprechenden HS-DSCH ausgewählt wird.
Die Summe der YI-Algorithmus-Metriken in jedem Vergleich im Trellis wird ausgewertet. In der vorstehend in Bezug auf die MPMD definierten Bezeichnung ist die APMD-Metrik gegeben durch
Da die Anzahl von Ebenen im Trellis pro Rahmen fest ist, ist die Aggregat-Metrik eine skalierte Version der mittleren Metrik. Die Intuition für die Verwendung der APMD-Metrik besteht darin, dass sie das Vertrauen darstellt, mit dem der überlebende oder gewinnende Pfad gegenüber dem zusammenlaufenden Pfad in jedem Zustand im Trellis ausgewählt wurde. Wie im Fall der minimalen Metrik ist eine Matrix mit einer Länge gleich der Anzahl von Zuständen, die den aktuellen Wert von A für jeden Zustand enthalten, erforderlich. Am Ende des Decodierungsprozesses wird ein Matrixwert der Metrik entsprechend dem Endzustand (durch die Abschlussbits beendeter Zustand) zum Wert der gewinnenden Pfadmetrik.
Für die FPMD-Metrik zählt das Verfahren eine Anzahl von Malen, die der gewinnende Pfad in jedem Zustand einen Schwellenwert zum Schlagen eines konkurrierenden Pfades in dem Zustand erreicht hat. Der gewinnende Pfad mit der niedrigsten Häufigkeit für das Erreichen des Schwellenwerts entspricht dem HS-SCCH, der zum Decodieren von Teil II und zum Puffern der Daten auf dem entsprechenden HS-DSCH ausgewählt wird.
7 ist ein Ablaufplan, der eine Ausführungsform des Fehlererkennungsverfahrens gemäß der Erfindung darstellt. Wie in Bezug auf 6 beschrieben, sind die Schritte S110, S120 und S150 in 7 dieselben wie die Schritte S10, S20 und S50 in 6, folglich wird auf eine detaillierte Erörterung dieser Schritte verzichtet. In dieser Ausführungsform wird jedoch der Teil I des HS-SCCH unter Verwendung des Yamamoto-Itoh-Codierungsalgorithmus (YI-Codierungsalgorithmus) codiert und das Verfahren verwendet einen Yamamoto-Itoh-Decodierungsalgorithmus (YI-Decodierungsalgorithmus), um festzustellen (Schritt S130), wie viele HS-SCCHs an der UE erfolgreich empfangen wurden.
Der YI-Decodierungsalgorithmus, der in der Literatur bekannt ist, bietet eine überlegene Methode zur Fehlererkennung in drahtlosen Kommunikationssystemen, die eine Kommunikation auf Rahmenbasis verwenden. In jeder Ebene und in jedem Zustand im Trellis-Diagramm von 5 beispielsweise würde der YI-Algorithmus ein Flag halten, das angibt, ob der gewinnende Pfad in diesem Zustand einen Schwellenwert eines zusammenlaufenden Pfades erreicht hat. Wenn die Antwort JA ist, wird das Flag auf "unzuverlässig" gesetzt; und wenn die Antwort NEIN ist, wird das Flag auf "zuverlässig" gesetzt. Am Ende der Decodierung wird das Flag für den gewinnenden Pfad geprüft. Wenn ein Flag im gewinnenden Pfad auf "unzuverlässig" gesetzt wurde, wird die Decodierung als misslungen betrachtet. Im Zusammenhang mit der Decodierung eines HS-SCCH bedeutet dies, dass die UE feststellt, dass sie nicht der beabsichtigte Empfänger ist.
In der Methode auf Verwürfelungsbasis führt die Verwendung des YI-Algorithmus anstelle von EPMD zu einer viel besseren Erkennungs-/Fehlalarm-Wahrscheinlichkeit. Im Zusammenhang mit der Decodierung eines HS-SCCH kann jedoch der YI-Decodierungsalgorithmus allein immer noch nicht ausreichen. Daher können verfeinernde "Verbundmetrik"-Berechnungen erwünscht sein.
Eine UE kann beispielsweise die Datenabschnitte von Teil I in jedem der 4 HS-SCCHs decodieren und unter Verwendung des YI-Algorithmus von Schritt S130 feststellen, dass mehr als einer der decodierten Teile I als zuverlässig bewertet wird.
Wenn nur ein HS-SCCH während der Decodierung erfolgreich empfangen wurde (Ausgabe von Schritt S140 ist JA), wird in Schritt S145 der Teil II des HS-SCCH decodiert und die UE beginnt mit der Pufferung von Daten vom HS-DSCH, der dem HS-SCCH entspricht. Wenn entweder kein HS-SCCH erfolgreich war oder mehr als ein HS-SCCH erfolgreich empfangen wurde (NEIN in Schritt S140), stellt die UE in Schritt S133 fest, ob kein HS-SCCH erfolgreich empfangen wurde. Wenn die Ausgabe von Schritt S133 JA ist, wird die Verarbeitung gestoppt (Schritt S134).
Wenn mehr als ein HS-SCCH ein Erfolg war (NEIN in Schritt S133), bedeutet dies, dass zwei oder mehr HS-SCCHs erfolgreich empfangen wurden, das Verfahren darf nur einen HS-SCCH auswählen (Schritt S150). Da nur eine Übertragung zu einer UE pro TTI vorhanden sein kann, ist natürlich einer von diesen HS-SCCHs ein Fehlalarm. Folglich wendet die UE gemäß dieser Ausführungsform der Erfindung die vorstehend in Bezug auf die Schritte S50/S150 erörterte "Tie-Break"-Prozedur an, um den einen HS-SCCH für diese UE auszuwählen.
8 ist ein teilweises Trellis-Diagramm, um die Funktionsweise des YI-Algorithmus darzustellen. Der YI-Algorithmus kann als harte Metrik klassifiziert werden, die ein gutes Ergebnis (z. B. die Übertragung ist für diese UE vorgesehen und die UE stellt erfolgreich fest, dass die Übertragung für sie vorgesehen ist) oder ein schlechtes Ergebnis (z. B. die UE stellt fest, dass sie nicht der vorgesehene Empfänger ist) angibt. Wenn mehr als ein HS-SCCH als gut bewertet wird, wirken die vorstehend erwähnten weichen Metriken folglich als Tie-Break-Mechanismus, um den korrekten HS-SCCH und daher den korrekten HS-DSCH zu bestimmen. Daher können die weichen MPMD-, APMD- und FPMD-Metriken auf der Basis von Pfadmetrikdifferenzen in Schritt S150 zur Verwendung als Faltungscodes berechnet werden, so dass die UE den korrekten HS-SCCH decodiert.
Für Anwendungen, bei denen die Verwendung eines CRC für die Fehlererkennung aufwändig ist, stellt der YI-Algorithmus ein alternatives Verfahren zum Durchführen der Fehlererkennung bereit. Der Algorithmus arbeitet in Verbindung mit der Viterbi-Decodierung von Faltungscodes mit sehr geringem Verarbeitungsmehraufwand. Der YI-Decodierungsalgorithmus basiert auf dem Prinzip, dass, wenn zwei Pfade im Trellis zusammenlaufen und hinsichtlich ihrer Pfadmetriken nahe liegen, die Auswahl von einem Pfad gegenüber dem anderen für einen Fehler anfälliger ist.
Der YI-Algorithmus wird im Allgemeinen durch Betrachten der einfachen Rate [1/2], der Begrenzungslänge k=3, des Faltungscodes von 4, dessen Trellis in 5 aufgetragen ist, erläutert. Eine allgemeine Beschreibung des YI-Algorithmus ist folgendermaßen. Zu Beginn werden auf der Ebene (k-1) die 2k-1 Pfade mit einer Bezeichnung C identifiziert. Dann wird auf jeder der Ebenen j (j=k, k+1, ...) der Pfad "a", der den größten Logarithmus-Wahrscheinlichkeitswert (λj(a)) aufweist, und der Pfad "b", der den nächstgrößten Logarithmus-Wahrscheinlichkeitswert λj(b) aufweist, unter den zusammenlaufenden Pfaden ausgewählt. Wenn der Pfad a eine Bezeichnung C auf der Ebene (j-1) aufweist und die Differenz zwischen λj(a) und λj(b) größer als oder gleich A, ein Schwellenwert, der eine gegebene positive Konstante ist, ist, dann soll der Pfad "a" mit der Bezeichnung C (z. B. zuverlässig) überleben (überlebender Pfad). Ansonsten überlebt der Pfad a mit der Bezeichnung X (z. B. unzuverlässig). Andere Pfade als der Pfad "a" in diesem Zustand werden verworfen.
Ein überlebender oder gewinnender Pfad in jedem Zustand wird durch die Entscheidung der maximalen Wahrscheinlichkeit in exakt derselben Weise ausgewählt, wie Pfade unter Verwendung des gewöhnlichen Viterbi-Decodierungsalgorithmus ausgewählt werden. Der YI-Algorithmus reduziert sich auf den gewöhnlichen Viterbi-Decodierungsalgorithmus, wenn A, der Schwellenwert, gleich Null ist.
Mit Bezug nun auf das teilweise Trellis-Diagramm von 8 soll angenommen werden, dass die Pfade a, b, c und d überlebende Pfade mit der Bezeichnung C auf der Ebene j-1 sind. Auf der Ebene j laufen die Pfade a-e und c-f in einem Zustand zusammen und die Pfade b-g und d-h laufen in einem anderen zusammen. Wenn λj (a – e) ≠ λj (c – f) + Aund λj (d – h) < λj (b – g) = λj (d – h) + Adann überlebt der Pfad a – e mit der Bezeichnung C und der Pfad b – g überlebt mit der Bezeichnung X. Wie in 8 gezeigt, laufen auf der Ebene j + 1 die Pfade a – e – s und b – g – t zusammen. Selbst wenn λj + 1 (b – g – t) < λj + 1 (a – e – s) + Aüberlebt der Pfad b-g-t mit der Bezeichnung X, da der Pfad b-g bereits eine Bezeichnung X auf der Ebene j hat.
Die obige Prozedur wird fortgesetzt, bis der gesamte Rahmen decodiert ist. Wenn an diesem Punkt der überlebende Pfad mit der besten Pfadmetrik (der gewählte Pfad) mit X bezeichnet ist, wird ein Fehler deklariert. Ansonsten wird der Rahmen als gut angenommen. Der YI-Algorithmus arbeitet mit der Intuition, dass je weiter die verglichenen Pfadmetriken in einem Zustand auseinander liegen (gewinnender Pfad zum anderen zusammenlaufenden Pfad), desto größer das Vertrauen im gewählten überlebenden (gewinnenden) Pfad ist.
9 ist ein Ablaufplan, der eine weitere Ausführungsform des Fehlererkennungsverfahrens gemäß der Erfindung darstellt. Wie mit Bezug auf 6 beschrieben, sind die Schritte S210, S220, S231 und S250 dieselben wie die Schritte S10, S20, S40 und S50 in 6, folglich wird auf eine detaillierte Erörterung dieser Schritte verzichtet. In dieser Ausführungsform verwendet jedoch das Verfahren einen Paritätsprüfcode, um festzustellen (in Schritt S230), wie viele HS-SCCHs von der UE erfolgreich empfangen wurden.
Eine weitere Methode für die Fehlererkennung besteht darin, einige Paritätsprüfbits zu verwenden, um zusätzliche Zuverlässigkeit in der Fehlererkennung bereitzustellen. In einem Paritätsprüfcode wird jedes Paritätsprüfbit durch eine Exklusiv-ODER-Operation an 2 oder mehr der Informationsbits berechnet. In Abhängigkeit davon, wie jedes Paritätsprüfbit berechnet wird, ergeben sich eine Vielzahl von Paritätsprüfcodes für dieselbe Anzahl von Paritätsbits. Unter der Annahme, dass beispielsweise drei Informationsbits und zwei Paritätsprüfbits vorhanden sind, wäre ein möglicher Paritätsprüfcode, wenn das erste Paritätsprüfbit durch Exklusiv-ODER des 1. und des 3. Informationsbits berechnet wird und das zweite Paritätsprüfbit durch Exklusiv-ODER des 2. und des 3. Bits berechnet wird. Ein anderer Paritätsprüfcode kann das erste Paritätsbit unter Verwendung des 1. und des 2. Informationsbits berechnen und das 2. Paritätsbit wird unter Verwendung des 1. und des 3. Informationsbits berechnet. Ein oder mehrere Pari tätsbits können auch einfach Wiederholungen von bestimmten Informationsbits sein.
Das Paritätsprüfergebnis verbessert, wenn es in Verbindung mit dem YI-Algorithmus und den vorstehend definierten weichen PMD-Metriken verwendet wird, die Erkennungs-/Fehlalarm-Leistung erheblich. 10 stellt einen Prozessablauf dessen dar, wie Paritätsprüfcodebits in Verbindung mit dem Verwürfelungscode an der Basisstation verwendet werden. Es soll beispielsweise Teil I eines HS-SCCH mit 8 Informationsbits betrachtet werden, wobei 4 Paritätsprüfcodebits berechnet und an die 8 Informationsbits im Block 1010 angefügt werden. Für jeden HS-SCCH werden die Informationsbits mit den angefügten Paritätsbits im Block 1020 faltungscodiert und dann im Block 1030 unter Verwendung der mit Bezug auf 3 beschriebenen Verwürfelungsmethode verwürfelt. Für 4 HS-SCCHs erhöht dies die Spitzendatenraten-Verarbeitung so, dass sie 72 Kbps ist, was immer noch wesentlich besser ist als das, was unter Verwendung eines 12-Bit- oder höheren CRC-Codes erforderlich wäre.
Mit Bezug nun auf 9 kann eine UE Datenabschnitte von Teil I in jedem der 4 HS-SCCHs decodieren und in Schritt S230 unter Verwendung des Paritätsprüfcodes feststellen, dass einer oder mehrere der decodierten Teile I als zuverlässig bewertet werden. Insbesondere wird der von der UE decodierte Paritätsprüfcode verwendet, um zu testen, ob irgendwelche der HS-SCCH bestehen. Wenn ein SCCH ein Erfolg war (JA in Schritt 231), wird wie in der vorherigen Ausführungsform dann Schritt S245 durchgeführt – Decodieren von Teil II für diesen HS-SCCH und Beginnen mit dem Puffern von Daten vom entsprechenden HS-DSCH. Wenn entweder kein HS-SCCH erfolgreich war oder mehr als ein HS-SCCH erfolgreich empfangen wurde (NEIN in Schritt S231), stellt die UE in Schritt S233 fest, ob kein HS-SCCH erfolgreich empfangen wurde. Wenn die Ausgabe von Schritt S233 JA ist, wird die Verarbeitung gestoppt (Schritt S234). Wenn mehr als ein HS-SCCH ein Erfolg war (NEIN in Schritt 233), dann verwendet das Verfahren den YI-Algorithmus in einem Schritt S235, um einen zuverlässigen oder unzuverlässigen Indikator der HS-SCCHs zu erhalten, und die Verarbeitung kehrt zu Schritt S231 zurück. Wenn in Schritt S231 exakt ein SCCH ein Erfolg war (Ausgabe von Schritt S231 ist JA), dann wird in Schritt S245 der Teil II für diesen HS-SCCH decodiert und mit dem Puffern von Daten vom entsprechenden HS-DSCH begonnen. Wenn kein HS-SCCH bestanden hat oder wenn immer noch mehr als ein HS-SCCH bestanden hat (Ausgabe von Schritt S233 ist NEIN in der zweiten Iteration, durch gestrichelte Linien dargestellt), dann werden in Schritt S250 die APMD-, FPMD- und/oder MPMD-Metriken berechnet und verwendet, um Unentschieden aufzuheben, um nur einen HS-SCCH zur Decodierung auszuwählen.
Da nur eine Übertragung zu einer UE pro TTI stattfinden kann, ist natürlich einer der HS-SCCHs ein Fehlalarm. Folglich kann die UE gemäß dieser Ausführungsform der Erfindung schließlich die anfänglich vorstehend in Schritt S50 von 6 erörterte "Tie-Break"-Prozedur anwenden, um den einen HS-SCCH für diese UE auszuwählen.
In noch einer weiteren Ausführungsform wird die Fehlererkennung unter Verwendung eines alternativen Codes zum Paritätsprüfcode, der Verwürfelungscode-Gruppenidentifizierer-Code (SCGI-Code) genannt wird, durchgeführt. Der SCGI-Code wird an jeden Teil 1 eines HS-SCCH angefügt, wie in 10. Der SCGI identifiziert die Verwürfelungscodegruppe, zu der die HS-SCCH-Übertragung gehört, und wird zusammen mit dem Teil I übertragen. Jede UE decodiert den Teil I auf jedem HS-SCCH und prüft, ob der SCGI ihrer UE-spezifischen Verwürfelungscodegruppe entspricht. Wenn keiner der SCGI-Codes der UE-spezifischen Verwürfelungscodegruppe entspricht, stellt die UE fest, dass keiner der HS-SCCHs für sie bestimmt ist. Wenn exakt ein SGCI-Code entspricht, geht sie zum Decodieren von Teil II dieses SCCH weiter und beginnt auch mit dem Puffern des entsprechenden DSCH. Wenn mehr als ein SCGI-Code ihrer Gruppe entspricht, hebt dann die UE die Unentschieden entweder unter Verwendung des YI-Algorithmus und/oder der weichen Metriken auf, wie vorher oben definiert.
Das Prinzip hinter der obigen Methode besteht darin, den Gesamtsatz von Verwürfelungscodes in Gruppen zu unterteilen. Wenn ein p-Bit-SCGI verwendet wird, dann werden 2^p Gruppen gebildet. Die Zuweisung von Verwürfelungscodes zu UEs (zur Anrufaufbauzeit durchgeführt) gleicht die Anzahl von UEs in jeder Verwürfelungscodegruppe aus. Dies verringert die Wahrscheinlichkeit für simultane Übertragungen zu UEs in derselben Codegruppe, wodurch die Fehlalarmwahrscheinlichkeit verbessert wird. Die SCGI-Methode ist an der Basisstation und an der UE relativ einfach zu implementieren, da im Gegensatz zum Paritätsprüfcode alles, was erforderlich ist, das Einfügen oder Anfügen des SCGI-Bitfeldes in/an die Informationsbits vor der Codierung von Teil I eines HS-SCCH ist.
Nachdem die Erfindung so beschrieben wurde, ist es offensichtlich, dass dieselbe in vielen Weisen verändert werden kann. Die vorstehend beschriebenen Algorithmen wurden als aus mehreren Komponenten, Ablaufplänen oder Blöcken bestehend beschrieben, es sollte selbstverständlich sein, dass die Verfahren in anwendungsspezifischen integrierten Schaltungen, in einer durch eine Software gesteuerten Prozessorschaltungsanordnung oder in anderen Anordnungen von diskreten Komponenten implementiert werden können.

Claims

Verfahren zum Auswählen eines Steuerkanals aus mehreren Steuerkanälen (210), die in einem drahtlosen Kommunikationssystem simultan übertragen werden, wobei jeder Steuerkanal (210) mit Faltungscodes codiert ist und durch unterschiedliche Verwürfelungscodes verwürfelt ist und einen ersten Abschnitt, Teil 1, und einen zweiten Abschnitt, Teil 2, besitzt, gekennzeichnet durch Decodieren des ersten Abschnitts jedes Steuerkanals unter Verwendung eines Viterbi-Decodierungsalgorithmus, wobei jeder Abschnitt einen Paritätsprüfcode enthält, der an ihn angefügt ist; Bestimmen, ob ein oder mehrere Steuerkanäle während des Decodierungsschrittes erfolgreich empfangen wurden, unter Verwendung des angefügten Paritätsprüfcodes; und Auswählen eines der erfolgreich empfangenen Steuerkanäle anhand wenigstens einer berechneten Metrik, wobei die wenigstens eine berechnete Metrik wenigstens eine Pfadmetrikdifferenz enthält.
Verfahren nach Anspruch 1, bei dem der Bestimmungsschritt umfasst: Ausführen eines Yamamoto-Itoh-Decodierungsalgorithmus oder YI-Decodierungsalgorithmus in Verbindung mit der Verwendung des Paritätsprüfcodes, um zu bestimmen, ob während des Decodierungsschrittes ein oder mehrere Steuerkanäle erfolgreich empfangen wurden.
Verfahren nach Anspruch 2, bei dem der Auswahlschritt umfasst: Berechnen einer Pfadmetrikdifferenz-Metrik oder PMD-Metrik für jeden Steuerkanal, wenn mehr als ein Steuerkanal erfolgreich empfangen wurden, was durch den YI-Algorithmus bestimmt wird; und Auswählen eines der erfolgreich empfangenen Steuerkanäle anhand der berechneten PMD-Metriken.
Verfahren nach Anspruch 3, bei dem der Berechnungsschritt umfasst: Berechnen einer minimalen Pfadmetrikdifferenz-Metrik, MPMD-Metrik, und/oder einer Aggregat-Pfadmetrikdifferenz-Metrik, APMD-Metrik, und/oder einer Frequenz-Pfadmetrikdifferenz-Metrik, FPMD-Metrik.
Verfahren nach Anspruch 4, bei dem der Schritt des Berechnens einer MPMD-Metrik umfasst: Ausführen einer Viterbi-Decodierung, um eine gewinnende Pfadmetrik in jedem von mehreren Zuständen zu bestimmen, und Halten eines minimalen Differenzmetrik-Wertes, mit dem der gewinnende Pfad in jedem Zustand einen konkurrierenden Pfad in dem jeweiligen Zustand schlägt, wobei der gewinnende Pfad, der den größten minimalen Differenzmetrik-Wert besitzt, dem im Auswahlschritt ausgewählten erfolgreich empfangenen Steuerkanal entspricht.
Verfahren nach Anspruch 4, bei dem der Schritt des Berechnens einer APMD-Metrik umfasst: Ausführen einer Viterbi-Decodierung, um eine gewinnende Pfadmetrik in jedem von mehreren Zuständen zu bestimmen, und Halten einer Aggregatsumme der PMD-Metriken, mit der der gewinnende Pfad in jedem Zustand einen konkurrierenden Pfad in dem jeweiligen Zustand schlägt, wobei der gewinnende Pfad, der die größte Aggregatsumme besitzt, dem im Auswahlschritt ausgewählten erfolgreich empfangenen Steuerkanal entspricht.
Verfahren nach Anspruch 4, bei dem der Schritt des Berechnens einer FPMD-Metrik umfasst: Ausführen einer Viterbi-Decodierung, um eine gewinnende Pfadmetrik in jedem von mehreren Zuständen zu bestimmen; und Codieren einer Anzahl, in der der gewinnende Pfad in jedem Zustand einen Schwellenwert erreicht hat, um einen konkurrierenden Pfad in dem jeweiligen Zustand zu schlagen, wobei der gewinnende Pfad, der mit der niedrigsten Häufigkeit den Schwellenwert erreicht, dem im Auswahlschritt ausgewählten erfolgreich empfangenen Steuerkanal entspricht.