DE60006071T2

DE60006071T2 - Verfahren und gerät eines cdma-systems

Info

Publication number: DE60006071T2
Application number: DE60006071T
Authority: DE
Inventors: c/o SAMSUNG ELECTRONICS CO.LTD. Chang-Soo Pundang-Gu Sungnam-Shi PARK; Jun-Jin Songnam-shi KONG; Hee-Won Kang; Jae-Yoel Kunpo-shi KIM; Jong-Seon Pundang-Gu Sungnam-Shi NO; Kyeong-Cheol Yang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-01-21
Filing date: 2000-01-21
Publication date: 2004-05-13
Anticipated expiration: 2020-01-22
Also published as: BR0007631A; EP1151546B1; AU756591B2; CN1178404C; DE60006071D1; CN1354914A; CA2356904A1; EP1151546A1; CA2356904C; WO2000044105A1; US6674807B1; EP1151546A4; AU2329000A

Description

Die vorliegende Erfindung betrifft allgemein eine Kanalcodiervorrichtung und ein Verfahren für ein CDMA-Kommunikationssystem (CDMA = Code Division Multiple Access: Codemehrfachzugriff) und insbesondere eine Kanalcodiervorrichtung und ein Verfahren für eine DS-CDMA-Kommunikationssystem (DC = Direct Sequence: Direktsequenz). Weiterhin gibt die vorliegende Erfindung eine Kanalcodiervorrichtung und ein Verfahren zum Empfangen von Signalen an, die von einer Basisstation mit der oben genannten Kanalcodienrorrichtung gesendet werden.
Gegenwärtige CDMA-Kommunikationssysteme werden in Übereinstimmung mit dem IS-95-Standard implementiert. Mit der Weiterentwicklung der CDMA-Kommunikationstechnologie und der Verringerung der Nutzungskosten geht eine exponentielle Zunahme der Teilnehmer an CDMA-Kommunikationsdiensten einher. Dementsprechend wurden viele Verfahren vorgeschlagen, um die stets wachsenden Anforderungen an einen hochqualitativen CDMA-Dienst zu erfüllen. Zum Beispiel wurden mehrere Verfahren zum Verbessern der Vorwärtsverbindungsstruktur in einem CDMA-Kommunikationssystem vorgeschlagen.
Ein derartiges Verfahren zum Verbessern der Vorwärtsverbindungsstruktur und insbesondere des Vorwärtsverbindungs-Grundkanals für das Mehrträger-CDMA-System der dritten Generation wurde auf der TIA/EIA TR45.5-Konferenz vorgeschlagen und am 15. Mai 1998 durch die Telecommunications Industry Association (TIA) genehmigt. Eine Vorwärtsverbindungsstruktur für ein Mehrträger-CDMA-Kommunikationssystem ist in 1 gezeigt.
Wie in 1 gezeigt, codiert ein Kanalcodierer 10 Eingabedaten, wobei ein Ratenabstimmer 20 aus dem Kanalcodierer 10 ausgegebene Symbole wiederholt und abschneidet. Dabei weisen die in den Kanalcodierer 10 eingegebenen Daten eine variabler Bitrate auf. Der Ratenabstimmer 20 wiederholt und schneidet die aus dem Kanalcodierer 10 ausgegebenen codierten Datenbits (d. h. die Symbole) ab, um die Symbolraten für variable Datenbitraten abzustimmen. Ein Kanalverschachteler 30 verschachtelt eine Ausgabe des Ratenabstimmers 20. Als Verschachteler 30 wird gewöhnlich ein Blockverschachteler verwendet.
Ein Langcode-Erzeuger 91 erzeugt einen langen Code, der jeden Teilnehmer eindeutig identifiziert. Ein Dezimator 92 dezimiert den langen Code, um die Rate des langen Codes mit der Rate der aus dem Verschachteler 30 ausgegebenen Symbole abzustimmen. Ein Addierer 93 mischt eine Ausgabe aus dem Kanalverschachteler 30 und eine Ausgabe aus dem Dezimator 92. Als Addierer 93 wird gewöhnlich ein Exklusiv-ODER-Gatter verwendet.
Ein Demulitiplexer 40 demultiplext sequentiell die aus dem Addierer 93 ausgegebenen Daten zu mehreren Trägern A, B und C. Erste bis dritte Signalwandler 51–52 wandeln die Signalpegel von aus dem Demultiplexer 40 ausgegebene Binärdaten, indem sie Eingabedaten von ‚0' zu ‚+1' und Eingabedaten von ‚1' zu ‚–1' wandeln. Erste bis dritte Walsh-Codierer (oder orthogonale Modulatoren) 61–63 codieren die aus den ersten bis dritten Signalwandlern 51–53 ausgegebenen Daten jeweils unter Verwendung von entsprechenden Walsh-Codes. Dabei weisen die Walsh-Codes jeweils eine Länge von 256 Bits auf. Erste bis dritte Modulatoren 71–73 modulieren jeweils Ausgaben aus den ersten bis dritten Walsh-Codierern. Dabei können als Modulatoren 71–73 QPSK-Spreizer (QPSK = Quadrature Phase Shift Keying: Quadraturphasenumtastung) verwendet werden. Erste bis dritte Dämpfer (oder Verstärkungssteuereinrichtungen) 81–83 steuern die Verstärkungen der aus den ersten bis dritten Modulatoren 71–73 ausgegebenen modulierten Signale jeweils in Übereinstimmung mit entsprechenden Dämpfungssignalen GA-GC. Dabei werden die Signale aus den ersten bis dritten Dämpfern 81–83 mit jeweils verschiedenen Trägern A, B und C ausgegeben.
In der Vorwärtsverbindungsstruktur von 1 codiert der Kanalcodierer 10 mit einer Codierrate von R=1/3 ein einzelnes Eingabedatenbit zu drei codierten Datenbits (d. h. Codewörtern oder Symbolen). Derartige codierte Datenbits werden nach der Ratenabstimmung und der Kanalverschachtelung zu den drei Trägern A, B und C gedemultiplext. Das heißt, die Mehrträger-CDMA-Vorwärtsverbindung von 1 codiert und verschachtelt die Eingabedaten und multiplext die Daten dann vor der Übertragung zu den drei Trägern.
1 zeigt ein Mehrträger-CDMA-Kommunikationssystem. Dieses System kann zu einem Einträger-CDMA-Kommunikationssystem modifiziert werden, indem der Demultiplexer 40 entfernt und statt dessen ein Signalwandler, ein orthogonaler Modulator, ein Spreizer und ein Dämpfer für einen einzelnen Träger verwendet werden.
2 ist ein detailliertes Diagramm, das den Kanalcodierer 10, den Ratenabstimmer 20 und den Kanalverschachteler 30 zeigt. In 2 weisen Daten bei der ersten Rate 172 Bits (Vollrate) pro 20 ms-Rahmen auf, weisen Daten bei der zweiten Rate 80 Bits (1/2 Rate) pro 20 ms-Rahmen auf, weisen Daten bei der dritten Rate 40 Bits (1/4 Rate) pro 20 ms-Rahmen auf und weisen Daten bei der vierten Rate 16 Bits (1/8 Rate) pro 20 ms-Rahmen auf.
Erste bis vierte CRC-Erzeuger 111–114 erzeugen in Übereinstimung mit den entsprechenden Eingabedaten CRC-Bits mit unterschiedlichen Raten und fügen die erzeugten CRC-Bits zu den Eingabedaten hinzu. Insbesondere wird ein 12-Bit-CRC zu den 172-Bit-Daten der ersten Rate hinzugefügt, wird ein 8-Bit-CRC zu den 80-Bit-Daten der zweiten Rate hinzugefügt, wird ein 6-Bit-CRC zu den 40-Bit-Daten der dritten Rate hinzugefügt und wird ein 6-Bit-CRC zu den 16-Bit-Daten der vierten Rate hinzugefügt. Erste bis vierte Endbit-Erzeuger 121–124 fügen jeweils 8 Endbits zu den CRC-erweiterten Daten hinzu. Der erste Endbit-Erzeuger 121 gibt also 192 Bits aus, der zweite Endbit-Erzeuger 122 gibt 96 Bits aus, der dritte Endbit-Erzeuger 123 gibt 54 Bits aus und der vierte Endbit-Erzeuger 124 gibt 30 Bits aus.
Erste bis vierte Codierer 11–14 codieren jeweils aus den ersten bis vierten Endbit-Erzeugern 121–124 ausgegebene Daten. Ein Faltungscodierer mit einer Längenbeschränkung K=9 und einer Codierrate R=1/3 kann für die Codierer 11–14 verwendet werden. In diesem Fall codiert der erste Codierer 11 die aus dem ersten Endbit-Erzeuger 121 ausgegebenen 192-Bit-Daten zu 576 Symbolen bei Vollrate, codiert der zweite Codierer 12 die aus dem zweiten Endbit-Erzeuger 122 ausgegebenen 96-Bit-Daten zu 288 Symbolen bei 1/2 Rate, codiert der dritte Codierer 13 die aus dem dritten Endbit-Erzeuger 123 ausgegebenen 54-Bit-Daten zu 162 Symbolen bei 1/4 Rate und codiert der vierte Codierer 14 die aus dem vierten Endbit-Erzeuger 124 ausgegebenen 30-Bit-Daten zu 90 Symbolen bei 1/8 Rate.
Der Ratenabstimmer 20 umfasst die Wiederholer 22–24 und die Symbollöscheinrichtungen 27–28. Die Wiederholer 22–24 wiederholen die aus den zweiten bis vierten Codierern 12–14 ausgegebenen Symbole mit einer vorbestimmten Anzahl von Wiederholungen, um die Ausgabesymbolraten zu der vollen Rate von 576 Symbolen (oder Bits) zu erhöhen. Weil zum Beispiel der zweite Codierer 12 288 Symbole (= 1/2 der 576 aus dem ersten Codierer 11 ausgegebenen Symbole) ausgibt, wiederholt der zweite Wiederholer 22 die empfangenen 288 Symbole zwei Mal, um 576 Symbole auszugeben. Die Symbollöscheinrichtungen 27 und 28 löschen aus den Wiederholern 23 und 24 ausgegebene überständige Symbole, um die Anzahl der Symbole bei Vollrate (d. h. 576) abzustimmen. Weil zum Beispiel der dritte Codierer 13 162 Symbole (> 1/4 der 576 aus dem ersten Codierer 11 ausgegebenen Symbole) ausgibt, wiederholt der dritte Wiederholer 23 die empfangenen 162 Symbole vier Mal, um 648 Symbole auszugeben, wodurch die Vollrate von 576 Symbolen überschritten wird. Um die Symbolrate mit der Vollrate abzustimmen, löscht die Symbollöscheinrichtung 27 jedes neunte Symbol der 648 Symbole, um die Vollrate von 576 Symbolen auszugeben. Weil außerdem der vierte Codierer 14 90 Symbole codiert (> 1/8 der 576 aus dem ersten Codierer 11 ausgegebenen Symbole), wiederholt der vierte Wiederholer 24 die empfangenen Symbole 90 acht Mal, um 720 Symbole auszubeben, wodurch die Vollrate von 576 Symbolen überschritten wird. Um die Symbolrate mit der Vollrate abzustimmen, löscht die Symbollöscheinrichtung 28 jedes fünfte Symbol der 720 Symbole, um die Vollrate von 576 Symbolen auszugeben.
Erste bis vierte Kanalverschachteler 31–34 verschachteln die Symbole der Vollrate, die jeweils aus dem ersten Codierer 11, dem zweiten Wiederholer 22, der Symbollöscheinrichtung 27 und der Symbollöscheinrichtung 28 ausgegeben werden. Wie in 2 gezeigt, wird die Symbolwiederholung nur auf die Symbole mit nicht-Vollrate angewendet. Dabei weisen die Träger A, B und C jeweils eine Bandbreite von 1,2288 MHz (ungefähr 1,25 MHz) auf, wobei die gesamte Bandbreite der drei Träger gleich drei IS-95-Kanalbandbreiten ist. Deshalb weisen die Träger A, B und C eine Bandbreite von insgesamt 3,6864 MHz auf, was ungefähr 5 MHz entspricht. Eine Vorwärtsverbindungs-Korrektur (FEC) wird verwendet, um eine ausreichend niedrige Bitfehlerrate (BER) für einen Mobilstationskanal mit einem niedrigen Signal-Rauschen-Verhältnis (SNR) aufrechtzuerhalten, indem eine Kanalcodierverstärkung vorgesehen wird. Die Vorwärtsverbindung für das Mehrträger-Kommunikationssystem kann dasselbe Frequenzband wie die Vorwärtsverbindung für das IS-95-System verwenden, indem ein Überlagerungsverfahren genutzt wird. Das Überlagerungsverfahren bringt jedoch die folgenden Probleme mit sich.
In dem Überlagerungsverfahren werden drei Vorwärtsverbindungsträger für das Mehrträgersystem auf drei 1,25 MHz-Bändern in dem IS-95-CDMA-System überlagert. 3 zeigt die Übertragungsleistungspegel der entsprechenden Bänder für die Basisstationen in dem IS-95-System und dem Mehrträgersystem. Weil in dem Überlagerungsverfahren die Frequenzbänder für das Mehrträgersystem auf den Frequenzbändern für das IS-95-System überlagert sind, wird die Übertragungsleistung oder Kanalkapazität gemeinsam von der IS-95-Basisstation und der Mehrträger-Basisstation im gleichen Frequenzband genutzt. Das bedeutet, dass zwei verschiedene Basisstationen vorgesehen sind, nämlich die IS-95-Basisstation und die IMT-2000-Basisstaiton. Wenn die Übertragungsleistung durch die zwei Systeme gemeinsam genutzt wird, wird die Übertragungsleistung zuerst für den 1S-95-Kanal zugewiesen, der hauptsächlich einen Sprachdienst unterstützt, wobei dann die maximal zulässige Übertragungsleistung für die entsprechenden Träger für das Mehrträger-CDMA-System bestimmt wird. Die maximale Übertragungsleistung kann jedoch einen vorbestimmten Leistungspegel nicht überschreiten, weil die Basisstation eine beschränkte Übertragungsleistung hat. Wenn die Basisstation weiterhin Daten zu vielen Teilnehmern sendet, hat eine zunehmende Interferenz zwischen den Teilnehmern eine Zunahme des Rauschens zur Folge. 3 zeigt den Zustand, wo die IS-95-Basisstation und die Mehrträger-Basisstation eine im wesentlichen gleiche Übertragungsleistung in jeweils den 1,25 MHz-Frequenzbändern zugewiesen bekommen.
Die IS-95-Kanäle mit 1,25 MHz-Frequenzbändern weisen jedoch je nach der Anzahl der bedienten Teilnehmer und der Sprachaktivität der Teilnehmer eine unterschiedliche Sendeleistung auf. 4 und 5 zeigen Situationen, in denen die Sendeleistung für die Mehrträger-Basisstation bei einigen Trägerfrequenzen sinkt, weil die für die IS-95-Basisstation zugewiesene Sendeleistung aufgrund einer höheren Anzahl von IS-95-Teilnehmern schnell bei diesen Frequenzbändern zugenommen hat. Daraus resultiert, dass keine ausreichende Übertragungsleistung für eine oder mehrere der Mehrfachträger zugewiesen werden kann, sodass das Signal-Rauschen-Verhältnis für die entsprechenden Träger am Empfänger unterschiedlich ist. Dementsprechend erhöht ein Signal, das mit einem Träger mit niedrigem Signal-Rauschen-Verhältnis empfangen wird, die Bitfehlerrate (BER). Wenn also die Anzahl der IS-95-Teilnehmer größer wird und die Sprachaktivität relativ hoch ist, erhöht das Signal, das über einen auf das entsprechende Frequenzband überlagerten Träger gesendet wird, die Bitfehlerrate, was eine niedrigere Systemkapazität und eine höhere Interferenz zwischen den IS-95-Teilnehmern zur Folge hat. Das heißt, das Überlagerungsverfahren kann eine Kapazitätsreduktion in dem Mehrträgersystem und eine Zunahme der Interferenz zwischen den IS-95-Teilnehmern zur Folge haben.
In dem Mehrträgersystem können die einzelnen Träger wie in 4 und 5 gezeigt unabhängige Sendeleistungen aufweisen. Weil nur zwei der drei Träger eine ausreichende Leistung aufweisen, zeigt 4 eine Leistungsverteilung, die der Verwendung eines R=1/2-Kanalcodierers ähnlich ist. Und weil nur einer der drei Träger eine ausreichende Leistung aufweist, zeigt 5 die Leistungsverteilung, die schlechter ist als wenn kein Kanalcodierer verwendet wird. In diesen Fällen können eines oder zwei der drei codierten Bits (d. h. Symbole) für ein Eingabedatenbit nicht übertragen werden, was eine Verschlechterung der Systemleistung zur Folge hat.
Deshalb ist auch in einem DS-CDMA-Kommunikationssystem, das einen einzelnen Träger verwendet, die Gewichtsverteilung der durch die Kanalcodierung erzeugten Symbole schlecht, was eine Verschlechterung der Kanalcodierleistung zur Folge hat. Die vorliegende Erfindung ist nicht auf ein DS-CDMA- und ein Mehrträger-CDMA-System beschränkt.
WO 99/63692 wurde nach dem Prioritätsdatum der vorliegenden Anmeldung veröffentlicht, beansprucht jedoch eine Priorität vor der durch dieses Patent beanspruchten Priorität. WO 99/63692 gibt eine Vorrichtung und ein Verfahren an, die denjenigen des vorliegenden Patents ähnlich sind.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Kommunikationsvorrichtung und ein Kommunikationsverfahren für ein Direktsequenz-Codemehrfachzugriff-(DC-CDMA)-Kommunikationssystem zum Erzeugen von codierten Datenbits mit einer guten Kanalcodierleistung in einem DC-CDMA-Kommunikationssystem anzugeben.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst.
Oben genannte und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen erläutert:
1 ist ein Blockdiagramm einer Vorwärtsverbindungsstruktur für ein herkömmliches CDMA-Kommunikationssystem;
2 ist ein ausführliches Blockdiagramm, das eine grundlegende Kanalstruktur für die Vorwärtsverbindungsstruktur von 1 zeigt;
3 ist ein Diagramm, das die Sendleistungsverteilung von IS-95-Kanalbändern und Mehrträger-Kanalbändern in einem Zustand zeigt, in dem die Mehrträger-Kanalbänder auf die IS-95-Kanalbänder bei denselben Frequenzbändern in dem Mehrträger-CDMA-System von 1 überlagert sind;
4 ist ein Diagramm, das einen Zustand zeigt, in dem die Sendeleistung des einen Mehrfachträgers aufgrund der beschränkten Sendeleistung oder Kapazität in dem CDMA-System von 1 abnimmt, wenn die Sendeleistung für den entsprechenden 1S-95-Kanal erhöht wird;
5 ist ein Diagramm, das einen Zustand zeigt, in dem die Sendeleistung von zwei Mehrfachträgern aufgrund der beschränkten Sendeleistung oder Kapazität in dem CDMA-System von 1 abnimmt, wenn die Sendeleistung für die entsprechenden IS-95-Kanäle erhöht wird;
6 ist ein Blockdiagramm eines Kanalcodierers und eines Symbolverteilers zum Erzeugen von R=1/6-Faltungscodes in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung;
7 ist ein schematisches Diagramm, das den R=1/6-Faltungscodierer von 6 zeigt;
8 zeigt den Symbolverteiler von 6;
9 zeigt Blockdiagramme eines Übertragungsschemas für eine Vorwärtsverbindung unter Verwendung des Kanalcodierers und des Symbolverteilers gemäß der vorliegenden Erfindung;
10 ist ein Kurvendiagramm, das einen Leistungsvergleich zwischen R=1/3-Faltungscodes gibt;
11 ist ein Kurvendiagramm, das einen Vergleich der schlechtesten Leistungen zwischen R=1/2-Faltungscodes unter Verwendung von Generator-Polynomen eines Faltungscodierers mit einer Codierrate von R=1/3 zeigt;
12 ist ein Kurvendiagramm, das einen Leistungsvergleich zwischen R=1/2-Komponentencodes für einen R=1/6-Faltungscode darstellt;
13 ist ein Diagramm, das einen Vergleich der schlechtesten Leistungen zwischen R=1/2-Komponentencodes unter Verwendung eines R=1/6-Faltungscodierers mit einer guten Leistung zeigt,
14A bis 14C sind Diagramme, die ein Übertragungsschema für einen gemeinsamen Vorwärts-Steuerkanal (F-CCCH), einen dedizierten Vorwärts-Steuerkanal (F-DCCH) und einen dedizierten Vorwärts-Verbindungskanal (F-DTCH) in einem R=1/6-Faltungscodes verwendenden DS-CDMA-Kommunikationssystem zeigen;
15 bis 20 sind Diagramme, die Faltungscodierer für das Kanalübertragungsschema von 14A bis 14C gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
21A bis 21 C sind Diagramme, die Kanalempfänger jeweils in Entsprechung zu den Kanalsendern von 14A bis 14C zeigen; und
22 ist ein Diagramm, das einen Faltungscodierer in Entsprechung zu dem K=9, R=1/6-Faltungscodierer von 15 zeigt.
Im Folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben. In der folgenden Beschreibung werden wohlbekannte Funktionen oder Aufbauten nicht im Detail beschrieben, um nicht durch unnötige Details von der Erfindung abzulenken.
Das Wort „Symbol" wird hier verwendet, um ein aus einem Codierer ausgegebenes codiertes Datenbit zu bezeichnen. Um die Erläuterungen zu vereinfachen, wird hier angenommen, dass das Mehrträger-Kommunikationssystem ein Drei-Träger-CDMA-Kommunikationssystem ist. Die vorliegende Erfindung kann jedoch auch in anderen Typen von Kommunikationssystemen wie etwa einem Zeitmehrfachzugriff-(TDMA)-System realisiert werden.
Die vorliegende Erfindung gibt eine Vorrichtung und ein Verfahren zum Verbessern der Systemleistung in einem Kommunikationssystem an, das sowohl das IS-95-System als auch das Mehrträgersystem unterstützt, wobei Sendesignale der zwei unterschiedlichen Systeme in denselben Frequenzbändern überlagert werden. In der Vorrichtung und dem Verfahren werden die codierten Symbole derart verteilt, dass eine Leistungsverschlechterung minimiert wird, während die beschädigten Symbole decodiert werden, wobei dann die verteilten codierten Bits den entsprechenden Trägern zugewiesen werden. Also auch wenn einer oder mehrere der Träger während des Empfangs eine Interferenz aufweisen, kann eine Decodierung nur auf den codierten Bits durchgeführt werden, die über die anderen Träger empfangen werden, wodurch die Systemleistung verbessert wird.
In einem derartigen System, in dem ein Kanalcodierer die R=1/6-Faltungscodes verwendet, sind R=1/6-Faltungscodes mit einer entsprechenden Leistung wie die beiden R=1/2- und R=1/4-Faltungscodes erforderlich, um die Leistungsverschlechterung zu minimieren. Die R=1/6-Faltungscodes geben 6 codierte Symbole für jedes einzelne Eingabeinformationsbit aus. Auch wenn in dem Mehrträgersystem vier der Symbole über einen Kanal ohne Sendeleistung und nur zwei derselben normal übertragen werden (dies entspricht dem Fall, dass R=1/2-Faltungscodes verwendet werden), sollten die 1/6-Faltungscodes eine so gute Leistung aufweisen wie R=1/2-Faltungscodes. Auch wenn weiterhin zwei der Symbole über einen Kanal ohne Sendeleistung übertragen werden und nur vier derselben normal übertragen werden (dies entspricht dem Fall, dass R=1/4-Faltungscodes verwendet werden), sollten die 1/6-Faltungscodes eine so gute Leistung aufweisen wie R=1/4-Faltungscodes.
Um deshalb die für diese Situation richtigen R=1/6-Faltungscodes zu bestimmen, müssen zuerst die R=1/2-Faltungscodes mit einer guten Leistung bestimmt werden. Dann können durch das Gruppieren der bestimmten R=1/2-Faltungscodes durch drei Faltungscodes und das Auswählen der Gruppen mit einer guten Leistung die R=1/6-Faltungscodes mit einer guten Leistung als die R=1/2-Faltungscodes und die R=1/4-Faltungscodes bestimmt werden.
Es ist jedoch tatsächlich sehr schwierig, die R=1/6-Faltungscodes mit einer guten Leistung zu bestimmen. Für die Längenbeschränkung K=9 ist die Anzahl der Polynome des achten Grades gleich 2⁹, wobei für sechs Paare von R=1/6-Faltungscodes die Anzahl der Polynome des achten Grades gleich (2⁹)⁶=2⁵⁴ ist. Es ist sehr schwierig, die R=1/6-Faltungscodes mit der guten Leistung aus den 2⁵⁴ Polynomen zu bestimmen. Deshalb haben die oben genannten R=1/6-Faltungscodes, die unter Berücksichtigung des Mehrträgersystems bestimmt wurden, auch in einem Direktsequenz-Spreizsystem mit einem einzelnen Träger eine gute Leistung.
In der Vorwärtsverbindung des CDMA-Kommunikationssystems kann ein Faltungscodierer mit einer Codierrate R=1/6 als Kanalcodierer verwendet werden. Es ist jedoch sehr schwierig, R=1/6-Faltungscodes mit einer guten Decodierleistung zu finden. Deshalb gibt die vorliegende Erfindung ein Verfahren zum Erzeugen von R=1/6-Faltungscodes mit einer guten Decodierleistung sowie zum Verteilen (oder Demultiplexen) der erzeugten R=1/6-Faltungscodes zu den mehreren Trägern in einem DS-CDMA-Kommunikationssystem an. Die erzeugten R=1/6-Faltungscodes weisen eine gute Decodierleistung in sowohl dem Mehrträger-CDMA-Kommunikationssystem als auch in dem DS-CDMA-Kommunikationssystem auf.
Im Folgenden wird ein Verfahren zum Erzeugen von Symbolen zur Verbesserung der Kanalleistung (Kapazität) sowie zum Verteilen der erzeugten Symbole in dem Mehrträger-CDMA-Kommunikationssystem beschrieben.
Zuerst wird auf R=1/6-Faltungscodes für ein 3-Träger-CDMA-Kommunikationssystem Bezug genommen. 6 zeigt einen Faltungscodierer 601 und einen Symbolverteiler 602 gemäß einer Ausführungsform der vorliegenden Erfindung. Der Faltungscodierer 601 codiert ein Eingabebit zu sechs Symbolen, die drei Trägem A, B und C zugewiesen werden. Für die Symbolzuweisung verteilt der Symbolverteiler 602 die sechs Eingabebits gleichmäßig auf die drei Träger, indem er zwei Bits (oder Symbole) pro Träger vorsieht. Der Symbolverteiler 602 verteilt die aus dem Faltungscodierer 601 ausgegebenen Symbole, wobei berücksichtigt wird, wie viele Träger von den drei Trägern deaktiviert sind. Indem dieses Symbolverteilungsverfahren verwendet wird, wird eine Leistungsverschlechterung der Kanalcodierung auch dann minimiert, wenn einer oder zwei der drei Träger deaktiviert sind.
Im Folgenden wird ein Verfahren zum Entwerfen des Symbolverteilers 602 angegeben. Der Wert der Bitfehlerrate (BER) hängt primär von der Anzahl der beschädigten Symbole ab. Obwohl die empfangenen codierten Symbole beschädigt sind, werden die Symbole in einem Rahmen durch den Verteiler 602 gleichmäßig auf die Träger verteilt. Dadurch kann die Systemverschlechterung reduziert werden. Also auch wenn die Symbole für einen bestimmten Kanal alle beschädigt sind, kann eine Erhöhung des BER-Wertes nach der Kanaldecodierung minimiert werden, indem die nicht beschädigten Symbole (oder die beschädigten Symbole, die mit der größten Wahrscheinlichkeit die Systemleistung verschlechtern) auf die Träger verteilt werden.
Außerdem werden während der Übertragung die aus einem Komponentencodierer in dem Kanalcodierer ausgegebenen Symbole auf die Träger verteilt. Während der Decodierung wird ein Komponentendecodierer in einem Kanaldecodierer derart ausgewählt, dass die Bitfehlerrate niedrig sein kann, obwohl die Symbole auf einem bestimmten Träger alle beschädigt sind.
Im Folgenden wird die Auswahl des Komponentencodierers in dem Kanalcodierer beschrieben. Zuerst wird auf einen Faltungscode mit einer Längenbeschränkung K=9 und einer Rate R=1/3 Bezug genommen. In der folgenden Beschreibung werden Generator-Polynome g_i in oktaler Form ausgedrückt. Der K=9, R=1/3-Faltungscde weist eine freie Distanz von d_free 18 auf. Es ist hier zu beachten, dass 5685 Sätze vorhanden sind, wenn eine Suche nach Faltungscodes mit K=9, R=1/3 und d_free=18 durchgeführt wird, indem die Generator-Polynome g₁, g₂ und g₃ geändert werden. Es werden ausschließlich nichtkatastrophale Codes ausgewählt. Außerdem muss auch bei Beschädigung eines bestimmten Trägers eine Leistungsverschlechterung verhindert werden, wenn dem Mehrträgersystem zuzuweisende Faltungscodes ausgewählt werden. Entsprechend wird vorzugsweise der Wert der freien Distanz maximiert.
Als Bezugscode für den Leistungsvergleich wird ein Faltungscode von (g₁, g₂, g₃) _ (557, 663, 711) verwendet, wobei es sich um denselben Code handelt, der in dem IS-95-System verwendet wird. In dem IS-95-System ist die freie Distanz des Faltungscodes gleich d_free 18 und sind die freien Distanzen zwischen den Komponentencodes jeweils gleich d_free(g₅₅₇, g₆₆₃)=9, d_free(g₅₅₇, g₇₁₁)=11 und d_free(g₆₆₃, g₇₁₁)=10. Weiterhin kann die Leistung eines Faltungscodes unter Verwendung einer Formel für die Obergrenze der Bitfehlerrate vorausgesagt werden, was mittels der Übertragungsfunktion bestimmt wird. Für das IS-95-System ist die Übertragungsfunktion des Faltungscodes T(D,I)|_I01 = 5D¹⁸ + 7D²⁰ + (D²¹) und ist die BER-Obergrenzenformel (∂/∂I)T(D,I)_I=1=11D¹⁸ + 32D²⁰ + O(D²¹).
Wenn der Faltungscode für das IS-95-System von einem Komponentencode aus betrachtet wird, tritt eine katastrophale Fehlerfortpflanzung an der Kombination der Generator-Polynome g₁ und g₂ auf. Wenn also die Faltungscodes für das IS-95-System für das Mehrträgersystem verwendet werden, muss die Verschachtelung und Abschneidung korrekt verwendet werden. Weil die IS-95-Faltungscodes eine katastrophale Fehlerfortpflanzung verursachen, müssen neue Faltungscodes gefunden werden, die für das Mehrträgersystem geeignet sind. Eine vollständige Computersuche hat ergeben, das kein Faltungscode vorhanden ist, für den eine freie Distanz zwischen den Komponentencodes immer gleich 12 ist. Deshalb werden Faltungscodes mit der dreien Distanz d_free(g_i, g_j) ≥ 11 verwendet, wobei es nur acht Faltungscodes gibt, die dieses Kriterium erfüllen. Dabei sind nicht nur die Faltungscodes, sondern auch die Komponentencodes nicht-katastrophal. Weil der erste Term der BER-Obergrenzenformel am meisten Einfluss hat, werden die ersten und achten Faltungscodes als die optimalen Codes betrachtet. Weil weiterhin die Paare aus dem ersten und achten Faltungscode, dem zweiten und siebten Code, dem dritten und vierten Code sowie dem fünften und sechsten Code eine reziproke Beziehung aufweisen, handelt es sich im wesentlichen um dieselben Codes. Deshalb gibt es nur vier Faltungscodes.
Die folgende Tabelle 1 gibt die Eigenschaften eines K=9, R=1/3-Faltungscodierers an.
[TABELLE 1]
In der Tabelle 1 steht der erste Term d₁₂ für d(₄₆₇, ₅₄₃) (die freie Distanz zwischen dem ersten und dem zweiten Komponentencode) und wird nachfolgend mit derselben Bedeutung verwendet. Wenn man diese Codes mit den IS-95-Codes mit Blick auf den ersten Term der BER-Obergrenzenformel vergleicht, sind der erste und der achte Code in ihrer Leistung den IS-95-Codes überlegen, weisen der dritte, vierte, fünfte und sechste Code eine ähnliche Leistung wie die IS-95-Codes auf und sind der zweite und siebte Code in ihrer Leistung den IS-95-Codes unterlegen. Deshalb wird vorzugsweise der achte (oder erste) Code verwendet.
Es gibt vier oder mehr Codes, deren freie Distanzen aus den Komponentencodes jeweils 12, 12 und 10 sind. Von diesen Codes ist ein Generator-Polynom für einen überlegenen Code mit Blick auf den ersten Term der BER-Obergrenzenformel (g₁, g₂, g₃)=(515, 567, 677). 10 zeigt das Simulationsergebnis für Leistungen des R=1/3 Faltungscodes in einer AWGN-Umgebung (AWGN: Additive White Gaussian Noise = Additives weißes Gaußsches Rauschen) für den Fall, dass das 3-Trägersystem eine optimale Leistung ohne Beschädigung des Symbols der entsprechenden Träger aufweist. In den folgenden Erläuterungen werden die Simulationen von 11–13 alle in der AWGN-Umgebung durchgeführt. Der folgende <Fall 1> gibt einen R)1/3 Faltungscode für ein IS-95-System an, und <Fall 2> und <Fall 3> geben jeweils einen R=1/3 Faltungscode wieder, der unter Verwendung des Verfahrens der Endung gesucht wird. <Fall 1 > (IS-95) g1=557, g2=663, g3=711 → dfree=18 <Fall 2> g1=731, g2=615, g3=537 → dfree=18 dfree(g1, g2)=11, dfree(g1+gs)=11, dfree(g2, g3)=12 <Fall 3> g1=515, g2=567, g3=677 → dfree=18 dfree(g1, g2)=11, dfree(g1, g3)=12, dfree(g2, g3)=10
Im Folgenden wird der Fall beschrieben, wo der R=1/3 Faltungscode auf das Drei-Träger-System angewendet wird und ein bestimmter der drei Träger beschädigt (oder verloren) ist. Obwohl die ursprüngliche Codierrate 1/3 ist, verursacht der Verlust eines Trägers, dass die Codierrate gleich 1/2 ist. Deshalb sind in 11 die Simulationsergebnisse für die R=1/2-Faltungscodes unter Verwendung der Generator-Polyonome für die 1/3 Faltungscodes gezeigt. In 11 können die entsprechenden Bedingungen durch den <Fall 1 > bis <Fall 4> unten erläutert werden. 11 zeigt die Kurve der schlechtesten Leistung für die R=1/2-Faltungscodes unter Verwendung der Generator-Polynome für den R=1/3 Faltungscode.
<Fall 1> – optimaler R=1/2-Faltungscode → g₁=561, g₂=753, d_free(g₁, g₂)=12.
<Fall 2> – die schlechteste Leistung, g₁=557, g₂=711 aus den drei R=1/2-Faltungscodes unter Verwendung des Generator-Polynoms (557, 663, 711) für einen 1/3-Faltungscode, der für das IS-95-System verwendet wird → eine katastrophale Fehlerfortpflanzung tritt auf.
<Fall 3> – die schlechteste Leistung, g₁=731, g₂=615 (d_free(g₁, g₂)=11) für R=1/2-Faltungscode unter Verwendung des Generator-Polynoms (731, 615, 537) für einen R=1/3 Faltungscode.
<Fall 4> – die schlechteste Leistung, g₁=567, g₂=677 (d_free(g₁, g₂)=10) für R=1/2-Faltungscode unter Verwendung des Generator-Polynoms (515, 567, 677) für einen R=1/3 Faltungscode.
Wenn ein Träger in einem Drei-Träger-System unter Verwendung der R=1/3 Faltungscodes beschädigt wird, wird die Codierrate gleich R=1/2. In diesem Fall wird das Symbolverteilungsverfahren für den Symbolverteiler gefunden, indem entsprechend die ursprünglichen R=1/2-Faltungscodes auf die drei Träger unter Verwendung der unten gezeigten Symbollöschmatrizen verteilt werden, um die Leistungsverschlechterung zu minimieren, auch wenn die Codierrate gleich R=1/2 wird. In dem einfachsten Verfahren werden die zwei unten gezeigten Symbollöschmatrizen erzeugt. In den Symbollöschmatrizen bedeutet eine ‚0', dass ein Träger, zu dem das entsprechende Symbol gegeben wird, beschädigt ist, während eine‚1' bedeutet, dass der Träger, zu dem das entsprechende Symbol gegeben wird, nicht beschädigt ist. Die einer ‚0' entsprechenden Symbole werden also alle zu einem bestimmten Träger zugewiesen, der während der Übertragung beschädigt wird. Deshalb wird eines der folgenden Muster der Symbollöschmatrix ausgewählt, das die Leistungsverschlechterung minimiert, obwohl ein Träger beschädigt ist, wobei der Symbolverteiler 602 die Symbole unter Verwendung des ausgewählten Musters zu den entsprechenden Trägern gibt. Die folgenden Symbollöschmatrizen werden verwendet, um das durch den Symbolverteiler 602 zu verwendende Muster zu finden, mit dem die Symbole korrekt zu den entsprechenden Trägern zugewiesen werden.
Weiterhin wird ein m-Sequenz mit einer 8-Bit-Länge in einem zweistufigen Galois-Feld GF(3) unter Verwendung einer m-Sequenz erzeugt. Für einen neunten Faltungscode wird eine Sequenz {1, 2, 0, 2, 2, 1, 0, 1, 2} erzeugt, wobei dann die folgende Symbollöschmatrix D₃ unter Verwendung der Sequenz erzeugt wird.
Weiterhin werden die folgenden Symbollöschmatrizen D₄ und D₅ erzeugt, indem die Reihen der Symbollöschmatrix D₃ geändert werden.
Außerdem wird eine Sequenz {2, 1, 0, 1, 1, 0, 1, 2, 1, 0, 0, 0, 2, 1, 2} erhalten, indem 15 zufällige Zahlen über GF(3) unter Verwendung einer zufälligen Zahl erzeugt werden, wobei die folgende Symbollöschmatrix D₆ unter Verwendung der oben genannten Sequenz erzeugt wird.
Weiterhin werden die folgenden Symbollöschmatrizen D₇ und D₈ erzeugt, indem die Reihen wie in dem Verfahren unter Verwendung der m-Sequenz erzeugt werden.
Im Folgenden wird ein Faltungscode mit einer Symbolrate von 1/6 beschrieben. Ein K=9, R=1/6-Faltungscode weist eine freie Distanz von d_free=37 auf. Wenn nach den Faltungscodes mit einer freien Distanz von d_free=37 gesucht wird, indem die Generator-Polynome g₁, g₂,..., g₃ zufällig geändert werden, sollten die folgenden Bedingungen erfüllt werden.
Erstens sollte es sich um einen R=1/6-Faltungscode mit einer guten Decodierleistung handeln.
Zweitens sollte es sich um einen R=1/4-Faltungscode mit einer guten Decodierleistung handeln, der Generator-Polyonome (g₁, g₂, g₃, g₄), (g₁, g₂, g₅, g₆) und (g₃, g₄, g₅, g₆) aufweist, wobei der Fall berücksichtigt wird, dass einer der drei Träger in dem Drei-Träger-System beschädigt ist.
Drittens sollte es sich um einen 1/2-Faltungscode mit einer guten Decodierleistung handeln, der Generator-Polynome (g₁, g₂). (g₅, g₄) und (g₅, g₆) aufweist, wobei der Fall berücksichtigt wird, dass zwei der drei Träger in dem Drei-Träger-System beschädigt sind.
In Bezug auf die zweite und dritte Bedingung wird eine Leistungsverschlechterung auch dann minimiert, wenn einer oder zwei der drei Träger vollständig deaktiviert sind, mit Rücksicht auf das Mehrträgersystem, in dem sechs Ausgabebits des Faltungscodes zu drei Trägern mit jeweils zwei Bits zugewiesen werden. Aus dieser Sicht ist es vorzuziehen, dass der R=1/4-Faltungscode und der R=1/2-Faltungscode die maximale freie Distanz aufweisen.
Ein Verfahren zum Suchen eines R=1/2-Faltungscodes, der die dritte Bedingung erfüllt, wird aus der folgenden Beschreibung deutlich. Es gibt 35 nicht-katastrophale Faltungscodes mit R=1/2, K=9 und d_free=12. Eine Obergrenzenforrnel für die Bitfehlerrate wird wie folgt gegeben (ein Koeffizient c₁₂ des wichtigsten Terms D¹² bei der Bestimmung der Bitfehlerrate liegt im Bereich von 33 bis 123): (∂/∂I)T(D,I)I=1=C12D12+c13D13+ ...
Erstens gibt es für die R=1/6-Faltungscodes 180 R=1/6-Faltungscodes mit d_free=37, welche die dritte Bedingung erfüllt. Es wird angenommen, dass d_free(g_2i–1,g_2i)=12. Dabei gibt es 58 Faltungscodes, in denen der erste Term der BER-Obergrenzenfromel für den R=1/6-Faltungscode einen Koeffizienten von c₃₇=1 aufweist. Die folgenden R=1/6-Faltungscodes werden aus den 58 Faltungscodes ausgewählt, nachdem eine Leistungsverifikation oder Analyse durchgeführt wurde.

1) (457, 755, 551, 637, 523, 727): c₃₈ = 4 (NO=1)
2) (457, 755, 551, 637, 625, 727): c₃₈ = 4 (NO=3)
3) (457, 755, 455, 763, 625, 727): c₃₈ = 4 (NO=5)
4) (515, 677, 453, 755, 551, 717): c₃₈ = 6 (NO=7)
5) (515, 677, 453, 755, 551, 717): c₃₈ = 6 (NO=9)
6) (515, 677, 557, 651, 455, 747): c₃₈ = 6 (NO=11)
7) (457, 755, 465, 753, 551, 637): c₃₈ = 6 (NO=13)
8) (515, 677, 551, 717, 531, 657): c₃₈ = 8 (NO=27)
9) (515, 677, 455, 747, 531, 657): c₃₈ = 8 (NO=29)
10) (453, 755, 557, 751, 455, 747): c₃₈ = 10 (NO=31)
11) (545, 773, 557, 651, 551, 717): c₃₈ = 12 (NO=51)
12) (453, 755, 457, 755, 455, 747): c₃₈ = 20 (NO=57)

Dabei gibt die Notation in Klammern () das oktale Generations-Polynom wieder und gibt c₃₈ die Nummer des Codeworts mit 38 Gewichten wieder.
Unten sind 5 R=1/6-Faltungscodes mit einer guten Decodierleistung angegeben, die aus den 12 Leistungs-verifizierten 1/6-Faltungscodes ausgewählt wurden.

1) (457, 755, 551, 637, 523, 727): c₃₈ = 4 (NO=1)
2) (515, 677, 453, 755, 551, 717): c₃₈ = 6 (NO=7)
3) (545, 773, 557, 651, 455, 747): c₃₈ = 6 (NO=8)
4) (515, 677, 557, 651, 455, 747): c₃₈ = 6 (NO=11)
5) (515, 677, 455, 747, 531, 657): c₃₈ = 8 (NO=29)

Die Leistung der R=1/2-Faltungscodes unter Verwendung von fünf Generator-Polynomen für den R=1/6-Faltungscodes wird verifiziert, wobei weiterhin die Leistung der R=1/4-Faltungscodes unter Verwendung von fünf Generator-Polynomen für die R=1/6-Faltungscodes verifiziert wird. Zuerst wird eine Übertragungsfunktion für die R=1/2-Faltungscodes mit Bezug auf Tabelle 2 beschrieben, in der die Generator-Polynome durch oktale Zahlen wiedergegeben werden.
[Tabelle 2]
Ein R=1/2-Faltungscode mit der höchsten Leistung wird gesucht, indem die Leistung der entsprechenden R=1/2-Faltungscodes in Tabelle 2 verifiziert wird. Außerdem wird die Leistung jedes der R=1/2-Faltungscodes mit der Leistung des durch das IS-95-Systesm verwendeten optimalen R=1/2-Faltungscodes verglichen.
<Fall 1> Generator-Polynom → (435, 657)₈, NO=1, c₁₂=33
<Fall 2> Generator-Polynom → (561, 753)₈, NO=2, c₁₂=33, ein optimaler R=1/2-Faltungscode, der für den IS-95-Standard verwendet wird
<Fall 3> Generator-Polynom → (557, 751)₈, NO=7, c₁₂=40
<Fall 4> Generator-Polynom → (453, 755)₈, NO=9, c₁₂=40
<Fall 5> Generator-Polynom → (471, 673)₈, NO=11, c₁₂=50
<Fall 6> Generator-Polynom → (531, 657)₈, NO=17, c₁₂=52
<Fall 7> Generator-Polynom → (561, 755)₈, NO=22, c₁₂=57
<Fall 8> Generator-Polynom → (465, 771)₈, NO=24, c₁₂=58
Ein Leistungsvergleich zwischen den entsprechenden Fällen ist in 12 gezeigt. 12 zeigt einen Leistungsvergleich zwischen R=1/2-Komponentencodes für den R=1/6-Faltungscode. Es ist zu beachten, dass die R=1/2-Komponentencodes für die R=1/6-Faltungscodes eine ähnliche Leistung wie der optimale R=1/2-Faltungscode aufweisen.
Die Tabelle 3 zeigt die Übertragungsfunktionen für die R=1/6-Faltungscodes.
[Tabelle 3]
Die schlechteste Leistung der R=1/2-Komponentencodes unter Verwendung von 5 R=1/6-Faltungscodes ist mit Bezug auf Tabelle 3 wie folgt.
<Fall 1 > – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=1) mit Generator-Polynomen von (457, 755, 551, 637, 523, 727)₈ → (523, 727)₈, c₁₂ =68
<Fall 2> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=7) mit Generator-Polynomen von (515, 677, 453, 755, 551, 717)₈ → (515, 677)₈, c₁₂ =38
<Fall 3> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=8) mit Generator-Polynomen von (545, 773, 557, 651, 455, 747)₈ → (545, 773)₈, c₁₂ =38
<Fall > – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=11) mit Generator-Polynomen von (551, 677, 557, 651, 455, 747)₈ → (551, 677)₈, c₁₂ =38
<Fall 5> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=29) mit Generator-Polynomen von (515, 677, 455, 747, 531, 657)₈ → (515, 677)₈, c₁₂ =38 Die schlechteste Leistung für die R=1/4-Komponentencodes ist wie folgt, wenn die R=1/6-Faltungscodes verwendet werden, deren Leistungen für die R=1/2-Komponentencodes verifiziert werden.
<Fall 1 > – die schlechteste Leistung eines R=1 /6-Faltungscodes (NO=1) mit Generator-Polynomen von (457, 755, 551, 637, 523, 727)₈ → (551, 637, 523, 727)₈, c₂₄ =5
<Fall2> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=7) mit Generator-Polynomen von (515, 677, 453, 755, 551, 717)₈ → (515, 677, 551, 717)₈, c₂₄ =2
<Fall 3> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=8) mit Generator-Polynomen von (545, 773, 557, 651, 455, 747)₈ → (545, 773, 455, 747)₈, c₂₄ =2
<Fall4> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=11) mit Generator-Polynomen von (551, 677, 557, 651, 455, 747)₈ → (551, 677, 577, 651)₈, c₂₄ =4
<Fall 5> – die schlechteste Leistung eines R=1/6-Faltungscodes (NO=29) mit Generator-Polynomen von (515, 677, 455, 747, 531, 657)₈ → (515, 677,531,657)₈, c₂₄ =6
13 zeigt einen Vergleich zwischen den schlechtesten Leistungen von R=1/2-Komponentencodes unter Verwendung des R=1/6-Faltungscodes mit der höchsten Leistung.
Die folgenden zwei R=1/6-Faltungscodes mit einer guten Codierleistung wurden aus den R=1/6-Faltungscodes ausgewählt, deren Leistungen für verschiedene Fälle in den oben genannten Beispielen verifiziert wurden.

1) (515, 677, 453, 755, 551, 717)₈: c₃₈=6 (NO=7)
2) (545, 773, 557, 651, 455, 747)₈: d₃₈=6 (NO=8)

Um weiterhin nach einem Symbollöschmuster zu suchen, das für das Drei-Träger-System verwendet wird, werden verschiedene Symbollöschmatrizen für die Situation betrachtet, in der ein Träger beschädigt ist, d. h. wo sich die R=1/6-Faltungscodes zu R=1/4-Faltungscodes ändern. Der Grund für die Suche nach der Symbollöschmatrix ist derselbe wie der für die R=1/3-Faltungscodes beschriebene. Die folgenden Matrizen können als eine Symbollösch matrix für ein Verfahren zum Verteilen von Symbolen für R=1/6-Faltungscodes verwendet werden.
Wenn man den Fall betrachtet, dass zwei Träger in dem Drei-Träger-System beschädigt sind, können die folgenden Symbollöschmatrizen in einem Verfahren zum Verteilen von Symbolen für R=1/2-Symbol-gelöschte Faltungscodes unter Verwendung von Generator-Polynomen für die R=1/6-Faltungscodes mit guter Decodierleistung verwendet werden.
In 6 sind der Faltungscodierer 601 und der Symbolverteiler 602 gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. In der beispielhaften Ausführungsform weist der Faltungscodierer 601 eine Codierrate von R=1/6 auf und verwendet Generator-Polynome (545, 773, 557, 651, 455, 747). Der Aufbau des R=1/6-Faltungscodierers 601 ist in 7 gezeigt.
Wie in 7 gezeigt, verzögern nach Empfang von Eingabedaten die Verzögerungseinrichtungen 711-A bis 711-H die Eingabedatenbits sequentiell. Während der sequentiellen Verzögerung der Eingabedatenbits geben Exklusiv-ODER-Gatter 721-A bis 721-F codierte Symbole aus. Die codierten Symbole von 7 werden zu dem Symbolverteiler 602 mit dem in 8 gezeigten Aufbau gegeben.
Wie in 8 gezeigt, ist der Symbolverteiler 602 durch Schalter 811-A und 811-B implementiert. Wenn in 8 die Symbolrate für die Taktsteuerung der Schalter 811-A und 811-B mehr als das Sechsfache der Symbolrate des Symbolverteilers 602 ist, können die Symbole ohne Symbolverlust verteilt werden. Das heißt, der Schalter 811-A empfängt sequentiell die Symbole g₁, g₂, g₃, g₄, g₅, g₆, g₁, g₂, g₃,..., und der Schalter 811-B verteilt die Eingabesymbole zu den Ausgabeknoten c₁, c₂, c₃, c₄, c₅ und c₆.
9 zeigt Übertragungsschemata unter Verwendung des Kanalcodierers 601 und des Symbolverteilers 602 von 6. Erste bis vierte CRC-Generatoren 911–914 fügen CRC-Daten mit einer spezifizierten Anzahl von Bits zu Eingabedaten hinzu. Insbesondere wird ein 12-Bit-CRC zu den 172-Bit-Daten der ersten Rate hinzugefügt, wird ein 8-Bit-CRC zu den 80-Bit-Daten der zweiten Raten hinzugefügt, wird ein 6-Bit-CRC zu den 40-Bit-Daten der dritten Rate hinzugefügt und wird ein 6-Bit-CRC zu den 16-Bit-Daten der vierten Rate hinzugefügt. Erste bis vierte Endbit-Generatoren 921–924 fügen acht Endbits zu den CRCerweiterten Daten hinzu. Deshalb gibt der erste Endbit-Generator 921 192 Bits aus, gibt der zweite Endbit-Generator 922 96 Bits aus, gibt der dritte Endbit-Generator 923 54 Bits aus und gibt der vierte Endbit-Generator 924 30 Bits aus.
Erste bis vierte Codierer 931–934 codierten jeweils Daten, die aus den ersten bis vierten Endbit-Generatoren 921–924 ausgegeben werden. Dabei kann ein K=9, R=1/6-Faltungscodierer für die Codierer 931–34 verwendet werden. In diesem Fall codiert der erste Codierer 931 die aus dem ersten Endbit-Generator 921 ausgegebenen 192-Bit-Daten zu 1152 Symbole bei voller Rate, codiert der zweite Codierer 932 die aus dem zweiten Endbit-Generator 922 ausgegebenen 96-Bit-Daten zu 576 Symbolen bei halber Rate, codiert der dritte Codierer 933 die aus dem dritten Endbit-Generator 923 ausgegebenen Daten zu 324 Symbolen bei ungefähr 1/4 Rate und codiert der vierte Codierer 934 die aus dem vierten Endbit-Generator 924 ausgegebenen 30-Bit-Daten zu 180 Symbolen bei ungefähr 1/8 Rate.
Erste bis vierte Symbolverteiler 941–944 verteilen jeweils die aus den Codierern 931–934 ausgegebenen Symbole. Für die Symbolverteilung erzeugt eine Kanalsteuereinrichtung (nicht gezeigt) Steuersignale zum Verteilen der Kanal-codierten Bits, sodass eine Leistungsverschlechterung während der Decodierung der empfangenen beschädigten Bits minimiert wird, wenn die übertragenen codierten Bits auf die Symbole eines anderen Systems im selben Frequenzband überlagert werden. Die Symbolverteiler 941–944 weisen dann die aus den Codierern 931–934 ausgegebenen Symbole in Übereinstimmung mit den Steuersignalen zu den entsprechenden Trägern zu.
Ratenabstimmer 951–953 umfassen jeweils einen Symbolwiederholer und eine Symbollöscheinrichtung. Die Ratenabstimmer 951–953 stimmen die Raten der aus den entsprechenden Symbolverteilern 942–944 ausgegebenen Symbole mit der Rate der aus dem Symbolverteiler 941 ausgegebenen Symbole ab. Erste bis vierte Kanalverschachteler 961-964 verschachteln die jeweils aus dem Symbolverteiler 941 und den Ratenabstimmern 951-953 ausgegebenen Symbole. Die Symbolverteiler 941–944 können auch mit den Ausgängen der Kanalverschachteler 961–964 verbunden werden. In diesem Fall sollte die Symbolverteiler unterschiedliche Symbolverteilungsverfahren aufweisen, die je nach dem gewünschten Verschachtelungsmuster modifiziert sind.
Die erste Bedingung der R=1/6-Faltungscodes in dem Mehrträgersystem gibt an, dass die Faltungscodes eine so gute Decodierleistung wie die R=1/6-Faltungscodes aufweisen sollten. Deshalb haben die ersten bis sechsten R=1/6-Faltungscodes in Tabelle 3 eine bessere Gewichtsverteilung als die bestehenden R=1 /6-Faltungscodes (siehe „Rational Rate Punctured Convolutional Codes for Soft-Decision Viterbi Decoding'' von Irina E. Bocharova, D. Kudryashov in IEEE Transaction on Information Theory, July 1997: Volume 43, Number 4).
Die folgende Tabelle 4 zeigt einen Vergleich der Gewichtsverteilung zwischen bestehenden R=1/6-Faltungscodes und den neuen R=1/6-Faltungscodes.
[TABELLE 4]
Im Folgenden wird ein Direktsequenz-Spreizsystem beschrieben, das die R=1/6-Faltungscodes gemäß einer Ausführungsform der vorliegenden Erfindung verwendet.
14A bis 14C zeigen Übertragungsschemata für jeweils einen gemeinsamen Vorwärts-Steuerskanal (F-CCCH), einen dedizierten Vorwärts-Steuerkanal (F-DCCH) und einen dedizierten Vorwärts-Verkehrskanal (F-DTCH) in einem DS-CDMA-Kommunikationssystem, das R=1/6-Faltungscodes verwendet.
Wie in 14A gezeigt, codieren der Kanalcodierer 1011 und der Verschachteler 1013 des gemeinsamen Vorwärtssteuerkanals ein gemeinsame Vorwärtssteuerkanal-Mitteilung unter Verwendung des K=9, R=1/6-Faltungscodes und verschachteln dann die codierten Symbole. Zu diesem Zeitpunkt erzeugt ein Langcode-Erzeuger 1017 einen langen Code in Entsprechung zu einer eingegebenen langen Codemaske für den gemeinsamen Vorwärts-Steuerkanal, wobei ein Dezimator 1019 jedes 64-te Bit des aus dem Langcode-Erzeuger 1017 ausgegebenen langen Codes extrahiert. Ein Exklusiv-ODER-Gatter 1015 verschlüsselt die aus dem Verschachteler ausgegebenen verschachtelten Symbole mit dem dezimierten langen Code. Ein Signalwandler 1021 wandelt die verschlüsselten Signale um, indem er die Daten ‚0' zu ,+1' und die Daten ‚1' zu ‚–1' wandelt. Die gewandelten Signale werden durch einen Demultiplexer 1012 in 1-Komponenten und Q-Komponenten unterteilt.
Mit Bezug auf 14B wird im Folgenden ein dedizierter Vorwrärts-Steuerkanal beschrieben. Nach Empfang einer dedizierten Vorwärts-Steuerkanal-Mitteilung erzeugt ein CRC-Biteinfüger 1031 CRC-Bits in Übereinstimmung mit der dedizierten Vorwärts-Steuerkanal-Mitteilung und fügt die erzeugten CRC-Bits am Ende der dedizierten Vorwärts-Steuerkanal-Mitteilung ein. Ein K=9, R=1/6-Faltungscodierer 1033 codiert die aus dem CRC-Biteinfüger 1031 ausgegebenen Bits, und ein Verschachteler 1035 verschachtelt die aus dem K=9, R=1/6-Faltungscodierer 1033 ausgegebenen codierten Symbole.
Mit Bezug auf 14C wird im Folgenden der dedizierte Vorwärts-Verkehrskanal beschrieben. Nach Empfang einer dedizierten Vorwärts-Verkehrskanal-Mitteilung erzeugt ein CRC-Biteinfüger 1041 CRC-Bits in Übereinstimmung mit der dedizierten Vorwärts-Verkehrskanal-Mitteilung und fügt die erzeugten CRC-Bits am Ende der dedizierten Vorwärts-Verkehrskanal-Mitteilung ein. Ein K=9, R=1/6-Faltungscodierer 1043 codiert die aus dem CRC-Biteinfüger 1041 ausgegebenen Bits, und ein Symbolwiederholer 1045 wiederholt die codierten Symbole in Übereinstimmung mit einer Datenrate des Eingaberahmens, um die Datenrate mit einer Bezugsrate (z. B. 57,6 kBit/s), sodass die Anzahl der Symbole abgestimmt wird, bevor die codierten Symbole in einen Verschachteler 1049 eingegeben werden. Eine Symbollöscheinrichtung 1047 löscht die Symbole in Übereinstimmung mit einem Ratensatz, wenn die Anzahl der wiederholten Symbole einen vorbestimmten Wert überschreitet. Der Verschachteler 1049 verschachtelt dann die Raten-abgestimmten Symbole.
In 14A bis 14C können die Faltungscodes von Nr. 1 bis 6 oder Nr. 8 in Tabelle 3 für den K=9, R=1/6-Faltungscode verwendet werden. 15 bis 20 zeigen Kanalcodierer für die Faltungscodes von Nr. 1 bis 6 in Tabelle 3.
Wie in 15 gezeigt, werden die Verzögerungseinrichtungen 1111-a bis 1111-H anfänglich auf ‚0' gesetzt. Wenn Eingabedatenbits zu der Verzögerungseinrichtung 1111-A gegeben werden, gibt die Verzögerungseinrichtung 111-H ihre Ausgabebits zu den Addierern (oder Exklusiv-ODER-Gattern) 1121-A bis 1121-F. Die Verzögerungseinrichtung 1111-G speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-H und gibt die Ausgabebits zu den Addierern 1121-A, 1121-D, 1121-E und 1121-F. Die Verzögerungseinrichtung 1111-F speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-G und gibt die Ausgabebits zu den Addierern 1121-A, 1121-B, 1121-D und 1121-F. Die Verzögerungseinrichtung 1111-E speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-F und gibt die Ausgabebits zu den Addierern 1121-A, 1121-B, 1121-C und 1121-D. Die Verzögerungseinrichtung 1121-D speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-E und gibt die Ausgabebits zu den Addierern 1121-D, 1121-E und 1121-F. Die Verzögerungseinrichtung 1111-C speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-D und gibt die Ausgabebits zu den Addierern 1121-A, 1121-B und 1121-C. Die Verzögerungseinrichtung 1111-B speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-C und gibt die Ausgabebits zu den Addierern 1121-B, 1121-C, 1121-E und 1121-F. Die Verzögerungseinrichtung 1111-A speichert ihre Ausgabebits in der Verzögerungseinrichtung 1111-B und gibt die Ausgabebits zu den Addierern 1121-B, 1121-D und 1121-F. Und die Eingabebits werden in der Verzögerungseinrichtung 1111-A gespeichert und zu den Addieren 1121-A bis 1121-F gegeben. Die Addierer 1121-A bis 1121-F nehmen eine Exklusiv-ODER-Verknüpfung ihrer Eingabesignale vor, um sechs XODER-verknüpfte Werte (d. h. codierte Symbole) auszugeben. Wenn in dem vorstehenden Prozess ein Eingabedatenbit empfangen wird, werden alle Elemente gleichzeitig betrieben, um die sechs codierten Symbole auszugeben. Die vorstehende Prozedur wird wiederholt, bis alle Eingabedatenbits empfangen wurden.
Die in 16 bis 20 gezeigten Faltungscodierer werden ähnlich betrieben, wobei jedoch die Verbindung der Verzögerungseinrichtungen und Addierer je nach dem Generator-Polynom der Erfindung unterschiedlich ist. 15 bis 20 zeigen die R=1/6-Faltungscodierer, die unter Verwendung von Hardwareeinrichtungen in Übereinstimmung mit den Generator-Polynomen der Erfindung implementiert wurden. Es ist jedoch zu beachten, dass die R=1/6-Faltungs codierer auch in Übereinstimmung mit dem Generator-Polynom unter Verwendung von Softwarealgorithmen implementiert werden können.
21A bis 21C zeigen Mobilstationsempfänger für jeweils den gemeinsamen Vorwärtssteuerkanal, den dedizierten Vorwärtssteuerkanal und den dedizierten Vorwärtsverkehrskanal in dem DS-CDMA-System unter Verwendung der R=1/6-Faltungscodes. Derartige Empfänger können auch die Signale von einer Basisstation mit dem Mehrträger-Sender empfangen. In 21B und 21C ist jedoch kein Multiplexing-Teil zum Multiplexen der eingegebenen Mehrträgersignale vorgesehen.
Wie in 21A gezeigt, multiplext ein Multiplexer eingegebene 1- und Q-Komponentensignale. Zu diesem Zeitpunkt erzeugt ein Langcode-Erzeuger einen langen Code in Übereinstimmung mit einer eingegebenen Langcode-Maske für den gemeinsamen Vorwärts-Steuerkanal, während ein Dezimator jedes 64-te Bit des aus dem Langcode-Erzeuger ausgegebenen langen Codes extrahiert. Ein exklusives ODER-Gatter entschlüsselt die gemultiplexten Symbole, die aus dem Multiplexer und dem dezimierten Langcode ausgegeben werden, und ein Entschachteler entschachtelt dann die entschlüsselten Signale. Danach decodiert ein Viterbi-Decodierer für einen K=9, R=1/6-Faltungscodierer die entschachtelten Signale zu decodierten Bits.
Wie in 21B gezeigt, entschachtelt ein Entschachteler ein empfangenes Signal, und ein Viterbi-Decodierer für einen K=9, R=1/6-Faltungscodierer decodiert die entschachtelten Signale zu decodierten Bits. Eine CRC-Bitprüfeinrichtung erzeugt CRC-Bits in Übereinstimmung mit dem Mitteilungsteil der decodierten Bits und vergleicht die erzeugten CRC-Bits mit den decodierten CRC-Bits. Wenn die CRC-Bits identisch sind, wird der Mitteilungsteil der decodierten Bits wie er ist ausgegeben, und wenn nicht, wird eine CRC-Fehlermeldung ausgegeben.
Mit Bezug auf 21C wird im Folgenden ein Empfänger zum Empfangen des dedizierten Vorwärts-Verkehrskanals beschrieben. Ein Entschachteler entschachtelt ein empfangenes Signal, und ein Symbol-Entwiederholer gibt Symbolwerte unter Berücksichtigung der Symbollöschung und Symbolwiederholung aus. Das heißt, bei Empfang der Symbole, die vier Mal ohne Symbollöschung in dem Sender wiederholt wurden, fügt der Symbol-Entwiederholer des Empfängers die vier wiederholten Symbole hinzu. Bei Empfang der Symbole, die vier Mal im Sender wiederholt wurden, wobei eines der Symbole gelöscht wurde, fügt der Symbol-Entwiederholer des Empfängers die drei wiederholten Symbole hinzu. Ein Viterbi-Decodierer für den R=1/6-Faltungscodierer decodiert die aus dem Symbol- Entwiederholer ausgegebenen entwiederholten Symbole zu decodierten Bits. Eine CRC-Bitprüfeinrichtung erzeugt CRC-Bits in Übereinstimmung mit einem Mitteilungsteil der decodierten Bits und vergleicht die erzeugten CRC-Bits mit den decodierten CRC-Bits. Wenn die CRC-Bits identisch sind, wird der Mitteilungsteil der decodierten Bits wie er ist ausgegeben, und wenn nicht, wird eine CRC-Fehlermeldung ausgegeben.
22 zeigt einen R=1/6-Faltungsdecodierer in Entsprechung zu dem K=9, R=1/6-Faltungscodierer von 15. Unter „Zustand" sind hier die in den acht Verzögerungseinrichtungen gespeicherten Werte zu verstehen, wenn ein Bit aus dem R=1/6-Faltungscodierer empfangen wird. Wenn ein Binärwert ,00100011' in den acht Verzögerungseinrichtungen gespeichert wird, ist der Zustand gleich 35 im Dezimalsystem.
Wie in 22 gezeigt, empfängt ein Verzweigungsmessberechner 2210 ein Eingabesignal mit sechs Symbolen. Für die Zustände 0 bis 255 liest der Verzweigungsmessberechner 2215 eine Verzweigungswert, der ein Ausgabewert für das Eingabesignal von 0 und 1 ist.
Der Verzweigungsmessberechner 2210 berechnet eine Verzweigungsmessung, wenn angenommen wird, dass ein Zustand ‚0' und ein Eingabesignal ‚0' für einen bestimmten Wert ist, indem die aus dem Faltungscodierer von 15 ausgegebenen sechs Symbole für den Zustand ‚0' und das Eingabesignal ‚0' mit den empfangen sechs Symbolen multipliziert und die multiplizierten Werfe anschließend addiert werden.
Der Verzweigungsmessberechner 2210 berechnet eine Verzweigungsmessung, wenn angenommen wird, dass ein Zustand ‚0' und ein Eingabesignal ‚1' für einen bestimmten Wert ist, indem die aus dem Faltungscodierer von 15 ausgegebenen sechs Symbole für den Zustand ‚0' und das Eingabesignal ‚1' mit den empfangen sechs Symbolen multipliziert und die multiplizierten Werte anschließend addiert werden.
Der Verzweigungsmessberechner 2210 berechnet die Verzweigungsmesswerte für jeden Zustand und jedes Eingabesignal auf gleiche Weise. Dabei ist der für den Zustand ‚0' und das Eingabesignal ‚0' berechnete Verzweigungsmesswert ein Wahrscheinlichkeitswert dazu, dass das empfangene Signal für den Zustand ‚0' und das Eingabesignal ‚0' mit dem oben genannten empfangenen Signal identisch ist. Für den Zustand 13='00001101' und das Eingabesignal ‚1' sowie für den Zustand 12='00001100' und das Eingabesignal ‚1' ist der nächste Zustand identisch. Nach Empfang der Verzweigungsmesswerte, die durch den Verzweigungsmessberechner 2210 berechnet wurden, liest eine Additions-, Vergleichs- und Auswahleinrichtung (ACS) 2229 für die Verzweigungsmessung aus einem Zustands messpeicher 2230 Zustandsmesswerte, die den Gesamtverzweigungsmesswerten in Übereinstimmung mit den Pfaden für die zuvor gespeicherten Zustände entsprechen, und addiert die gelesenen metrischen Werte zu den entsprechenden Verzweigungen der Zustände. Die Verzweigungsmess-ACS 2220 wählt den Pfad mit dem höheren Verzweigungswert aus den zwei Pfaden mit demselben nächsten Zustand aus und speichert den statischen Messwert für den Zustand zu diesem Zeitpunkt in dem Zustandsmessspeicher 2230. Weiterhin speichert die Verzweigungsmess-ACS 2220 den ausgewählten Pfad für jeden Zustand in dem Pfadspeicher 2240. Dieser Prozess wird wiederholt, bis ein Satz von sechs Symbolen für jedes Eingabesignal eingegeben wird, wobei nach Abschluss des Prozesses der Pfadspeicher 2240, der die Pfade für jeden Zustand speichert, einen Pfad ausgibt, der in einem Zustand ‚0' endet.
Die in dem Verzweigungsspeicher 2215 des Decodierers gespeicherten Werte variieren in Übereinstimmung mit dem Generator-Polynom, wobei die folgende Tabelle 5 die Werte zeigt, die in dem Verzweigungsspeicher 2215 des Decodierers in Entsprechung zu dem R=1/6-Faltungscodierer von 15 gespeichert werden. Das heißt, obwohl die Tabelle 5 für den Faltungscodierer von 15 gegeben ist, geben die Werte, die in dem Verzweigungsspeicher in Übereinstimmung mit den unterschiedlichen Generator-Polynomen, die in der Erfindung vorgeschlagen werden, gespeichert sind, die sechs Ausgabesymbole aus dem Codierer in Übereinstimmung mit einem Eingabewert in jedem Zustand an. Wenn beispielsweise der in den Registern von 15 gespeicherte Wert gleich 27 ist und das Eingabesignal gleich ‚0' ist, gibt der Codierer einen Wert von ,–1, 1, 1,1–1, –1' aus.
[TABELLE 5]
Wie oben beschrieben weisen in einem Mehrträgersystem unter Verwendung des Frequenzüberlagerungsverfahrens die entsprechenden Träger begrenzte Übertragungsfähig keiten je nach der Belastung in den Frequenzbändern des IS-95-Systems auf, was einen Verlust von Daten zur Folge hat, die in einem oder mehreren Frequenzbändern empfangen werden. Um dieses Problem zu lösen, kann unter Verwendung von bestimmten ausgewählten Generator-Polynomen für den Kanalcodierer sowie eines Symbolverteilungsverfahrens eine hohe Codierverstärkung gegen den Datenverlust aufgrund des Trägerverlustes vorgesehen werden, um eine Verschlechterung der Bitfehlerrate zu verhindern. Außerdem ist die Gewichtsverteilung gegenüber derjenigen des R=1/6-Faltungscodierers mit dem herkömmlichen Generator-Polynom in dem DS-CDMA-System unter Verwendung des R=1/6-Faltungscodierers überlegen.

Claims

Kommunikationsvorrichtung für ein DS-CDMA-Kommunikationssystem, das einen Vorwärts-Verkehr-Kanal umfasst, wobei der Vorwärts-Verkehr-Kanal umfasst: einen CRC-Generator (1041), der CRC-Bits entsprechend Eingabe-Datenbits erzeugt und die erzeugten CRC-Bits zu den Eingabe-Datenbits hinzufügt, wobei die Eingabe-Datenbits eine Vorwärts-Verkehr-Kanal-Meldung umfassen, einen Kanal-Kodierer (1043), der die Datenbits mit CRC-Hinzufügung kodiert, um kodierte Datenbits unter Verwendung eines Faltungskodes mit einer Kodierungsrate R=1/6 zu erzeugen, wobei der Kanal-Kodierer des Weiteren umfasst: eine Vielzahl von Verzögerungsgliedern (1311-A, 1311-B, 1311-C, 1311-D, 1311-E , 1311-F, 1311-G, 1311-H), die die Eingabe-Datenbits verzögern, um erste bis achte verzögerte Datenbits auszugeben; ein erstes Operationsglied (1321-A), das die Eingabe-Datenbits sowie das dritte, fünfte, sechste, siebte und achte verzögerte Datenbit exoderiert, um ein erstes Symbol zu erzeugen; ein zweites Operationsglied (1321-B), das die Eingabe-Datenbits sowie das erste, zweite, dritte, fünfte, sechste und achte verzögerte Datenbit exoderiert, um ein zweites Symbol zu erzeugen; ein drittes Operationsglied (1321-C), das die Eingabe-Datenbits sowie das zweite, dritte, fünfte und achte verzögerte Datenbit exoderiert, um ein drittes Symbol zu erzeugen; ein viertes Operationsglied (1321-D), das die Eingabe-Datenbits sowie das erste, vierte, fünfte, sechste, siebte und achte verzögerte Datenbit exoderiert, um ein viertes Symbol zu erzeugen; ein fünftes Operationsglied (1321-E), das die Eingabe-Datenbits sowie das erste, vierte, sechste und achte verzögerte Datenbit exoderiert, um ein fünftes Symbol zu erzeugen; ein sechstes Operationsglied (1321-F), das die Eingabe-Datenbits sowie das erste, zweite, vierte, sechste, siebte und achte verzögerte Datenbit exoderiert, um ein sechstes Symbol zu erzeugen; ein Symbol-Wiederholungsglied (1045), das die kodierten Datenbits entsprechend einer Datenrate der Eingabe-Datenbits wiederholt, um die Datenrate an eine Bezugsrate anzupassen; und ein Verschachtelungsglied (1049), das die wiederholten kodierten Datenbits verschachtelt.
Kommunikationsverfahren für ein DS-CDMA-Kommunikationssystem, das einen Vorwärts-Verkehr-Kanal umfasst, wobei die Verarbeitung des Vorwärts-Verkehr-Kanals die folgenden Schritte umfasst: Erzeugen von CRC-Bits entsprechend Eingabedatenbits und Hinzufügen der erzeugten CRC-Bits zu den Eingabe-Datenbits, wobei die Eingabe-Datenbits eine Vorwärts-Verkehr-Meldung umfassen, Kodieren der Datenbits mit CRC-Hinzufügung unter Verwendung eines Faltungskodes mit einer Codierungsrate R=1/6, um so kodierte Datenbits zu erzeugen, wobei dies die folgenden Teilschritte umfasst: Verzögern der Eingabe-Datenbits, um erste bis achte verzögerte Datenbits auszugeben; Exoderieren der Eingabe-Datenbits sowie des dritten, fünften, sechsten und achten verzögerten Datenbits, um ein erstes Symbol zu erzeugen; Exoderieren der Eingabe-Datenbits sowie des ersten, zweiten, dritten, fünften, sechsten und achten verzögerten Datenbits, um ein zweites Symbol zu erzeugen; Exoderieren der Eingabe-Datenbits sowie des zweiten, dritten, fünften und achten verzögerten Datenbits, um ein drittes Symbol zu erzeugen; Exoderieren der Eingabe-Datenbits sowie des ersten, vierten, fünften, sechsten, siebten und achten verzögerten Datenbits, um ein viertes Symbol zu erzeugen; Exoderieren der Eingabe-Datenbits sowie des ersten, vierten, sechsten und achten verzögerten Datenbits, um ein fünftes Symbol zu erzeugen; und Exoderieren der Eingabe-Datenbits sowie des ersten, zweiten, vierten, sechsten, siebten und achten verzögerten Datenbits, um ein sechstes Symbol zu erzeugen; Wiederholen der kodierten Datenbits entsprechend einer Datenrate der Eingabe-Datenbits, um die Datenrate an eine Bezugsrate anzupassen; und Verschachteln der wiederholten kodierten Datenbits.