-
Hintergrund
der Erfindung
-
Technisches
Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf ein digitales Kommunikationssystem
und insbesondere auf ein System zur Bereitstellung eines primären und
eines sekundären
logischen Kanals aus einem gemeinsamen physikalischen Kanal ohne
die Notwendigkeit der Erhöhung
der Bandbreite zur Aufnahme des physikalischen Kanals.
-
Beschreibung
des Standes der Technik
-
Der
Zweck eines digitalen Kommunikationssystems ist die Ermöglichung
des Austausches von Bit-kodierten Informationen zwischen einer Vielzahl von
sich an verschiedenen Orten befindenden, elektronischen Geräten. Die
notwendigen Funktionen zur Erreichung dieses Zieles kann in sieben
Gruppen eingeteilt werden, wobei jede Gruppe zu einer Schicht eines
7-Schichten-Datenkommunikationsprotokollmodells,
welches von der internationalen Standardgemeinde angenommen wurde
und welches im Abschnitt 3,1 von Data Networks von Bertsekas und
Gallagher (Prentise hall, 1987) beschrieben ist.
-
Die
untere Schicht dieses Modells, welcher als physikalische Schicht
bekannt ist, umfasst Verfahren und Vorrichtungen, die notwendig
sind, um Bits von einer Quelle an ein Ziel zu übertragen. Diese Methoden und
Vorrichtungen umfassen Dinge wie Übertragungsleitungen, Stecker
und Antennen; Modulatoren und Demodulatoren; und die zugehörige Elektronik
und Komponenten, die erforderlich sind, um einen Bitstrom zwischen
benachbarten Knoten in einem Kommunikationsnetzwerk mittels Glasfasern, Koax-Kabeln,
parallelen Leitungsübertragungen, drahtlosen
Verbindungen oder einer Kombination von diesen zu übertragen.
In diesem Zusammenhang wird der resultierende Bitstrom als physikalischer
Kanal bezeichnet.
-
Wenn
ein physikalischer Kanal aufgebaut ist und ein Bitstrom zwischen
den Netzwerkknoten kommuniziert werden kann, können die Bits, die durch den
Bitstrom bereitgestellt werden, zum Nutzen von einem oder einer
Vielzahl von Nutzern organisiert werden, wobei diesen Nutzern logische
Kanäle,
die aus der Rohbewegungskapazität
des physikalischen Kanals abgeleitet werden, bereitgestellt werden.
Die Funktionen, die zur Erreichung dieser Organisation erforderlich
sind, sind generell von den höheren Schichten
in dem oben erwähnten
7-Schichtenprotokollmodell
zusammengefasst.
-
Zum
Beispiel umfasst das nordamerikanische Telefonnetzwerk ein Übertragungsverfahren und
-format, welches als T1-Verbindungsservice
bekannt ist. Dieser Service überträgt Bits
zwischen Netzwerkknoten mit einer Rate von 1,536 Millionen Bits
pro Sekunde (Mpbs). In einer Nutzungsart kann die gesamte Kapazität des physikalischen
T1-Kanals zum Betrieb eines einzigen Breitbandkanals zum Nutzen
eines einzigen Nutzers eingesetzt werden, um zum Beispiel einen
ersten Hochleistungscomputerserver in einer ersten Stadt mit einem
zweiten Hochleistungsserver in einer zweiten Stadt zu verbinden.
In einer anderen Situation kann der physikalische T1-Kanal durch
Multiplexer in 24 Kanäle
aufgeteilt werden, die jeweils eine Übertragungskapazität von 64.000
Bits pro Sekunde (64 Kbps) haben. Durch Funktionen, die von den
höheren
Schichten des Protokollmodells abgedeckt werden, kann jeder dieser 64
Kbps-Kanäle
so konfiguriert werden, um unterschiedliche digitale Gespräche oder
Anwendungen zu unterstützen,
wobei der physikalische Kanal in eine Vielzahl von logischen Kanälen aufgeteilt
wird.
-
Eine
der organisatorischen Funktionen, die regelmäßig in Datenkommunikationsnetzwerken
vorhanden ist, ist ein Fehlerkontrollmechanismus, der zu einem gewissen
Maße einen
Schutz vor Übertragungsfehlern
bieten soll. Solche Fehler erwachsen typischerweise aus der Kopplung
mit externen Störungen
mit dem physikalischen Kanal, die Rauschen genannt werden, und die
den unerwünschten
Effekt haben, den logischen Status der Bits während der Übertragung durch den physikalischen
Kanal zu verändern,
sodass der logische Status der Bits in einem oder mehreren der logischen
Kanäle
verändert
wird. Dieser Fehlerschutzmechanismus wird typischerweise durch Funktionen
der Datenverbindungssteuerung (DLC = data link control) aus den
höheren Schichten
des Protokollmodells bereitgestellt.
-
Unter
der Steuerung einer Standard-DLC wird eine Vielzahl von zu übertragenden
Bits gesammelt und in einem Datenpaket gruppiert. An den Beginn
des Paketes wird ein Paket-Header angefügt, der Kennzeichen-, Adress-
und Kontrollfelder enthält, die
zur Ermöglichung
und Unterstützung
der Funktion von anderen Netzwerkfunktionen erforderlich sind. Am
Ende des Datenpaketes wird ein Paketanhang ergänzt, welcher Kennzeichenbits
und Paritätsbits
umfasst. Zusammen werden der Header, das Paket und der Anhang ein
Rahmen genannt. Der Sinn der Paritätsbits in dem Rahmen liegt
in der Bereitstellung von Mitteln zum Aufspüren von Bitfehlern, die dem
Rahmen bei der Übertragung
durch den physikalischen Kanal zugefügt wurden.
-
Ein
besonderes Verfahren zur Erzeugung und Verarbeitung von Paritätsbits ist
der Cyclic Redundency Check (CRC), dessen Betrieb man sich am besten
als eine Serie von Multiplikationen und Divisionen zwischen Polynomen,
welche Modulo-2-Koeffizienten in Anerkennung ihrer Repräsentation von
digitalen Bits aufweisen. In dieser Darstellung kann der Inhalt
eines Teilrahmens (das heißt,
der Rahmen ohne sein Header-Kennzeichen und seinen Anhang) gedacht
werden als ein Polynom vom Grad N, wobei N die Anzahl der Bits in
dem Teilrahmen darstellt. Dieses Polynom wird durch ein zweites
Polynom, welches als CRC-Generator-Polynom bekannt ist, geteilt.
Am Ende der Divisionen wird der resultierende Rest in den Paketanhang
als Paritätsbits
eingefügt.
Danach wird der Rahmen an den physikalischen Kanal zur Übertragung
weitergeleitet.
-
Nach
dem Empfang des Rahmens berechnet der Empfänger erneut die Polynomdivision
und vergleicht den übrig
bleibenden Rest mit dem empfangenen Rest. Auf Übertragungsfehler wird dadurch hingewiesen,
dass der Rest, welcher von dem empfangenen Rahmen verfügbar ist,
nicht mit dem durch den Empfänger
neu berechneten Rest übereinstimmt.
-
Das
Polynommodell ist genauso wie die Grenzen und Möglichkeiten, die dem CRC-Modell
in Form von verschiedenen Generatorpolynomen, die weithin kommerziell
genutzt werden, zu Grunde liegen, detaillierter von Boudreau, Berman
und Irvin in „performance
of a cyclic redundency check and its interaction with data scrambler" (IBM Jounal of Reserarch
and Development, Vol. 38, Nr. 6, November 1994), Seiten 651–658) beschrieben.
Ausgehend von den mathematischen Ergebnissen, die in diesem Dokument
vorgestellt werden, kann gezeigt werden, dass aktuell genutzte Fehlerschutzschemata überschüssige Fehlerkontrollkapazität aufweist.
-
Diese überschüssige Fehlerkontrollkapazität entsteht
aus praktischer Designbeschränkung.
Zum Beispiel ist die Anzahl der Redundanzbits bei kommerziell genutzten
CRC normalerweise ein integrales Vielfaches von acht bedingt durch
die Byte-orientierte Natur von heutigen digitalen Kommunikationsvorrichtungen.
Darüber
hinaus werden in der kommerziellen Wirklichkeit die CRC-Generator-Polynome
aus einer kleinen Liste von akzeptierten Industriestandards ausgewählt, die
entweder 8,16 oder 32 Redundanzbits aufweisen. Aus diesem Grunde
wird ein Systemarchitekt ein 32-Bit-CRC auswählen, welches einen Kapazitätsüberschuss
relativ zur lösenden
Aufgaben hat, anstatt ein 16-Bit-CRC auszuwählen, dessen Brauchbarkeit
fragwürdig
ist. Auf diese Weise führt die
Inflexibilität
der Granularität
häufig
zu einem verschwenderischen Überschuss
an Fehlerkontrollkapazität.
-
Mit
diesem Problem vor Augen hat überschüssige CRC-Kapazität wichtige
kommerzielle Bedeutung, welche aus der Natur der DLC folgt, von
der der CRC ein Teil ist. Zusätzlich
zu seinen Fehlerkontrollfunktionen steuert die DLC typischerweise
den Zugriff auf das physikalische Übertragungsmedium, und in diesem
Sinne prägt
es den logischen Kanal auf den physikalischen Kanal auf. Dadurch
prägt die DLC
auch alle in ihren vorbestimmten Rahmenstrukturen liegenden Begrenzungen
auf und begrenzt durch eine Zementierung der überschüssigen CRC-Kapazität insbesondere
die Übertragungseffektivität.
-
Die
Zementierung von überschüssiger CRC-Kapazität durch
die DLCs hat weitreichende kommerzielle Konsequenzen für die Endbenutzer
eines Kommunikationssystems. Wenn der Endbenutzer das Bedürfnis für einen
geringfügig
erhöhten
Betrag an zusätzlicher Übertragungskapazität – zum Beispiel
für die
Implementierung eines sekundären Kanals
zum Zwecke der Übertragung
von Netzwerk-Management-Informationen oder zur Ausweitung von erschöpften Kontrollfeldern – hat, ist
dieser Nutzer gezwungen, zusätzliche
physikalische Kanalbandbreite von einem Provider zu kaufen, wodurch eine
Belastung in Form von zusätzlicher
Komplexität und
Betriebskosten entsteht. Solche Probleme werden insbesondere dann
akut, wenn der physikalische Kanal aus einem drahtlosen Kommunikationsnetzwerk
wie einem Mobil- oder
Satellitennetzwerk besteht, wobei die Begrenzung, die durch Regulierungsbehörden aufgezwungen
werden, darin bestehen, sparsam mit dem begrenzten, elektromagnetischen
Spektrum umzugehen und den Verkauf von zusätzlicher Übertragungskapazität abschreckend teuer
macht.
-
Somit
besteht die Notwendigkeit, es den DLCs zu ermöglichen, überschüssige Fehlerkontrollkapazität zurückzugewinnen
und diese zurückgewonnene
Kapazität
in einem sekundären,
logischen Kanal zu nutzen, über
den der Endbenutzer oder der Provider selbst zusätzliche Informationen kommunizieren
kann, ohne dass die Notwendigkeit einer erhöhten Bandbreite zur Aufnahme
des physikalischen Kanals besteht und auf diesem Wege die spektralen Ressourcen
in einem drahtlosen Kommunikationssystem geschont werden können oder
die verschwenderischen Ausgaben in einem drahtlosen Kommunikationssystem
minimiert werden.
-
US 4 387 460 bezieht sich
auf einen Aufbau zur Übertragung
von digitalen, zusätzlichen
Informationssignalen mit einer geringen Rate zusammen mit einem
digitalen Datensignal einer hohen Rate. Das Einfügen der zusätzlichen Informationen in das
Datensignal basiert auf der Modifikation der akkumulativen Verschiedenheit
des Datensignals als Funktion des logischen Niveaus des zusätzlichen
Informationssignals. Entsprechend einem ersten Ausführungsbeispiel
werden Paritätsüberprüfungsworte
periodisch in das Datensignal eingefügt, und sie haben ihre akkumulative
Verschiedenheit, die von dem Vergleich der gewünschten Parität abhängt, auf
die durch das logische Niveau des zusätzlichen Informationssignals
durch die akkumulative Verschiedenheit der Datendigits zwischen
zwei auf einander folgenden Paritätskontrollworte hingewiesen
wird. Entsprechend einem zweiten Ausführungsbeispiel sind die Paritätskontrollworte
Worte, die der Binar-zu-Tertiär-Transkodierung einer
vorher bestimmten Bitgruppe des Datensignals entsprechen, welches
in ein pseudo-zufälliges
Signal gemischt wird, welches eine konstante, akkumulative Verschiedenheit über eine vorher
bestimmte Zeitperiode aufweist.
-
EP 0 329 843 bezieht sich
auf ein Verfahren, welches sich auf die Übertragung eines digitalen
Servicekanals mittels des Paritätskanals
eines digitalen Bitstroms bezieht, welcher in einem Paritätsschutzcode
mit Paritätsworten
zu bestimmten Zeiten durch die Modifikationen von bestimmten Paritätsworten übertragen
wird, welche das Paritätsgesetz
des Prioritätsschutzcodes
verletzen. Es besteht in der Modifizierung von beanstandeten Gruppen
von geradezahligen, aufeinander folgenden Paritätsworten, sodass die analoge
Feststellung von Leitungsfehlern nicht unterbrochen wird. Ein Einfügeschaltkreis
für einen digitalen
Servicekanal wird in die Komponententeile eines Kodierers vom Typ
MBICPIC eingefügt,
wodurch die Daten eines digitalen Bitstromes durch aufeinander folgende
Codeworte übertragen
werden, von denen jedes aus einem Block von Datenbits gebildet wird,
der durch ein Paritätsbit
und ein inverses Bit komplettiert wird. Der Einfügeschaltkreis für den digitalen
Servicekanal enthält
einen Modulator, der in einem ersten, logischen Berechnungsschaltkreis
betrieben wird, welcher den richtigen Wert des Paritätsbits liefert
und einen Formschaltkreis, welcher die digitalen Servicekanaldaten
in einer bestimmten Rate, die im Vergleich mit den Codeworten gering
ist, einstreut und selektiv entsprechend dem erwähnten Einstreuen dem Modulator
einen Impuls zuführt,
welcher die Breite von zwei Codeworten hat.
-
Zusammenfassung
der Erfindung
-
Entsprechend
der vorliegenden Erfindung wird ein Kommunikationssystem gemäß dem vorliegenden,
unabhängigen
Anspruch 1, ein Fehlerschutz-Encoder entsprechend dem vorliegenden,
unabhängigen
Anspruch 4, ein Fehlerschutz-Decoder entsprechend
dem vorliegenden unabhängigen
Anspruch 6 und ein Verfahren zur Übertragung von Informationen
entsprechend dem vorliegenden unabhängigen Anspruch 9 angegeben.
Bevorzugte Ausführungsbeispiele
sind durch die begleitenden Ansprüche definiert.
-
Kurze Beschreibung
der Zeichnungen
-
Ein
vollständigeres
Verständnis
des Verfahrens und der Vorrichtung der vorliegenden Erfindung kann
durch Bezugnahme auf die folgende, detaillierte Beschreibung unter
Zuhilfenahme der begleitenden Zeichnungen erreicht werden. Dabei
bedeuten:
-
1 ist
ein Funktionsblockdiagramm, welches ein Ausführungsbeispiel der vorliegenden
Erfindung illustriert, bei dem ein Sender und ein Empfänger eines
Kommunikationsnetzwerkes zur Übertragung
von zwei logischen Kanälen über einen
physikalischen Kanal dargestellt sind;
-
2 ist
ein Funktionsblockdiagramm eines Fehlerschutz-Encoders entsprechend
eines bevorzugten Ausführungsbeispieles
der Erfindung;
-
3 ist
ein Fuktionsblockdiagramm eines Fehlerschutz-Decoders entsprechend dem bevorzugten
Ausführungsbeispiels
der Erfindung;
-
4 ist
ein Flussdiagramm, welches ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens
darstellt; und
-
5 ist
eine Tabelle, welche ein Ausführungsbeispiel
des erfindungsgemäßen Verfahrens zur
Auswahl einer Maske, basierend auf einem logischen Status eines
Satzes von diskreten Eingangssignalen, darstellt.
-
Detaillierte
Beschreibung der Zeichnungen
-
Es
wird ein Verfahren und eine Vorrichtung innerhalb eines Kommunikationsnetzwerkes
zur Herstellung von 2 logischen Kanälen und zur Informationsübertragung
von mindestens zwei Quellen über nur
einen physikalischen Kommunikationskanal vorgestellt. Um dieses
Ergebnis zu erreichen, wird ein Dateneingangsmuster logisch mit
einem Datenrahmen auf der Senderseite kombiniert. Das Dateneingangsmuster
und der Datenrahmen werden auf der Empfangsseite separiert. Eine
Fehlerkontrollkodierung wird genutzt um festzustellen, ob zwei Sätze von
Signalen kombiniert wurden und um die beiden originalen Sätze von
Signalen zu rekonstruieren.
-
Genauer
wird eine spezifische Datenmaske, welche ein spezifisches Dateneingangsmuster
repräsentiert,
vor der Übertragung
exklusive-ODER-verknüpft
(XOR), um eine Fehlerkontrollcodeverletzung aufzuprägen. Falls
auf der Empfängerseite
berechnete und empfangene Paritätsbits
unterschiedlich sind, wird mindestens eine spezifische Maske mit dem
empfangenen Datenstrom XOR-verknüpft.
Allgemein gesagt, enthält
das empfangene System eine Liste von Masken, welche die gleichen
sind wie diejenigen des übertragenen
Systems. Die empfangenen Paritätsbits
werden erneut mit den berechneten Paritätsbits des XOR-verknüpften Produktes
des Datenrahmens und der Maske (XOR-Produkt) verglichen.
-
Der
Prozess wird für
jede im Empfänger
gespeicherte, spezifische Maske wiederholt. Wenn die empfangenen
Paritätsbits
von den berechneten Paritätsbits
abweichen, nimmt das empfangende System an, dass ein Übertragungsfehler
vorliegt. Wenn die empfangenen Paritätsbits mit den berechneten
Paritätsbits übereinstimmen,
folgert das empfangende System, dass der Eingangsdatenrahmen wiederhergestellt
wurde. Der Grund für
diese Schlussfolgerung ist, dass das XOR-Produkt des Datenrahmens
und der Maske der Originaldatenrahmen ist. Darüber hinaus ist die Maske, die
zur Wiederherstellung des Originaldatenrahmens genutzt wird, die
gleiche, wie die auf der Senderseite der Kommunikationsverbindung benutzte.
Dementsprechend kann das empfangende System also die Eingangsdatenbitmuster
bestimmen, weil die Maske per Definition ein spezifisches Signaldatenbitmuster
repräsentiert.
Deshalb ist der Empfänger
auch in der Lage, die Daten, die von der zweiten Quelle stammen,
zu rekonstruieren.
-
Die
Elemente des Systems beinhalten auf der Senderseite der Kommunikationsverbindung
einen Speicher, einen Fehlerschutz-Encoder und eine Logikeinheit.
Der Speicher enthält
mindestens eine Datenmaske, um mindestens ein mögliches Eingangsdatenbitmuster
zu repräsentieren.
Der Fehlerschutz-Encoder dient zur Generierung eines spezifischen
Fehlerschutzcodes. Die Logikeinheit dient zur Kombination einer
ausgewählten
Maske mit einem Datenrahmen. Die Erfindung enthält auch auf der Empfangsseite
einen Speicher, einen Fehlerschutz-Decoder und eine Logikeinheit.
Der Speicher beinhaltet mindestens eine Maske, welche mindestens
ein mögliches
Eingangsdatenbitstrommuster repräsentiert.
Die Logikeinheit dient zur Kombination der Maske mit dem empfangenen
Datenrahmen. Der Fehlerschutz-Decoder
dient zur Berechnung des empfangenen Signals, um die Paritätsbits für das empfangene
Signal zu bestimmen, und weiter vorausgesetzt, dass es keine Fehler
zur Wiederherstellung des Eingangsdatenbitmusters und des Eingangsdatenrahmens
gibt.
-
Das
Verfahren beinhaltet eine logische XOR-Verknüpfung eines Datenrahmens mit
einem Maskenbitmuster. Das XOR-Produkt
wird dann übertragen.
Auf der empfangenden Seite wird mindestens ein Maskenbitmuster mit
dem empfangenen Datenrahmen XOR-verknüpft. Dann werden die Paritätsbits für das XOR-Produkt
gerechnet. Zusätzlich
wird ein spezifisches Datenbitmuster entsprechend der Maske ausgegeben.
Wenn die Paritätsbits
nicht übereinstimmen,
wird der Prozess wiederholt, bis alle gespeicherten Masken mit dem
empfangenen Datenrahmen XOR-verknüpft wurden. Das Übertragungsfehlersignal
wird nur dann generiert, wenn keine Übereinstimmung der Paritätsbits für keines
der Produkte der gespeicherten Masken mit dem empfangenen Datenrahmen
erkannt wurde. Somit wurden Informationen, welche andererseits Nutzung
eines zweiten physikalischen Kanals erfordern, über einen zweiten logischen
Kanal übertragen,
wobei es zu einer Reduzierung der erforderlichen Kommunikationsressourcen
kommt.
-
1 ist
ein Funktionsblockdiagramm, welches ein übertragendes System und ein
empfangendes System in einem Kommunikationsnetzwerk zur Übertragung
eines primären
und eines sekundären, logischen
Kanals über
einen physikalischen Kanal darstellt. Bezugnehmend auf 1 enthält das Kommunikationssystem 100 einen
Quellen-Encoder 104 zur Kodierung eines Signals 108,
welches über
den primären
Kanal übertragen
werden soll. Beispielsweise kann Signal 108 ein analoges
Signal sein, welches die von einem Mikrofon aufgenommenen Geräusche repräsentiert.
Quellen-Encoder 104 kodiert das
Signal 108 in konventioneller Art. Der Quellen-Encoder 104 ist
mit einem Fehlerschutz-Encoder 112 durch die Leitung 116 verbunden.
Der Fehlerschutz-Encoder 112 funktioniert
generell so, dass er einen Fehlerkontrollcode generiert, welcher
mit einem zu übertragenden
kodierten Signal übertragen wird,
so dass ein Empfänger
feststellen kann, ob eine Fehlerkontrollcodeverletzung vorliegt.
Der Fehlerschutz-Encoder 112 enthält auch
einen Maskenauswähler 120 und
einen Logikschaltkreis 124. Der Maskenauswähler 120 dient
zur Auswahl einer Maske oder eines Datenbitmusters, welches dazu
benutzt werden kann, zusätzliche
Informationen über
den Sekundärenkanal
zu übertragen.
Der Logikschaltkreis 124 dient der logischen Kombination
der von dem Maskenauswähler 120 ausgewählten Maske
mit dem kodierten Signal, welches durch den Quellen-Encoder 104 entsteht.
Der Fehlerschutz-Encoder 112 ist
mit dem HF-Modulator 128 durch die Leitung 132 verbunden.
Der HF-Moderator 128 dient der Übertragung eines Datenrahmens,
den er über
die Leitung 132 empfangen hat. Es ist selbstverständlich,
dass diese Erfindung mit anderen Arten von Kommunikationsmedien
inklusive drahtlosen Netzwerken, T1-Verbindungen, Glasfaserkabeln
usw. angewendet werden kann.
-
Kommen
wir nun auf das Kommunikationssystem 100 von 1 zurück, auf
dem ein HF-Demodulator 136 dargestellt ist. Der HF-Demodulator 136 dient
dem Empfangen von Datenrahmen, welche von dem HF-Modulator 128 gesendet
wurden. Der HF-Demodulator
ist über
die Leitung 144 mit dem Fehlerschutz-Decoder 140 verbunden und überträgt dorthin
demodulierte Signale. Ein Fehlerschutz-Decoder 140 dient
generell der Analyse von Fehlerkontrollcodes, die mit dem demodulierten
Signal empfangen werden und zur Feststellung, ob eine Fehlerschutzcodeverletzung
vorliegt. Der Fehlerschutz-Decoder 140 enthält auch
einen Maskenauswahlschaltkreis 146 und einen Logikschaltkreis 148.
Der Maskenauswahlschaltkreis 146 dient zur Auswahl einer Maske
oder eines Datenbitmusters, welches mit dem Datenanteil des demolierten
Signals durch den Logikschaltkreis 148 zu verbinden ist.
Generell dienen der Maskenschutz-Decoder 146 und der Logikschaltkreis 148 zur
Wiederherstellung des kodierten Signals (primär Signal), wie es zum Quellen-Encoder 104 zum
Fehlerschutz-Encoder 112 über die Leitung 116 übertragen
wurde. Der Maskenauswahlschaltkreis 146 und der Logikschaltkreis 148 dienen
auch zur Feststellung, welche zusätzlichen Informationen über den
sekundären
logischen Kanal (primärer,
physikalischer Kanal) durch den HF-Modulator 128 übertragen
wurden. Der Fehler-Schutz- Encoder 140 ist auch
mit dem Quellen-Decoder 152 durch die Leitung 156 verbunden
und erzeugt dadurch das wiederhergestellte primäre Signal. Der Quellen-Decoder 152 dient
zur Dekodierung und Wiederherstellung des primären Signals und so zur Erzeugung
des Ausgangssignals 160.
-
Im
Betrieb empfängt
das Kommunikationssystem 100 ein Eingangssignal 108 zur Übertragung. Genauer
gesagt kodiert der Quellen-Encoder 104 das Eingangssignal 108,
um das Eingangssignal 108 in eine für die Übertragung brauchbare Form
zu konvertieren. Nachdem das Eingangssignal 108 kodiert und
zu dem Fehlerschutz-Encoder 112 übertragen wurde, berechnet
der Fehlerschutz-Encoder ein Fehlerkontrolcode für das kodierte Signal. Entsprechend dem
bevorzugten Ausführungsbeispiel
erzeugt zum Beispiel der Filterschutz-Encoder 112 Paritätsbits entsprechend
einem CRC-Code. Natürlich
können auch
andere Arten von Fehlercodes genutzt werden. Zum Beispiel kann der
Fehlerschutz-Encoder 112 Paritätsbits entsprechend dem Bose-Chauhuri-Hocquenghen-Code
(BCH) oder irgendeines beliebigen anderen, äquivalenten Codes, die dem
Fachmann bekannt sind, erzeugen.
-
Der
Fehlerschutz-Encoder 112 nutzt den Logikschaltkreis 124 zur
Kombination des kodierten Quellen-Signals und einer spezifischen
Maske oder eines Datenbitmusters. Der Fehlerschutz-Encoder enthält einen
Speicher mit einem Maskenauswähler 120 zum
Speichern von mindestens einer Maske. Jede Maske repräsentiert
ein spezifisches Signal, ein Ereignis oder eine Nachricht, die zu
ausgewählten Zeiten
mittels des sekundären
Kanals übertragen werden
sollen. Beispielsweise kann der Fehlerschutz-Encoder 112 auch
sekundäre
Signale 122 von einer zweiten Quelle (nicht explizit dargestellt) empfangen,
die zusammen mit dem kodierten Signal, das vom Quellen-Encoder 104 empfangen
wurde, zu übertragen
sind. Wenn zum Beispiel die sekundären Signale zwei Leitungen
umfassen, die vier mögliche Eingangsstati
umfassen (z.B. 00, 01,10 und 11), enthält der Maskenspeicher mindestens
drei Masken, um die drei Eingangs-Stati, welche einen Wert größer Null
haben, zu repräsentieren.
Der zweite Satz von Signalen kann entweder aus Signalen einer externen,
generierten Quelle oder aus intern generierten Signalen bestehen.
Zum Beispiel können
die sekundären
Signale Steuer- oder Statussignale umfassen, die durch die CPU erzeugt
werden.
-
In
dem bevorzugten Ausführungsbeispiel
ist der Satz von Maskenmustern so ausgewählt, um die Wahrscheinlichkeit
von unerkannten Fehlerdurchgängen
zu reduzieren. Z.B. könnte
der Eingangsstatus von "01" durch ein Maskenbitmuster
definiert sein, welches durch "0110100111100011" definiert ist. Z.B.
repräsentiert
das Maskenbitmuster ein Muster, welches im Wesentlichen verschieden
zu einem Codewort ist, welches aus einer Kombination des primären Signals
und der Paritätsbits
gebildet ist. Es wird ein Maskenmuster ausgewählt, welches, wenn typische Übertragungsfehler
passieren, nicht substanziell die Wahrscheinlichkeit erhöht, sondern
die Wahrscheinlichkeit dafür,
einen unentdeckten Fehler zu haben, reduziert.
-
Genauer
werden Maskenbitmuster ausgewählt,
die nicht einem Codewort gleich sind, wenn einige Bits in einem
logischen Zustand empfangen werden, der anders als beim Versenden
ist. Generell wird ein Maskemuster anfänglich durch einen Versuch-
und Fehlerprozess ausgewählt.
In solch einem Auswahlprozess werden vorgeschlagene Maskenmuster
verworfen oder angenommen, nachdem sie mit einem spezifischen Satz
von Codewörtern
verglichen wurden.
-
Nachdem
der Fehlerschutz-Encoder die Auswahlmaske und das kodierte Eingangssignal
zur Bildung eines kombinierten Signals verbunden hat, wird das kombinierte
Signal zusammen mit dem Fehlerschutzcode an den HF-Modulator 128 übergeben. Der
HF-Demodulator 136 empfängt
und demoduliert das Signal, welches vom HF-Moderator 128 übertragen
wurde. Der HF-Demodulator überträgt dann
das modulierte Signal an den Fehlerschutz-Decoder 140. Der
Fehlerschutz-Decoder 140 stellt fest, ob eine Maske mit
einem primären
Signal verbunden wurde, und wenn dem so ist, wird der übertragende
Informationsinhalt festgestellt. Wenn ein Fehler während der Übertragung
aufgetreten ist, wird keiner der berechneten und empfangenen Fehlercodes übereinstimmen.
Darüber
hinaus wird der Fehlerschutz-Decoder 140 nicht in der Lage
sein, das primäre
Signal wiederherzustellen oder die übertragende Information, die
einer Maske entspricht, zu extrahieren.
-
Genauer
untersucht der Fehlerschutz-Decoder 140 die empfangenen
Paritätsbits
und vergleicht sie mit den berechneten Paritätsbits, die auf den empfangenen
Daten basieren. Wenn kein Maskenmuster mit dem primären Signal
kombiniert wurde und kein Übertragungsfehler
aufgetreten ist, sollten die berechneten und empfangenen Paritätsbits gleich
sein. Wenn auf der anderen Seite eine Maske mit den primären Signalen
kombiniert wurde oder wenn ein Übertragungsfehler
aufgetreten ist, werden die berechneten Paritätsbits nicht mit den empfangenen
Paritätsbits übereinstimmen.
Dementsprechend kombiniert der Fehlerschutz-Decoder 140 logisch jede
in dem Empfängersystem
gespeicherte Maske mit dem empfangenen Signal, bis die berechneten und
empfangenen Paritätsbits übereinstimmen.
Angenommen, dass kein Übertragungsfehler
vorliegt, dann resultiert die logische Kombination von einem der
Maskenmuster mit den empfangenen Daten in der Wiederherstellung
des originalen primären
Signals. Nachdem das originale, primäre Signal wiederhergestellt
ist, sind die berechneten Paritätsbits
und die empfangenen Paritätsbits
gleich. Dieses Ergebnis folgt, weil, wenn A XOR B = C, dann ist
C XOR B = A. Dementsprechend wird das primäre Signal wieder hergestellt,
wenn die gleiche Maske durch eine Exklusiv-OR-Funktion mit dem empfangenen
Datenstrom logisch verknüpft
wird.
-
Zu
diesem Zeitpunkt hat der Fehlerschutz-Decoder 140 das originale,
primäre
Signal wieder hergestellt, und das wieder hergestellte Signal kann
an den Quellen-Decoder 152 über die Leitung 156 geleitet
werden. Zusätzlich
kann der Fehlerschutz-Decoder 140 feststellen, welches
Muster genutzt wurde, um das primäre Signal wieder herzustellen.
Der Fehlerschutz-Decoder 140 ist auch in der Lage, das
gleiche Datenbitmuster auszugeben, welches der Grund für die Auswahl
der spezifischen Maske war. Dieses passiert deshalb, weil jede Maske ein
Ereignis oder ein Datenbitmuster repräsentiert.
-
2 ist
ein Funktionsblockdiagramm von einem Fehlerschutz-Encoder entsprechend
einem bevorzugten Ausführungsbeispiel
der Erfindung. 2 zeigt ein Ausführungsbeispiel
eines Fehlerschutz-Encoders 112 von 1. Die CPU 200 ist
so angeschlossen, dass sie die Daten 204 über die
Leitung 208 empfangen kann. Für das dargestellte Ausführungsbeispiel
ist die CPU 200 über
die Leitung 216 mit der Logikvorrichtung 212 verbunden.
Leitung 216 stellt den primären Datenkanal dar. Dementsprechend
werden die Daten 204 durch die CPU 200 über die
Leitung 216 zur Logikvorrichtung 212 übertragen.
-
Die
Logikvorrichtung 212 dient der Generierung und dem Anhängen von
CRC-Bits. Es sei nochmals erwähnt,
dass konventionelle Arten von Fehlerschutzsystemen genutzt werden
können.
Im Falle des Ausführungsbeispiels
in 2 wird eine CRC-Fehlerüberprüfung entsprechend dem bevorzugten
Ausführungsbeispiel
der Erfindung durchgeführt.
Genauer ist die CPU 200 auch mit der Logikvorrichtung 220 über die
Leitung 224 verbunden. Die Leitung 224 ist der
sekundäre
Datenkanal. Die Leitung 224 kann durch diskrete Leitungen
oder durch die unterschiedlichsten Arten von Datenbussen gebildet
sein.
-
Die
Logikvorrichtung 220 dient zur Steuerung einer Liste von
Masken, wobei es eine Maske für
jeden möglichen, über Leitung 224 empfangenen Datenstatus
gibt. Dementsprechend dient die Logikvorrichtung 220 auch
der Auswahl einer Maske aus der Liste der Masken entsprechend einem über Leitung 224 empfangenen
Datenstatus. Der Datenstatus oder das Datenmuster, welches über die
Leitung 224 empfangen wurde, können Signale sein, die von der
CPU 200 oder von außerhalb
der CPU 200 herrühren.
-
Sowohl
die Logikvorrichtung 212 als auch die Logikvorrichtung 220 sind
mit dem Exklusiv-OR-Schaltkreis 228 über die Leitungen 232 und 236 verbunden.
Der Exklusiv-OR-Schaltkreis 228 verbindet
logisch die Signale, welche über
die Leitungen 232 und 236 empfangen wurden, um
einen Datenrahmen zu formen, welcher einen Fehlerkontrollcode zur Übertragung über Leitung 240 aufgeprägt hat.
Das System in 2 kombiniert deshalb die Informationen,
die über
den zweiten Datenkanal übertragen
werden, mit den Informationen, die über den primären Datenkanal übertragen
werden. Somit können
die Signale von beiden Kanälen über einen – hier durch
die Leitung 240 repräsentierten
Datenkanal – übertragen
werden.
-
Im
Betrieb werden die durch die CPU 200 über die Leitung 224 übertragenen
Daten durch eine beliebige Anzahl von ausgewählten Ereignissen repräsentiert.
Beispielsweise repräsentiert
jeder logische Status des über
die Leitung 224 übertragenen Signals
ein spezifisches Steuersignal oder Kommando, welches den über den
sekundären
Datenkanal übertragenen
Daten entspricht. Alternativ kann jeder logische Status einen Fehlerstatus,
ein Statussignal oder ein anderes Datensignal repräsentieren.
Somit empfängt
die Logikvorrichtung 220 die unterschiedlichen, sekundären Dateneingangssignale
auf der Leitung 224, wenn die Logikvorrichtung 212 die
primären
Daten über
die Leitung 216 empfängt.
Die Logikvorrichtung 220 erzeugt die Maskenmuster entsprechend
dem Status der über
Leitung 224 empfangenen Daten und überträgt die korrespondierende Maske
zu dem Exklusiv-OR-Schaltkreis 228. Zur gleichen Zeit überträgt die Logikvorrichtung 212 die
primäre Datenkanalinformation
mit anhängenden
CRC-Bits zum Exklusiv-OR-Schaltkreis 232. Der Exklusiv-OR-Schaltkreis 228 kombiniert
dann die über
die beiden Leitungen 232 und 236 empfangenen Daten, um
einen Kanal von Daten auf Leitung 240 zu erzeugen, wobei
der Datenrahmen eine aufgeprägte
Fehlerkontrollcodeverletzung aufweist, welche dem sekundären Dateneingang
entspricht.
-
3 ist
ein funktionales Blockdiagramm eines Fehlerschutz-Decoders entsprechend
einem bevorzugten Ausführungsbeispiel
der Erfindung. Bezugnehmend auf 3 empfängt die
CPU 300 Datenrahmen 302 über die Leitung 304.
Wie dargestellt ist die CPU 300 einerseits durch die Leitung 312 an den
Exklusiv-OR-Schaltkreis 308 und andererseits über die
Leitung 320 an die Logikvorrichtung 316 angeschlossen.
Generell überträgt die CPU 300 den empfangenen
Datenrahmen über
die Leitung 312 zum Exklusiv-OR-Schaltkreis 308 und die
Kontrollsignale über
die Leitung 320 zur Logikvorrichtung 316. Die
Logikvorrichtung 316 wählt
eins Maske aus und ist so angeschlossen, dass sie die ausgewählte Maske
in Reaktion auf das empfangene Kontrollsignal über die Leitung 324 zum
Exklusiv-OR-Schaltkreis 308 überträgt. Der
Ausgang des Exklusiv-OR-Schaltkreises 308 ist über die
Leitung 332 an die Logikvorrichtung 328 angeschlossen.
Der Ausgang der Logikvorrichtung 328 ist andererseits über die
Leitung 336 an die CPU 300 angeschlossen. Der
Exklusiv-OR-Schaltkreis 308 dient der logischen Verknüpfung des über die
Leitung 312 empfangenen Datenrahmens mit der über die
Leitung 324 empfangenen Maske. Die Logikvorrichtung 328 dient
zur Berechnung und zum Vergleich von Paritätsbits. Beispielsweise führt die
Logikvorrichtung 328 in dem bevorzugten Ausführungsbeispiel
eine CRC-Fehlerüberprüfung aus.
-
Im
Betrieb empfängt
die CPU 300 den Datenrahmen 302 über die
Leitung 304 und überträgt den Datenrahmen 302 zum
Exklusiv-OR-Schaltkreis 308 über die Leitung 312.
Anfänglich
ist es dem Datenrahmen 302 möglich, unverändert den
Exklusiv-OR-Schaltkreis 308 zu passieren. Dieses erlaubt es
der Logikvorrichtung 328, seine Fehlerüberprüfung am empfangenen Datenrahmen 302 durchzuführen. Wenn
kein Übertragungsfehler
aufgetreten ist und wenn keine Verletzung des Fehlerkontrollcodes durch
Kombination einer Maske mit dem primären Signal auf der Senderseite
aufgeprägt
wurde, wird es die CPU 300 dementsprechend feststellen
und den primären
Kanaldatenausgang ohne eine Kombination des Datenrahmens mit den
verschiedenen Masken in der Logikvorrichtung 316 erzeugen.
-
Um
den Datenrahmen 302 das ungehinderte Passieren durch den
Exklusiv-OR-Schaltkreis 308 zu ermöglichen, überträgt die CPU 300 in
dem bevorzugten Ausführungsbeispiel
nicht ein Kontrollsignal zur Logikvorrichtung 316 über die
Leitung 320, wenn die CPU 300 zum ersten Mal den
empfangenen Datenrahmen 302 zum Exklusiv-OR-Schaltkreis 308 überträgt. Dementsprechend
gibt die Logikvorrichtung 316 keine Maske an den Exklusiv-OR-Schaltkreis 308 aus.
In einem alternativen Ausführungsbeispiel
wird ein initiales Steuersignal über
die Leitung 320 übertragen,
welches die Logikvorrichtung 316 veranlasst, die Übertragung über seine
Ausgangsleitung 324 zu stoppen. In einem weiteren Ausführungsbeispiel
bewirkt das über
die Leitung 320 übertragende
Steuersignal, dass die Logikvorrichtung 316 ein Datenbitmuster überträgt, welches,
wenn es logisch durch den Exklusiv-OR-Schaltkreis 308 über die
Leitung 312 mit dem empfangenen Datenstrom kombiniert wird,
nicht den Wert der über
die Leitung 312 empfangenen Datenrahmen verändert. Beispielsweise
kann die Logikvorrichtung 316 ein aus lauter Nullen bestehendes
Maskenmuster übertragen.
-
Wenn
die Logikvorrichtung 328 den Ausgang vom Exklusiv-OR-Schaltkreis 308 empfängt, berechnet
sie einen CRC-Wert und vergleicht den berechneten CRC-Wert mit einem
empfangenen CRC-Wert. Der empfangene CRC-Wert ist einer, welcher
ursprünglich
durch die CPU 300 empfangen wurde und welcher durch den
Exklusiv-OR-Schaltkreis 308 auf die Leitung 332 zum Empfang
durch die Logikvorrichtung 328 gegeben wurde. Wenn die
Logikvorrichtung 328 feststellt, dass die berechneten und
empfangenen CRC-Werte übereinstimmen,
produziert sie auf Leitung 336 ein Signal, welches "Durchlassen" bedeutet. Es überträgt auch
die empfangenen Datenrahmen zur CPU 300. Wenn die CRC-Werte
nicht miteinander übereinstimmen,
produziert die Logikvorrichtung 328 auf der Leitung 336 ein
Signal, welches "Fehler" bedeutet. Wenn die
CPU ein "Durchlassen"-Signal von der Logikvorrichtung 328 empfangen
hat, gibt sie den von der Logikvorrichtung 328 empfangenen
Datenrahmen auf dem primären
Datenkanal 340 aus. Weil die CPU 300 auch weiß, welches
Maskenmuster im Exklusiv-OR-Schaltkreis 308 mit dem Datenrahmen
kombiniert wurde, kann sie die durch die Maske repräsentierten
Dateneingangsmuster rekonstruieren und diese auf der Leitung 344 ausgeben.
Deshalb definieren die Leitungen 340 und 344 effektiv
den primären
Datenkanal und den sekundären
Datenkanal.
-
Wenn
hingegen die CPU 300 ein "Fehler"-Signal auf der Leitung 336 empfängt, sendet
sie auf Leitung 320 Kontrollsignale an die Logikvorrichtung 316,
welche die Logikvorrichtung 316 veranlassen, ein Maskenmuster
an den Exklusiv-OR-Schaltkreis 308 zu senden. Die CPU 300 überträgt wiederum
den empfangenen Datenrahmen 302 über die Leitung 312 zu
dem Exklusiv-OR-Schaltkreis 308, und die Logikvorrichtung 324 überträgt ein Maskenmuster über die
Leitung 334. Der Exklusiv-OR-Schaltkreis 308 kombiniert
logisch die beiden Eingangssignale und gibt das Ergebnis über die
Leitung 332 aus. Wie vorher beschrieben, empfängt die
Logikvorrichtung 328 den Ausgang des Exklusiv-OR-Schaltkreises 308 und
bestimmt, ob der berechnete CRC-Wert und der empfangene CRC-Wert übereinstimmen.
Die Logikvorrichtung 328 erzeugt dann dementsprechend ein "Durchlassen"-Signal oder ein "Fehler"-Signal. Dieser Prozess
des Ausprobierens von verschiedenen aus dem Speicher ausgewählten Masken
wird durch die CPU 300 solange fortgesetzt, bis ein "Durchlassen" empfangen wurde,
oder bis der auf Leitung 304 empfangene Datenrahmen in
der Logikvorrichtung 316 mit jeder gespeicherten Maske
logisch kombiniert wurde. Wenn ein "Durchlassen"-Signal nicht empfangen wurde, nachdem
alle Masken mit dem Datenrahmen 302 kombiniert wurden,
schließt
die CPU 300, dass ein Übertragungsfehler
aufgetreten ist. Wenn ein "Durchlassen" empfangen wurde,
gibt die CPU 300 das rekonstruierte, primäre Signal
auf Leitung 340 und das Datenbitmuster auf Leitung 344 aus.
Dieses Datenbitmuster ist das Datenmuster, für welches eine ausgewählte Maske
mit dem primären Signal
kombiniert wurde.
-
4 ist
ein Flussdiagramm, das ein Verfahren zur Erzeugung von 2 logischen
Kanälen über einen
physikalischen Kanal entsprechend dem bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung darstellt. Im ersten Schritt wählt der
Fehlerschutz-Encoder 112 in 1 eine Maske
aus, welche mit einem kodierten Signal kombiniert werden soll (Schritt 410).
Allgemein wird die Maske durch den Fehlerschutz-Encoder 112 in 1 auf
der Basis des logischen Status eines Eingangssignals oder eines spezifizierten,
internen Signals, welches mit einem kodierten Eingangssignal übertragen
werden soll, ausgewählt.
Ein Masken speichernder Fehlerschutz-Encoder 112 enthält mindestens
eine Maske. Darüber
hinaus enthält der
Maskenspeicher mindestens eine Maske für jeden spezifizierten Informationsteil
oder jedes Kontrollsignal, der oder das übertragen werden soll. Das
kodierte Eingangssignal wird dann logisch mit der ausgewählten Maske
kombiniert (Schritt 415). In dem bevorzugten Ausführungsbeispiel
werden das kodierte Signal und die Maske logisch durch eine Exklusiv-OR-Operation
kombiniert. Danach wird das logisch kombinierte Signal durch den
HF-Modulator 128 übertragen
und von dem HF-Demodulator 136 in 1 empfangen
(Schritt 420).
-
Nach
dem Empfang des Signals vom HF-Modulator 128 überträgt der HF-Demodulator
ein demoduliertes Signal zum Fehlerschutz-Decoder 140.
Der Fehlerschutz-Decoder 140 berechnet die Paritätsbits für das empfangene
Signal und vergleicht sie mit den empfangenen Paritätsbits (Schritt 425).
Der Fehlerschutz-Decoder 140 stellt dann fest, ob die berechneten
und empfangenen Paritätsbits miteinander übereinstimmen
(Schritt 430). Wenn sie übereinstimmen (es wurde kein
Fehler festgestellt), dann wird das empfangene Signal von dem Fehlerschutz-Decoder 140 an
den Quellen-Decoder 152 ausgegeben
(Schritt 435). Wenn es keine Übereinstimmung im Schritt 430 gibt
(ein Fehler oder eine aufgeprägte
Verletzung wurde festgestellt), wird eine Maske ausgewählt und
dann logisch mit dem empfangenen und dem demodulierten Signal im
Fehlerschutz-Decoder 140 kombiniert. Wie oben beschrieben,
wird in dem bevorzugten Ausführungsbeispiel das
empfangene und demodulierte Signal logisch mit einer Maske durch
die Exklusiv-OR-Funktion kombiniert (Schritt 440). Wenn
die gleiche Maske durch die Exklusiv-OR-Funktion zuerst mit einem
kodierten Signal und dann mit dem Produkt der Maske und dem kodierten
Signal kombiniert wird, ist das Ergebnis das ursprüngliche
Signal (das originale, kodierte Signal). Somit wird das originale
kodierte Signal wiederhergestellt. Nachdem das geschehen ist, sollten
die berechneten und die empfangenen Paritätsbits zueinander identisch
sein. Als nächstes
werden die Paritätsbits
erneut für
das empfangene Signal berechnet und mit den empfangenen Fehlercodes
verglichen (Schritt 445). Nachdem diese beiden Sätze von
Paritätsbits
verglichen wurden, bestimmt der Fehlerschutz-Decoder 140,
ob die Werte miteinander übereinstimmen
(Schritt 450). Wenn dem so ist, kann der Decoder 140 schließen, dass
kein Fehler festgestellt wurde, und er kann so das empfangene Signal
und die durch die Maske repräsentierten
Sekundärinformationen
ausgeben (Schritt 455). An diesem Punkt wurde das kodierte
Signal, welches ursprünglich
mit einer Maske kombiniert wurde, wiederhergestellt. Darüber hinaus
weiß der
Fehlerschutz-Decoder 140 jetzt welche Maske zur Wiederherstellung
des Signals verwendet wurde. Weil der Fehlerschutz-Decoder 140 weiß, welche
Maske zur Wiederherstellung des Signals benutzt wurde, kann er die
Sekundärinformationen
feststellen, die zusammen mit dem kodierten Signal über den
Primärenkanal übertragen wurde.
Der Grund für
diese Schlussfolgerung liegt darin, dass jede Maske ein Ereignis
oder Datenmuster repräsentiert.
-
Wenn
auf der anderen Seite in Schritt 450 die berechneten und
empfangenen Paritätsbits
nicht miteinander übereinstimmen,
stellt der Decoder 140 fest, ob alle Masken logisch mit
dem empfangenen Signal kombiniert wurden (Schritt 460).
Wenn eine oder mehrere Masken nicht mit dem demodulierten Signal
kombiniert wurden, wird eine der nicht getesteten Masken ausgewählt, und
die Schritte 440 bis 470 werden wiederholt. Wenn
hingegen alle Masken mit dem demodulierten Signal kombiniert wurden
und die berechneten und empfangenen Paritätsbits nicht übereinstimmen,
dann liegt ein Übertragungsfehler vor.
Dementsprechend schließt
Fehlerschutz -Decoder 140, dass ein Fehler aufgetreten
ist und reagiert entsprechend (Schritt 465). Beispielsweise
kann der Fehlerschutz-Decoder 140 dem HF-Modulator 128 implizit
signalisieren, mittels der gut bekannten ARQ-Techniken eine neuen Übertragungsversuch anzufordern.
-
5 ist
eine Tabelle, die mit mehr Einzelheiten das Verfahren der Auswahl
einer Maske des Schrittes 410 in 4 darstellt.
Die Tabelle in 5 enthält drei Spalten. Eine erste
Spalte reflektiert den logischen Status eines Eingangs A, eine zweite
Spalte repräsentiert
den logischen Status eines Eingangs B, und eine dritte Spalte präsentiert,
welche gespeicherte Maske für
die verschiedenen Kombinationen der A- und B-Eingänge genutzt
werden soll. Beispielsweise können
die Eingangsleitung A und B genutzt werden, um auszuwählen, welche
Maske logisch mit dem Eingangssignal kombiniert werden soll. Auf
der Empfangsseite wird im Fehlerschutz-Decoder 140 ein äquivalenter
Satz von Masken gespeichert. Dementsprechend wird, wenn die Eingangssignale
für A und
B NULL und EINS sind, die Maske Nr. 2 ausgewählt und
logisch mit dem Eingangssignal kombiniert. Wenn der Fehlerschutz-Decoder 140 in 1 entsprechend
Maske 2 logisch mit dem empfangenen Signal vom HF-Demodulator 136 kombiniert,
stimmen die berechneten und empfangenen Paritätsbits miteinander überein.
Wenn Fehlerschutz-Decoder 140 festgestellt hat, dass Maske 2 zur
Wiederherstellung des originalen, kodierten Signals benutzt wurde,
kennt er auch die Sekundärinformationen,
welche mit dem primären
Signal übertragen
wurden. Hinsichtlich eines Systems, welche durch die Tabelle in 5 repräsentiert
ist, und entsprechend der vorliegenden Erfindung ist das Datenbitmuster,
welches über
den sekundären,
logischen Kanal übertragen
wurde, gleich einem "01"-Bitmuster für die A-
und B-Eingangsleitungen.
Deshalb kann – wie
gezeigt – Information
von zwei Quellen über
einen physikalischen Kanal übertragen
werden, wobei es zu einer Reduzierung der Anzahl der für die Kommunikation
notwendigen, physikalischen Kanäle kommt.
-
Obwohl
ein Ausführungsbeispiel
und die Methode und Vorrichtung der vorliegenden Erfindung in den
begleitenden Zeichnungen dargestellt und in der vorangegangenen,
detaillierten Beschreibung beschrieben wurde, ist es selbstverständlich,
dass die Erfindung nicht durch das offenbarte Ausführungsbeispiel
begrenzt ist, sondern dass es möglich
ist, eine Vielzahl von anderen Aufbauten, Veränderungen und Ersetzungen vorzunehmen,
ohne von der Erfindung, wie sie durch die folgenden Ansprüche definiert
ist, abzuweichen.
-
Insbesondere
und obwohl die vorliegende Erfindung im Kontext eines drahtlosen
Kommunikationssystems beschrieben wurde, ist es dem Fachmann, dem
die vorliegende Erfindung erklärt
wurde, klar, dass die vorliegende Erfindung genauso auf Draht gebundenen
Kommunikationssysteme wie auf drahtlose angewendet werden kann.
-
Außerdem kann
die vorangehend beschriebene Vorrichtung genauso gut als Programm
für einen
Mikroprozessor oder einen digitalen Signalprozessor ausgeführt sein.