DE10045671B4

DE10045671B4 - Testvorrichtung und Testverfahren für eine integrierte Halbleiterschaltung

Info

Publication number: DE10045671B4
Application number: DE10045671A
Authority: DE
Inventors: Masahiro Ishida; Takahiro Yamaguchi; Yoshihiro Hashimoto
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-09-17
Filing date: 2000-09-15
Publication date: 2010-07-01
Anticipated expiration: 2020-09-16
Also published as: DE10045671A1; US6593765B1; JP2001091568A

Abstract

Testvorrichtung für eine integrierte Halbleiterschaltung, umfassend
eine Testmuster-Eingabeeinrichtung (14) zum Eingeben einer Testmustersequenz in die Halbleiterschaltung für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung;
eine Messeinrichtung (16, 16a) zum Messen eines transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der Halbleiterschaltung aktiviert ist; und
eine Fehlererfassungseinrichtung (18) zum Beurteilen des Vorliegens oder Nicht-Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung auf der Grundlage des von der Messeinrichtung (16, 16a) gemessenen transienten Energieversorgungsstroms (I_DDT);
wobei
die Messeinrichtung (16, 16a) zum Messen des transienten Energieversorgungsstroms (I_DDT) eine Impulsbreite (t_PW) einer Wellenform dieses Stroms misst, wobei die Impulsbreite (t_PW) bestimmt ist durch ein Zeitintervall zwischen einer Zeit (τ_O) der Aktivierung des Pfads der Halbleiterschaltung und einer Zeit (τ_IDD) eines letzten Maximums oder einer abfallenden Flanke der Wellenform des transienten Energieversorgungsstroms (I_DDT); und...

Description

Die Erfindung betrifft Testvorrichtungen und Testverfahren für eine integrierte Halbleiterschaltung, sowie eine Verzögerungszeit-Messvorrichtung und ein Verzögerungszeit-Messverfahren.
Aus der Veröffentlichung von Cole et al: ”Transient Power Supply Voltage Analysis for Detecting IC Defects” in Proc. IEEE Intern. Test Conf., 1997, Seiten 23–31, ist eine Testvorrichtung für eine integrierte Halbleiterschaltung bekannt, umfassend eine Testmuster-Eingabevorrichtung zum Eingeben einer Testmustersequenz in die Halbleiterschaltung, um einen Pfad zu aktivieren, eine Messvorrichtung zum Messen einer transienten Energieversorgungsspannung, welche die Halbleiterschaltung beaufschlagt, während der sich im Test befindliche Pfad gerade aktiviert ist, und eine Fehlererfassungsvorrichtung zum Beurteilen, ob der sich im Test befindliche Pfad einen Fehler aufweist, wobei die Beurteilung auf Basis der gemessenen Energieversorgungsspannung erfolgt.
Aus der Veröffentlichung von Sachdev, Jannsen, Zierer: ”Defect Detecion with Transient Current Testing and ist Potential for Deep Sub-micron CMOS Ics” in Proc. IEEE Intern. Test Conf., 1998, Seiten 204–213, ist eine im Prinzip ähnliche Testvorrichtung für eine integrierte Halbleiterschaltung bekannt. Dort ist beschrieben, dass mit einem Testverfahren, welches einen transienten Stromwert eines Energieversorgungsstroms misst, Fehler von Einrichtungen mit hohen Pegeln von Hintergrundströmen erfassen kann.
Aus der Veröffentlichung von Segura, De Paul, Roca, Isern, Hawkins: ”Experimental Analysis of Transient Current Testing based an Charge Observation” in Electronic Letters, März 1999, Vol. 35 Nr. 6, Seiten 441–443, geht eine Technik hervor, bei welcher ein offener Fehler auf der Grundlage einer Ladungsbeobachtung erfasst wird, wobei Ladungswerte für offene Fehler unter einer Fehlerfreigrenze liegen.
Aus der Veröffentlichung von Makki, Nagele: ”Transient Power Supply Current Testing of Digital CMOS Circuits” in Proc. IEEE Intern. Test Conf., 1995, Seiten 892–901, ist es bekannt, dass mikro-offene Fehler und widerstands-offene Fehler unter den allgemeinen Begriff ”offene Defekte” fallen.
Aus der Veröffentlichung von Soden und Hawkins: Electrical Properties and Detection Methods for CMOS IC Defects” in Proc. European Test Conference, 1989, Seiten 159–167, sind mehrere Fehlerarten, wie Kurzschluss-Fehler und Offen-Fehler, bei der Herstellung von CMOS ICs beschrieben.
Ein mikro-offener Defekt ist ein sehr kleiner Leitungsbruchdefekt, der in einer Signalleitung stattfindet. Ein sehr kleiner Betrag eines Tunnelstroms fließt durch den mikro-offenen Defekt. Ein widerstands-offener Defekt ist ein Defekt, bei dem ein Kontaktwiderstand zwischen Signalleitungen aufgrund eines defekten Kontakts höher als ein normaler Wert wird und ein Widerstandswert der Signalleitungen aufgrund eines Bruchs der Signalleitungen höher wird. Ein Strom, der durch einen widerstands-offenen Defekt fließt, wird kleiner als ein normaler Wert.
Wenn ein mikro-offener Defekt oder ein widerstands-offener Defekt in einer Signalleitung vorhanden ist, wird eine Übergangszeit eines Signals verzögert und demzufolge wird eine Pfadverzögerungszeit länger. Ein mikro-offener Defekt und ein widerstands-offener Defekt erhöhen oft einen Strom, der durch eine Schaltung fließt, wodurch der Energieverbrauch erhöht wird. Somit sind der mikro-offene Defekt und der widerstands-offene Defekt Faktoren, die eine Realisation von integrierten Halbleiterschaltungen mit hoher Geschwindigkeit und einem geringen elektrischen Energieverbrauch behindern.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Testvorrichtung und ein Testverfahren für integrierte Halbleiterschaltungen sowie eine Verzögerungszeit-Messvorrichtung und ein Verzögerungszeit-Messverfahren bereitzustellen, die eine sichere Fehlererfassung ermöglichen, insbesondere auch die Erfassung von mikro-offenen oder widerstands-offenen Fehlern und von Stuck-at Fehlern.
Erfindungsgemäß wird diese Aufgabe mit einer Testvorrichtung nach Patentanspruch 1, 3, 4 oder 6 bzw. mit einem Testverfahren nach einem der Patentansprüche 8 bis 10 oder 12 bzw. mit einer Verzögerungszeit-Messeinrichtung nach Anspruch 13 bzw. mit einem Verzögerungszeit-Messverfahren nach Anspruch 14 gelöst.
Weiterbildungen der Erfindung ergeben sich aus jeweils nachgeordneten Unteransprüchen.
Bevorzugte Ausführungsformen von erfindungsgemäßen Testvorrichtungen und Testverfahren sind weiter unten anhand der nachfolgend aufgeführten Zeichnungen näher beschrieben.
KURZBESCHREIBUNG DER ZEICHNUNGEN
In den Zeichnungen zeigen:
1A bis 1D Ansichten von transienten Ansprechverhalten eines CMOS Inverters;
2A und 2B vergrößerte Ansichten von Wellenformen von transienten Ansprechverhalten des CMOS Inverters;
3A bis 3C Ansichten eines grundlegenden Prinzips einer integrierten Halbleiterschaltung mit einer Vielzahl von Logikgattern;
4A bis 4C Konzeptansichten eines grundlegenden Prinzips des herkömmlichen Verzögerungsfehler-Testverfahrens;
5A und 5B Zeitdiagramme, die ein grundlegendes Prinzip des Testverfahrens für integrierte Halbleiterschaltungen gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen;
6 ein Blockdiagramm einer Verzögerungszeit-Messvorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
7 ein Blockdiagramm eines Beispiels einer Messeinrichtung für eine transiente Energieversorgungsstrom-Wellenform;
8 ein Blockdiagramm eines anderen Beispiels der Messeinrichtung für die transiente Energieversorgungsstrom-Wellenform;
9 ein Flussdiagramm des Verzögerungszeit-Messverfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung;
10 ein Blockdiagramm der Testvorrichtung für integrierte Halbleiterschaltungen gemäß der ersten Ausführungsform der vorliegenden Erfindung;
11 ein Flussdiagramm des Testverfahrens für integrierten Halbleiterschaltungen gemäß der ersten Ausführungsform der vorliegenden Erfindung;
12 ein Flussdiagramm des Testverfahrens, bei dem der Test wiederholt wird;
13 ein Flussdiagramm des Verzögerungsfehler-Testverfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung;
14 ein Flussdiagramm des Stuck-at Fehler-Testverfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung;
15A und 15B Zeitdiagramme eines grundlegenden Prinzips des Testverfahrens für integrierte Halbleiterschaltungen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
16 eine Ansicht der Testvorrichtung für integrierte Halbleiterschaltungen gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
17 eine Ansicht eines Beispiels einer Messeinrichtung für einen Momentanwert eines transienten Energieversorgungsstroms;
18 eine Ansicht eines anderen Beispiels der Messeinrichtung für einen Momentanwert des transienten Energieversorgungsstroms;
19 ein Flussdiagramm des Verzögerungsfehler-Testverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
20A und 20B vergrößerte Ansichten von Wellenformen von transienten Ansprechverhalten eines CMOS Inverters;
21 ein Graph von Beziehungen zwischen einer Eingangsübergangszeit und einem integralen Wert eines transienten Stroms eines CMOS Inverters;
22A und 22B Konzeptansichten eines offenen Defekts;
23A und 23B Ansichten eines Inverters mit einem mikro-offenen Defekt und einem widerstands-offenen Defekt auf der Eingangsseite;
24 einen Graph von Beziehungen zwischen Widerstandswerten eines mikro-offenen Defekts und eines widerstands-offenen Defekts und von integralen Werten eines transienten Energieversorgungsstroms;
25 ein Graph von Änderungen eines integralen Werts eines transienten Energieversorgungsstroms;
26 ein Graph von Beziehungen zwischen Widerstandswerten eines mikro-offenen Defekts und eines widerstands-offenen Defekts und einer Pfadverzögerungszeit;
27 einen Graph von Beziehungen zwischen integralen Werten des transienten Energieversorgungsstroms und der Pfadverzögerungszeit;
28 ein Blockdiagramm einer Testvorrichtung für integrierte Halbleiterschaltungen gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
29 eine Ansicht eines anderen Beispiels einer Messeinrichtung für einen integralen Wert des transienten Energieversorgungsstroms;
30 eine Ansicht eines anderen Beispiels der Messeinrichtung für einen integralen Wert des transienten Energieversorgungsstroms;
31 ein Flussdiagramm des Testverfahrens für integrierte Halbleiterschaltungen gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
32 ein Flussdiagramm des Testverfahrens für einen mikro-offenen Defekt oder einen widerstands-offenen Defekt gemäß der dritten Ausführungsform der vorliegenden Erfindung;
33 ein Flussdiagramm des Verzögerungsfehler-Testverfahrens gemäß der dritten Ausführungsform der vorliegenden Erfindung; und
34 ein Flussdiagramm des Testverfahrens für einen Stuck-at Fehler gemäß der dritten Ausführungsform der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Erste Ausführungsform
Bevor das Verzögerungszeit-Messverfahren etc. gemäß einer ersten Ausführungsform der vorliegenden Erfindung erläutert wird, wird ein grundlegendes Prinzip erläutert, auf dem die vorliegende Ausführungsform basiert.
Transiente Ansprechverhalten eines CMOS Inverters, der in einem weit verbreiteten Maße in integrierten Halbleiterschaltungen verwendet wird, werden nachstehend unter Bezugnahme auf 1 erläutert. 1 ist eine Ansicht von transienten Ansprechverhalten des CMOS Inverters. In 1A bezeichnet die durchgezogene Linie Eingangsspannungen V_IN, und die gestrichelte Linie bezeichnet Ausgangsspannungen V_OUT. 1B zeigt einen transienten Strom I_DD, der an den Inverter fließt. 1C zeigt Ströme an jeweiligen Teilen zu der Zeit, wenn ein abfallender Übergang an dem Eingang des Inverters stattfindet. 1D zeigt Ströme an jeweiligen Teilen zu der Zeit, wenn ein ansteigender Übergang an dem Eingang des Inverters stattfindet.
Wenn, wie in 1A gezeigt, ein Eingang an dem Inverter von ”1” nach ”0” übergeht, geht ein Ausgang des Inverters von ”0” auf ”1” über. Zu einem Zeitpunkt, wenn eine Eingangsspannung V_IN höher als eine Schwellspannung und des n-MOS Transistors und niedriger als eine Schwellspannung des p-MOS Transistors ist, werden sowohl der n-MOS Transistor als auch der p-MOS Transistor gleichzeitig zur gleichen Zeit eingeschaltet. Demzufolge fließt, wie in 1C gezeigt, ein Kurzschluß-Strom I_S von einer Energieversorgung V_DD nach Masse.
Gleichzeitig damit geht ein Ausgang des Inverters von ”0” auf ”1” und, wie in 1C gezeigt, ein Ladestrom I_C fließt von der Energieversorgung V_DD an eine parasitäre Kapazität C_load der Ausgangssignalleitung des Inverters.
Wenn ein abfallender Übergang an dem Eingang des CMOS Inverters auftritt, ist somit ein transienter Strom I_DD, der in den Inverter hineinfließt, eine Summe des Kurzschluss-Stroms I_S und des Ladestroms I_C. In diesem Fall fließt, wie in 1B gezeigt, ein großer transienter Strom I_DD.
Wenn andererseits ein Eingang des Inverters von ”0” auf ”1” übergeht und ein Ausgang des Inverters von ”1” nach ”0” übergeht, wie in 1D gezeigt, fließt ein Entladestrom I_D von dem parasitären Kondensator C_load der Ausgangssignalleitung des Inverters nach Masse. Jedoch ist der Strom, der von der Energieversorgung V_DD an den Inverter fließt, der Kurzschluss-Strom I_S alleine.
In diesem Fall ist der transiente Strom I_DD, der in den Inverter fließt, der Kurzschluss-Stroms I_S alleine und, wie in 1B gezeigt, ein kleiner transienter Strom I_DD fließt.
Nun werden die transienten Ansprechcharakteristiken des CMOS Inverters unter Bezugnahme auf die 2A und 2B erläutert. Die 2A und 2B sind vergrößerte Ansichten einer transienten Ansprechwellenform des CMOS Inverters. 2A zeigt Transfercharakteristiken des Inverters und eine Stromansprechwellenform davon. 2B zeigt eine approximierte transiente Stromansprechwellenform.
Wie in 2A gezeigt, ändert sich der Strom I_G des CMOS Inverters auf eine dreieckförmige Impulsform, wenn die Eingangsspannung V_IN ansteigt. Wenn die parasitäre Kapazität C_load der Ausgangssignalleitung des Inverters klein ist, ist der Hauptteil des transienten Strom I_G, der in den Inverter hineinfließt, der Kurzschluss-Strom I_S. Wenn angenommen wird, dass die Eingangsspannung V_IN in einer Rampenform übergeht, kann eine Wellenform des transienten Stroms I_G durch den dreiecksförmigen Impuls, der in 2B gezeigt ist, approximiert werden.
Eine Wellenform des in 2B gezeigten transienten Stroms I_G, der durch den dreiecksförmigen Impuls approximiert werden kann, wird folgendermaßen approximiert:
In der Formel 1 stellt I_smax einen maximalen Wert des transienten Stroms I_G, der in den Inverter hineinfließt, dar, V_DD stellt die Energieversorgungsspannung dar, V_THN stellt eine Schwellspannung des n-MOS Transistors dar, V_THP stellt eine Schwellspannung des p-MOS Transistors dar, und t_r stellt eine Zeit für einen ansteigenden Übergang eines Eingangssignals dar.
Die Schwellspannung V_THP weist aber einen absoluten Wert auf. Um die Approximationsformel zu vereinfachen, ist eine Zeit für den Start eines Übergangs der Eingangsspannung V_IN 0.
Die Formel 1 ist eine Approximationsformel für den CMOS Inverter, aber die Approximation kann für andere Logikgatter außer dem CMOS Inverter mit der gleichen Formel ausgeführt werden. Die gleiche Approximationsformel ist auch auf den Fall anwendbar, bei dem ein abfallender Übergang an der Eingangsspannung V_IN stattfindet.
Wie sich der 2B entnehmen lässt, steigt der transiente Strom I_G, der in das Logikgatter hineinfließt, monoton an, bis der transiente Strom I_G einen maximalen Wert I_smax erreicht, und fällt monoton ab, nachdem der transiente Strom I_G, den maximalen Wert I_smax erreicht. Der transiente Strom erreicht den maximalen Wert I_smax wenn die Eingangsspannung V_IN eine Schaltspannung V_SP des Logikgatters erreicht. Das heißt, ein Zeitpunkt, wenn der transiente Strom I_G einen maximalen Wert erreicht, stimmt mit demjenigen eines Eingangsübergangs des Logikgatters überein.
Andererseits weist das Logikgatter eine Verzögerungszeit auf und eine Steuerzeit eines Ausgangsübergangs des Logikgatters ist ein wenig hinter einer Steuerzeit eines Eingangsübergangs des Logikgatters. Das heißt, ein Zeitpunkt, zu dem der transiente Strom I_G an einem Maximum ankommt, ist ein wenig früher als ein Zeitpunkt eines Ausgangsübergangs des Logikgatters. Es kann angenommen werden, dass in diesem Fall eine abfallende Flanke einer Wellenform des transienten Stroms I_G mit einem Zeitpunkt des Ausgangsübergangs übereinstimmt. Eine Impulsbreite einer Wellenform des transienten Stroms I_G des Logikgatters ist proportional zu einer Übergangszeit der Eingangsspannung V_IN, z. B. einer Zeit t_r eines ansteigenden Übergangs.
Jedoch ist die voranstehend beschriebene transiente Charakteristik möglich, wenn die parasitäre Kapazität C_load der Ausgangssignalleitung des CMOS Inverters klein ist.
Da jedoch seit kurzem integrierte Halbleiterschaltungen mehr im Mikronbereich hergestellt werden, besteht eine Tendenz dahingehend, dass eine parasitäre Kapazität C_load der Ausgangssignalleitungen größer wird. Demzufolge besteht eine Tendenz dahingehend, dass von dem transienten Strom I_G, der von der elektrischen Energieversorgung in die Logikgatter hineinfließt, der Ladestrom I_C, der in die Ausgangssignalleitungen der Inverter fließt, größer als der Kurzschluss-Strom I_S ist.
Wenn der Ladestrom I_C, der in die Ausgangssignalleitung des Inverters hineinfließt, im Vergleich mit dem Kurzschluss-Strom I_S ausreichend größer ist, stimmt ein Zeitpunkt, wenn eine Wellenform des transienten Stroms I_G ein Maximum erreicht und ein Zeitpunkt, wenn der Ladestrom I_C ein Maximum erreicht, im wesentlichen miteinander überein. Da der Ladestrom I_C von einem Spannungsübergang der Ausgangssignalleitung abhängt, stimmen im wesentlichen ein Zeitpunkt, wenn der transiente Strom I_G an einem Maximum ankommt, und ein Zeitpunkt, wenn ein Ausgang des Logikgatters an einem Maximum ankommt, im wesentlichen miteinander überein.
Als nächstes werden unter Bezugnahme auf die 3A bis 3C transiente Charakteristiken für einen Fall erläutert, dass eine integrierte Halbleiterschaltung eine Vielzahl von Logikgattern umfasst. Die 3A bis 3C sind Ansichten eines grundlegenden Prinzips einer integrierten Halbleiterschaltung mit einer Vielzahl von Logikgattern. Die 3A zeigt eine integrierte Schaltung mit vier in Reihe geschalteten CMOS Invertern, die in den 1A bis 1D gezeigt sind. 3B ist ein Zeitdiagramm, dass Eingangs-/Ausgangs-Spannungscharakteristiken der jeweiligen Logikgatter zeigt. 3C ist ein Zeitdiagramm des transienten Energieversorgungsstroms, der in die Energieversorgungsleitung der integrierten Halbleiterschaltung hineinfließt.
Wie in 3A gezeigt, liefert eine elektrische Energieversorgung V_DD Strom an die CMOS Inverter G1, G2, G3, G4. Demzufolge ist ein transienter Energieversorgungsstrom I_DD, der in der Energieversorgungsleitung der integrierten Halbleiterschaltung fließt, eine Summe des Stroms I_G1, I_G2, I_G3, I_G4, die durch die jeweiligen CMOS Inverter fließen. Demzufolge weist der transiente Energieversorgungsstrom I_DD die in 3C gezeigte Wellenform auf.
Wie in 3B und 3C gezeigt, entsprechen Maxima oder Abfallflanken von transienten Stromwellenformen der jeweiligen Logikgatter den Zeitpunkten von Übergängen von Ausgängen der Logikgatter. Demzufolge stimmt ein letztes Maximum oder eine letzte Abfallflanke einer transienten Ansprechwellenform des Energieversorgungsstroms der integrierten Halbleiterschaltung mit einem Zeitpunkt, wenn ein Ausgang des Logikgatters G₄, welches in der integrierten Halbleiterschaltung zuletzt einschaltet, überein.
Demzufolge wird ein Zeitpunkt eines letzten Maximums oder einer letzten Abfallflanke einer Wellenform des transienten Energieversorgungsstroms erfasst und mit einem Zeitpunkt eines Eingangsübergangs verglichen, wodurch eine Verzögerungszeit eines Pfads, der sich unter einem Test befindet, gegeben werden kann.
Ein Zeitpunkt einer letzten Abfallflanke einer transienten Energieversorgungs-Stromwellenform kann ein Zeitpunkt sein, wenn zum Beispiel der transiente Energieversorgungsstrom einen vordefinierten Stromwert aufweist. Ein vordefinierter Stromwert kann ein Wert des Energieversorgungsstroms sein, bei dem zum Beispiel ein Ausgang des letzten Logikgatters auf dem Pfad unter einem Test einen Wert aufweist, der die Hälfte eines Werts der Energieversorgungsspannung ist. Ein vordefinierter Stromwert kann z. B. auf Grundlage von Schaltungssimulationen, statistischen Daten, die von tatsächlichen Einrichtungen gegeben werden, oder anderen gegeben werden.
Eine so-gegebene Verzögerungszeit des Pfads, der sich unter einem Test befindet, und eine vordefinierte Zeit werden miteinander verglichen, wodurch beurteilt werden kann, ob ein Pfadverzögerungsfehler in dem Pfad, der getestet wird, vorhanden ist. Ein Beispiel der vordefinierten Zeit kann z. B. eine Periode T_CLK eines Takts, der in der integrierten Halbleiterschaltung verwendet wird, sein.
Dann wird der Pfadverzögerungsfehler definiert.
Der Pfadverzögerungsfehler wird mit Hilfe eines Beispiels definiert, bei dem zwei Testmuster T = <V₁, V₂> der integrierten Halbleiterschaltung eingegeben werden und ein Pfad P = {g₀, g₁, g₂, ..., g_m} aktiviert wird. G₀ stellt eine Eingangssignalleitung des Pfads P dar. G₁, G₂, ..., G_m stellen Ausgangssignalleitungen von Logikgattern G₁, G₂, ..., G_m auf dem Pfad P dar. Die Ausgangssignalleitungen sind auch Eingangssignalleitungen des Logikgatters der nächsten Stufe. g₀, g₁, ..., g_m-1 sind ebenfalls Eingangssignalleitungen der Logikgatter G₁, G₂, ..., G_m auf dem Pfad P.
Wenn Zeitpunkte von Signalübergängen der jeweiligen Signalleitungen g₀, g₁, g_m, z. B. Zeitpunkte, wenn Signalspannungen die Hälfte einer Energieversorgungsspannung V_DD werden, jeweils mit τ₀, τ_l, ..., τ_m bezeichnet werden, sind Gatterverzögerungszeiten t_gdi der jeweiligen Logikgatter G₁, G₂, ..., G_m auf dem Pfad P jeweils folgendermaßen ausgedrückt: tgdi = τi – τi-1 (2)wobei 1 ≤ i ≤ m ist.
Eine Pfadverzögerungszeit t_pd des Pfads P ist eine Summe von Gatterverzögerungszeiten t_gdi. Demzufolge wird eine Pfadverzögerungszeit t_pd des Pfads P folgendermaßen ausgedrückt:
In einer tatsächlichen integrierten Halbleiterschaltung verändern sich jedoch Verzögerungszeiten der Logikgatter aufgrund von Defekten, etc. der Signalleitungen. Wenn demzufolge ein typischer Wert der Gatterverzögerungszeit des Logikgatters G_i mit t_gdi, typ bezeichnet wird, wird eine variable Komponente der Gatterverzögerungszeit mit δ_i dargestellt und eine tatsächliche Gatterverzögerungszeit t_gdi wird mit tgdi = tgdi,typ + δi, 1 ≦ i ≦ m (4)dargestellt.
Wenn ein mikro-offener Defekt oder ein widerstands-offener Defekt in dem Pfad P vorhanden ist, wird eine Verzögerungszeit eines Logikgatters mit dem Defekt erhöht, aber Verzögerungszeiten der Logikgatter, die keinen Defekt aufweisen, steigen nicht an. Andererseits erhöht ein parametrischer Defekt Verzögerungszeiten von sämtlichen Logikgattern.
Dann verändert sich eine Pfadverzögerungszeit t_pd in Abhängigkeit von einer Veränderung der Gatterverzögerungszeiten. Wenn ein typischer Wert der Pfadverzögerungszeit des Pfads P mit t_pd,typ dargestellt wird, und eine variable Komponente der Pfadverzögerungszeit mit Δ dargestellt wird, wird eine Pfadverzögerungszeit t_pd mit
dargestellt.
Dann wird ein grundlegendes Prinzip des herkömmlichen Verzögerungstestverfahrens unter Bezugnahme auf die 4A bis 4C erläutert. Die 4A bis 4C sind konzeptionelle Ansichten, die das Grundprinzip des Verzögerungsfehler-Testverfahrens zeigen.
Wie in 4A gezeigt, werden Testmuster T = >V₁, V₂> einer Schaltung (CUT) 20, die getestet wird, eingegeben.
Um die Schaltung, die in 4A gezeigt ist und getestet wird, normal zu betreiben, muss eine Zeit von der Eingabe des Testmusters an eine Eingabehalteeinrichtung zu der Ausgabe eines Ausgangssignals zu einer Ausgabehalteeinrichtung innerhalb einer vordefinierten Pfadverzögerungszeit sein.
Demzufolge muss eine Pfadverzögerungszeit t_pd eines Pfads P die Bedingung tpd + TSU < TCLK – TSKW (6) erfüllen, wobei eine Aufbauzeit eines Signals T_SU ist, eine Periode eines Einrichtungstakts mit T_CLK dargestellt wird, und eine Taktverschiebung des Einrichtungstakts mit T_SKW bezeichnet wird.
Wenn die Formel 6 dann formiert wird, wird tpd < TCLK – TSKW – TSU = T' (7)gegeben.
Das heißt, eine Pfadverzögerungszeit t_pd des Pfads muss kürzer als eine Zeit T' sein, die durch Subtrahieren einer Aufbauzeit T_SU und einer Taktverschiebung T_SKW etc. von einer Taktperiode T_CLK gegeben ist.
Wenn eine Pfadverzögerungszeit t_pd länger als die Zeit T' ist, ist eine Signalausbreitung für einen Takt T_CLK nicht rechtzeitig und die Schaltung wird in einem bestimmten Zustand verriegelt. Ein Fehler, der eine Pfadverzögerungszeit so lang macht, dass die Schaltung nicht normal arbeiten kann, ist in dieser Beschreibung als ein Verzögerungsfehler definiert.
Das heißt, wenn eine Pfadverzögerungszeit t_pd länger als eine vordefinierte Zeit T' ist, dann ist ein Pfadverzögerungsfehler in dem Pfad P vorhanden. In diesem Fall bedeutet T' einen oberen Grenzwert einer zulässigen Pfadverzögerungszeit.
Nun wird unter Bezugnahme auf die 5A und 5B ein grundlegendes Prinzip des Testverfahrens für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform erläutert. Die 5A und 5B sind ein Zeitdiagramm, die das grundlegende Prinzip des Testverfahrens für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung zeigen.
Das Testverfahren für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform ist hauptsächlich dadurch gekennzeichnet, dass eine Impulsbreite einer transienten Energieversorgungsstromwellenform einer Schaltung, die getestet wird, gemessen wird, um dadurch die Schaltung hinsichtlich einer Anwesenheit oder Abwesenheit eines Verzögerungsfehlers zu testen.
Hierbei sei zum Beispiel ein Fall angenommen, dass zwei Testmuster T = <V₁, V₂> einer Schaltung, die in 4A bis 4C gezeigt ist und getestet wird, eingegeben wird und eine Vielzahl von Pfaden P₁, P₂, ..., P_n aktiviert werden. In diesem Fall ist ein Zeitpunkt, wenn das j-te Logikgatter von dem Eingang auf dem Pfad P_i umgeschaltet wird, τ_ij, und ein Zeitpunkt τ_max eines Ausgangsübergangs eines Logikgatters G_final, der als letztes auf die Pfade P₁, P₂, ..., P_n umschaltet, wird folgendermaßen ausgedrückt:
Ein maximaler Wert t_pd,max der Pfadverzögerungszeit der Pfade P₁, P₂, P_r ist ein Zeitintervall zwischen einen Zeitpunkt τ_max eines Ausgangsübergangs und einem Zeitpunkt τ₀ eines Eingangsübergangs.
Demzufolge wird ein maximaler Wert t_pd,max der Pfadverzögerungszeit folgendermaßen ausgedrückt: tpd,max = τmax – τ0 (9)
Andererseits ist eine Impulsbreite t_PW einer Wellenform des transienten Energieversorgungsstroms der Logikschaltung ein Zeitintervall zwischen einem Zeitpunkt τ₀ eines Eingangsübergangs der Schaltung und eines Zeitpunkts τ_IDD eines letzten Maximas oder einer abfallenden Flanke einer Wellenform des transienten Energieversorgungsstroms.
Demzufolge kann eine Impulsbreite t_PW einer Wellenform des transienten Energieversorgungsstroms folgendermaßen ausgedrückt werden: tPW = τIDD – τ0 (10)
Wie voranstehend beschrieben, stimmt ein Zeitpunkt τ_IDD eines letzten Maximas oder einer abfallenden Flanke einer Wellenform eines transienten Energieversorgungsstroms mit einem Zeitpunkt τ_max eines Ausgangsübergangs des Logikgatters G_final, welches als letztes umschaltet, überein oder ist früher als dieser Zeitpunkt.
Demzufolge entspricht eine Impulsbreite t_PW einer Wellenform des transienten Energieversorgungsstroms einer Verzögerungszeit t_pd,max des Pfads P, der von dem Testmuster T aktiviert wird, und wird folgendermaßen ausgedrückt: tPW = τIDD – τ0 ≦ τmax – τ0 = tpd,max (11)
Wenn eine Impulsbreite t_PW einer Wellenform eines transienten Energieversorgungsstroms größer als ein oberer Grenzwert T' einer zulässigen Verzögerungszeit ist, kann T' < tPW ≦ tpd,max (12)gegeben werden.
In diesem Fall ist in dem Pfad, der eine maximale Verzögerungszeit t_pd,max aufweist, eine Standardverzögerungszeit für einen Takt, der in der integrierten Halbleiterschaltung verwendet wird, nicht rechtzeitig. Demzufolge ist ein Verzögerungsfehler in der integrierten Halbleiterschaltung vorhanden.
Wenn eine Impulsbreite t_PW somit größer als ein oberer Grenzwert T' einer zulässigen Verzögerungszeit ist, ist ein Pfadverzögerungsfehler in einem der aktivierten Pfade vorhanden. Wenn eine Impulsbreite t_PW kleiner als ein oberer Grenzwert T' ist, ist kein Pfadverzögerungsfehler in irgendeinem der aktivierten Pfade vorhanden.
Dann wird
Wie voranstehend beschrieben, wird gemäß der vorliegenden Ausführungsform eine Impulsbreite t_PW einer Wellenform eines transienten Energieversorgungsstroms gegeben und mit einem oberen Grenzwert T' einer zulässigen Verzögerungszeit verglichen, wodurch der Test hinsichtlich der Anwesenheit oder Abwesenheit eines Verzögerungsfehlers eines Pfads, der gerade getestet wird, durchgeführt wird. Gemäß der vorliegenden Ausführungsform wird ferner eine Wellenform eines transienten Energieversorgungsstroms, der leicht zu messen ist, gemessen, was die Messung einfacher als die Messung durch Verwenden von Spannungssignalen macht. Wenn ein Testmuster, welches gleichzeitig eine Vielzahl von Pfaden aktivieren kann, verfügbar ist, ist es möglich, gleichzeitig Verzögerungsfehler von einer Vielzahl von Pfaden zu testen.
Ferner wird gemäß der vorliegenden Erfindung eine Wellenform eines transienten Energieversorgungsstroms gemessen, wodurch sogar ein Pfad, der gerade getestet wird und der nach außen Ausgangssignale nicht ausgeben kann, getestet werden kann. Gemäß der vorliegenden Ausführungsform wird eine beliebig erzeugte Reihe von Mustern für den Test eingegeben, wodurch das Testverfahren vereinfacht werden kann. Gemäß der vorliegenden Ausführungsform werden Eingangswerte von Seiteneingängen nicht spezifisch beschränkt, wodurch der Test leicht durchgeführt werden kann.
Das Testverfahren für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung kann eine Anwesenheit und Abwesenheit nicht nur von Verzögerungsfehlern, sondern auch von Stuck-at Fehlern (Festhaltefehlern) testen. Hierbei ist der Stuck-at Fehler ein Fehler, bei dem ein Logikwert einer Signalleitung auf einen bestimmten Wert fixiert wird.
Ein grundlegendes Prinzip des Testverfahrens zum Erfassen eines Stuck-at Fehlers gemäß der vorliegenden Ausführungsform wird nachstehend erläutert.
Eine Verzögerungszeit t_pd eines Pfads, der getestet wird, verändert sich in Abhängigkeit von Prozessparametern eines Herstellungsprozesses für eine integrierte Halbleiterschaltung. Eine Impulsbreite t_PW einer Wellenform eines transienten Energieversorgungsstroms verändert sich entsprechend. Für einen Fall, dass ein Veränderungsbereich einer Verzögerungszeit t_pd eines Pfads, der gerade getestet wird, z. B. ±10% eines typischen Werts t_pd,typ ist, verändert sich auch eine Impulsbreite t_PW einer Wellenform eines transienten Energieversorgungsstroms in einem Bereich von ±10% eines typischen Werts t_pd,typ. Wenn eine Impulsbreite t_PW einer Wellenform eines transienten Energieversorgungsstroms stark über diesen Bereich hinaus abgefallen ist, kann angenommen werden, dass ein Stuck-at Fehler vorhanden ist.
Für einen Fall, bei dem zum Beispiel eine Impulsbreite t_PW um über 20% zu einem typischen Wert t_pd,typ abnimmt, gibt es eine Möglichkeit dahingehend, dass ein Stuck-at Fehler in einem Pfad, der gerade getestet wird, vorhanden ist.
Wenn demzufolge eine Impulsbreite t_PW einer Wellenform eines transienten Energieversorgungsstroms kleiner als ein vordefinierter Wert ist, kann beurteilt werden, dass ein Stuck-at Fehler vorhanden ist. In diesem Fall kann ein vordefinierter Wert ein unterer Grenzwert t_pd,typ – Δ_t einer Verzögerungszeit sein, die durch eine Veränderung von Prozessparametern erzeugt werden kann. Hierbei stellt Δt eine Veränderung dar.
Dann kann
gegeben werden.
In der Formel 14 kann ein typischer Wert t_pd,typ und eine Veränderung Δ_t durch eine Simulation von Prozessveränderungen, statistischen Daten, die durch Verwendung von tatsächlichen Einrichtungen oder anderen gegeben werden, gegeben werden.
Wie voranstehend beschrieben, werden gemäß der vorliegenden Ausführungsform eine Impulsbreite einer Wellenform eines transienten Energieversorgungsstroms und ein Wert, der Veränderungen eines Herstellungsprozesses berücksichtigt, miteinander verglichen, um so den Test für einen Stuck-at Fehler durchzuführen.
Verzögerungszeit-Messvorrichtung
Als nächstes wird die Verzögerungszeit-Messvorrichtung gemäß der vorliegenden Erfindung unter Bezugnahme auf die 6 beschrieben. 6 ist ein Blockdiagramm der Verzögerungszeit-Messvorrichtung gemäß der vorliegenden Ausführungsform. 7 ist ein Blockdiagramm eines Beispiels einer Messeinrichtung für eine Wellenform eines transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird. 8 ist ein Blockdiagramm eines anderen Beispiels der Messeinrichtung für die Wellenform des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird.
Wie in 6 gezeigt, umfasst die Verzögerungszeit-Messeinrichtung 10 gemäß der vorliegenden Ausführungsform eine Energieversorgung 12, einen Testmustergenerator 14, eine Messeinrichtung 16 für die Wellenform eines transienten Energieversorgungsstroms und eine Verzögerungszeit-Auswerteeinrichtung 18.
Die Energieversorgung 12 liefert Strom an eine Schaltung 20, die gerade getestet wird. Die Energieversorgung 12 legt fortwährend eine vorgeschriebene Spannung an die Schaltung 20, die gerade getestet wird, während eines Tests an. Eine vorgeschriebene Spannung, die an die Schaltung 20, die gerade getestet wird, angelegt werden soll, ist z. B. 3,3 V.
Die Energieversorgung 12 kann z. B. eine universelle Stabilisationsenergieversorgung, ein programmierbares automatisches Testgerät, ein Kondensator mit großer Kapazität oder andere sein. Eine universelle Stabilisationsenergieversorgung kann z. B. durch einen Spannungs-/Strom-Generator R 6144 bereitgestellt werden, der von ADVANTEST CORP. hergestellt wird. Ein automatisches Testgerät kann z. B. durch eine programmierbare Energieversorgung (PPS), wie ein LOGIC TESTER T6671E, der von ADVANTEST CORP. hergestellt wird, oder anderen bereitgestellt werden. Es wird bevorzugt, dass die Energieversorgung 12 in der Stromantwort schnell ist. Es wird auch bevorzugt, dass die Energieversorgung 12 sehr nahe an der Schaltung 20 ist, die gerade getestet wird.
Ein Testmustergenerator 14 gibt eine Reihe von Testmustern zum Aktivieren eines Pfads, der gerade getestet wird, einer Schaltung 20, die gerade getestet wird, ein. Der Testmustergenerator 14 kann von einem universellen digitalen Datengenerator, einem automatischen Testgerät oder anderen bereitgestellt werden. Ein universeller digitaler Datengenerator kann z. B. eine Kombination eines Data Time Generator HFS9009 (der Hauptrahmen) und HFS9DG2 (das Datenzeit-Generatormodul) sein, die beide von SONY TECHTRONICS CORP. hergestellt werden.
Die Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms misst eine Wellenform des transienten Energieversorgungsstroms I_DDT, der erzeugt wird, wenn ein Testmuster der Schaltung 20, die gerade getestet wird, eingegeben wird. Ein Beispiel der Bildung der Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms wird nachstehend noch beschrieben.
Eine Verzögerungszeit-Auswerteeinrichtung 18 misst eine Impulsbreite einer Wellenform eines transienten Energieversorgungsstroms I_DDT, der von der Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms gemessen wird, um eine Signalausbreitungs-Verzögerungszeit des Pfads, der gerade getestet wird, zu geben. Die Verzögerungszeit-Auswerteeinrichtung kann durch Hardware oder durch Software bereitgestellt werden.
Als nächstes wird ein Beispiel der Messeinrichtung für die Wellenform des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird, unter Bezugnahme auf die 7 erläutert. 7 ist eine Ansicht des Beispiels der Messeinrichtung für die Wellenform des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird.
Wie in 7 gezeigt, umfasst die Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms einen Stromsensor 22, der eine Wellenform des transienten Energieversorgungsstroms I_DDT in einer Spannungswellenform transformiert und eine Wellenform-Messeinrichtung 24, die die Wellenform misst, die von dem Stromsensor transformiert wird.
Der Stromsensor 22 kann zum Beispiel induktiven Stromsensor, einem kapazitiven Stromsensor oder anderen bereitgestellt werden. Der Stromsensor des induktiven Typs erfasst Änderungen eines Magnetfelds, um die Energieversorgungsleitung herum, um dadurch eine Wellenform eines transienten Energieversorgungsstroms in eine Spannungswellenform zu transformieren. Der Stromsensor des Widerstands-Typs fügt einen Widerstand mit einem kleinen Widerstandswert in die Energieversorgungsleitung ein, um dadurch Spannungswellenformen an beiden Enden des Widerstands zu erfassen. Um die Erzeugung eines Ringing-Phänomens (Umlauf-Phänomens) in einer Wellenform des transienten Energieversorgungsstroms aufgrund der induktiven Komponente der Energieversorgungsleitung zu verhindern, wird bevorzugt, dass der Stromsensor 22 in der Größe klein bemessen ist.
Die Wellenform-Messeinrichtung 24 kann von einem Oszilloskop, einem automatischen Testgerät oder anderen bereitgestellt werden. Ein Oszilloskop kann durch z. B. DIGITAL OSCILLOSCOPE TDS784A, welches von SONY TECHTRONICS CORP. hergestellt wird, sein.
Nun wird ein anderes Beispiel der Messeinrichtung für die Wellenform des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird, unter Bezugnahme auf 8 erläutert. 8 ist ein Blockdiagramm des anderen Beispiels der Messeinrichtung für die Wellenform des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird.
Wie in 8 gezeigt, umfasst die Messeinrichtung 16a für die Wellenform des transienten Energieversorgungsstroms gemäß diesem Beispiel einen Schalter 26, einen Kondensator 28, eine Wellenform-Messeinrichtung 24 und einen Wellenform-Differentiator 30.
Der Schalter 26 trennt eine Kapazitätskomponente und eine Induktivitätskomponente der Energieversorgungsleitung, um von einem Kondensator 28 den gesamten Strom zuzuführen, der in die Schaltung 20, die gerade getestet wird, hineinfließt. Der Kondensator 28 liefert einen Strom an die Schaltung 20, die gerade getestet wird.
Die Wellenform-Messeinrichtung 24 misst eine Spannungsänderung v(t) an dem Anschluss des Kondensators 28 auf der Seite der Schaltung 20, die getestet wird.
Der Wellenform-Differentiator 30 führt eine Zeit-Differentiation einer Spannungswellenform v(t), die von der Wellenform-Messeinrichtung 24 gemessen wird, durch. Der Wellenform-Differentiator 30 kann durch Hardware oder Software bereitgestellt werden.
Der transiente Energieversorgungsstrom I_DDT, der von dem Kondensator 28 in die Schaltung 20 hineinfließt, wenn die Schaltung 20, die gerade getestet wird, sich in einem transienten Zustand befindet, wird mit IDDT = –Cdv(t)dt (15)ausgedrückt.
In der Formel 15 bezeichnet C eine Kapazität des Kondensators und v(t) bezeichnet eine Anschlussspannung des Kondensators auf der Seite der Schaltung, die gerade getestet wird.
Eine Spannungswellenform v(t) des Kondensators 28 wird zeitlich differenziert, um dadurch eine Wellenform des transienten Energieversorgungsstroms I_DDT der in die Schaltung 20, die gerade getestet wird, hineinfließt, zu geben.
Verzögerungszeit-Messverfahren
Als nächstes wird unter Bezugnahme auf 9 das Verzögerungszeit-Messverfahren unter Verwendung der Verzögerungszeit-Messvorrichtung gemäß der vorliegenden Erfindung erläutert. 9 ist ein Flussdiagramm des Verzögerungszeit-Messverfahrens gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der getestet wird, von dem Testmustergenerator 14 eingegeben (Schritt 10).
Als nächstes wird eine Wellenform eines transienten Energieversorgungsstroms I_DDT, der von einer Energiequelle 12 an die Energieversorgungsleitung der Schaltung 20, die gerade getestet wird, fließt, von der Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms gemessen (Schritt 11). Die Verarbeitung im Schritt 11 und die Verarbeitung im Schritt 10 werden im wesentlichen gleichzeitig miteinander ausgeführt. Beim Messen einer Wellenform eines transienten Energieversorgungsstroms kann eine Wellenform einmal gemessen werden, aber Wellenformen können mehrere Male gemessen werden, um einen Durchschnitt für eine hohe Messgenauigkeit bereitzustellen. Für den Fall, dass die Messung einmal durchgeführt wird, wird eine Reihe von Testmustern einmal eingegeben und eine Reihe von Testmustern wird mehrere Male für den Fall eingegeben, dass die Messung mehrere Male ausgeführt wird.
Dann wird eine Verzögerungszeit des Pfads, der getestet wird, auf Grundlage einer Impulsbreite einer Wellenform des transienten Energieversorgungsstroms I_DDT durch die Verzögerungszeit-Auswerteeinrichtung 18 berechnet (Schritt 12).
Dann wird die Messung der Verzögerungszeit abgeschlossen.
Wie voranstehend beschrieben, wird gemäß der vorliegenden Erfindung eine Impulsbreite einer Wellenform eines transienten Energieversorgungsstroms gegeben, um dadurch eine Verzögerungszeit eines Pfads, der gerade getestet wird, zu messen.
Testvorrichtung für integrierte Halbleiterschaltungen
Als nächstes wird eine Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung unter Bezugnahme auf die 10 erläutert. 10 ist ein Blockdiagramm der Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform.
Wie in 10 gezeigt, umfasst eine integrierte Halbleiterschaltung-Testvorrichtung 32 gemäß der vorliegenden Ausführungsform ferner einen Fehlerdetektor 34 zusätzlich zu der Energieversorgung 12, dem Testmustergenerator 14, der Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms und der Verzögerungszeit-Auswerteeinrichtung 18.
Der Fehlerdetektor 34 vergleicht eine Verzögerungszeit, die von der Verzögerungszeit-Auswerteeinrichtung 18 gemessen wird, mit einem vordefinierten Wert, um dadurch eine Abwesenheit und Anwesenheit eines Fehlers zu beurteilen.
Wegen des Fehlerdetektors 34, der eine Abwesenheit und Anwesenheit eines Fehlers beurteilt, kann die Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform eine Abwesenheit und Anwesenheit eines Fehlers in einem Pfad, der gerade getestet wird, beurteilen.
Testverfahren für integrierte Halbleiterschaltungen
Als nächstes wird das Testverfahren für integrierte Halbleiterschaltungen unter Verwendung der integrierten Halbleiterschaltungs-Testvorrichtung, die in 10 gezeigt ist, unter Bezugnahme auf 11 erläutert. 11 ist ein Flussdiagramm des Testverfahrens für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der gerade getestet wird, von dem Testmustergenerator 14 eingegeben (Schritt 20).
Eine Wellenform eines transienten Energieversorgungsstroms I_DDT, der von der Energieversorgung 12 an die Energieversorgungsleitung der Schaltung 20, die gerade getestet wird, fließt, wird von der Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms gemessen (Schritt 21). Die Verarbeitung im Schritt 21 und die Verarbeitung im Schritt 20 werden im wesentlichen gleichzeitig zueinander ausgeführt. Die Messung einer Wellenform eines transienten Energieversorgungsstroms kann einmal ausgeführt werden oder die Messung kann eine Vielzahl von Malen ausgeführt werden, um einen Durchschnittswert für eine höhere Messgenauigkeit bereitzustellen.
Als nächstes wird eine Impulsbreite einer Wellenform des transienten Energieversorgungsstroms I_DDT durch die Verzögerungszeit-Auswerteeinrichtung 18 gemessen (Schritt 22).
Dann wird eine Impulsbreite der Wellenform des transienten Energieversorgungsstroms I_DDT mit einem vordefinierten Wert von dem Fehlerdetektor 34 verglichen (Schritt 23).
Wenn ein Ergebnis des Vergleichs der Impulsbreite der Wellenform des transienten Energieversorgungsstroms I_DDT und eines vordefinierten Werts eine Fehlererfassungsbedingung erfüllt, dann beurteilt der Fehlerdetektor 34, dass ”ein Fehler vorhanden ist” (Schritt 24).
Wenn ein Ergebnis des Vergleichs der Impulsbreite der Wellenform des transienten Energieversorgungsstroms I_DDT und eines vordefinierten Werts die Fehlererfassungsbedingung nicht erfüllt, dann beurteilt der Fehlerdetektor 34, dass ein ”Fehler” abwesend ist”.
Somit wird die Verarbeitung abgeschlossen.
Wie in 12 gezeigt, wird die voranstehend beschriebene Verarbeitung wiederholt, bis Inhalte von sämtlichen Fehlern der gerade getesteten Einrichtung 20, die erfasst werden sollen, abgedeckt sind. 12 ist ein Flussdiagramm des Testverfahrens für den Fall, dass das Testen wiederholt wird.
Zunächst wird, wie in 12 gezeigt, eine Liste von Fehlern, die erfasst werden sollen, erstellt. Eine Fehlerliste wird in geeigneter Weise so erstellt, dass ein erforderliches Testen ausgeführt werden kann (Schritt 30).
Dann werden aus der Liste von Fehlern Inhalte eines Fehlers, der erfasst werden soll, in geeigneter Weise gewählt (Schritt 31).
Dann wird gemäß der gewählten Fehlerinhalte das Testen auf der integrierten Halbleiterschaltung ausgeführt (Schritt 32).
Als nächstes wird beurteilt, ob das Testen sämtliche Fehlerinhalte der Liste abgedeckt hat (Schritt 33). Wenn sämtliche Fehlerinhalte der Liste von dem Testen abgedeckt worden sind, wird das Testen beendet.
Verzögerungsfehler-Testverfahren
Als nächstes wird das Testverfahren zum Erfassen eines Verzögerungsfehlers gemäß der vorliegenden Erfindung unter Bezugnahme auf 13 erläutert. 13 ist ein Flussdiagramm des Verfahrens zum Erfassen eines Verzögerungsfehlers gemäß der vorliegenden Ausführungsform.
Wie in 13 gezeigt, wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der gerade getestet wird, von dem Testmustergenerator 14 eingegeben (Schritt 40).
Dann wird eine Wellenform eines transienten Energieversorgungsstroms I_DDT, der von der Energieversorgung 12 an die Energieversorgungsleitung einer Schaltung 20, die gerade getestet wird, fließt, gemessen (Schritt 41). Die Verarbeitung im Schritt 41 und die Verarbeitung im Schritt 40 werden im wesentlichen gleichzeitig miteinander ausgeführt. Eine Wellenform eines transienten Energieversorgungsstroms I_DDT kann einmal gemessen werden oder Wellenformen können mehrmals gemessen werden, um einen Durchschnittswert für eine hohe Messgenauigkeit bereitzustellen.
Dann wird eine Impulsbreite t_PW der Wellenform des transienten Energieversorgungsstroms I_DDT durch die Verzögerungszeit-Auswerteeinrichtung 18 gegeben (Schritt 42).
Dann wird die Impulsbreite t_PW mit einem vordefinierten Wert von dem Fehlerdetektor 34 verglichen. Insbesondere wird die Impulsbreite t_PW mit einer oberen Grenze T' einer zulässigen Verzögerungszeit verglichen (Schritt 43).
Wenn ein Ergebnis des Vergleich zwischen der Impulsbreite t_PW und dem vordefinierten Wert T' t_PW > T' ist, dann beurteilt der Fehlerdetektor 34, dass ein ”Verzögerungsfehler” vorhanden ist, wie in der Formel 13 (Schritt 44).
Wenn ein Ergebnis des Vergleichs zwischen der Impulsbreite t_PW und dem vordefinierten Wert T' t_PW ≤ T' ist, dann beurteilt der Fehlerdetektor 34, dass ein ”Verzögerungsfehler abwesend ist” (Schritt 45).
Somit wird die Verarbeitung des Testens für die Verzögerungsfehler-Erfassung abgeschlossen. Das Verzögerungsfehler-Testen wird, wie voranstehend unter Bezugnahme auf 12 erläutert, wiederholt, bis sämtliche Inhalte von Fehlern einer sich gerade unter einem Test befindlichen Schaltung, die erfasst werden sollen, durch das Verzögerungsfehler-Testen abgedeckt sind.
Stuck-at Fehlertestverfahren
Als nächstes wird das Stuck-at Fehlertestverfahren gemäß der vorliegenden Erfindung unter Bezugnahme auf 14 erläutert. 14 ist ein Flussdiagramm des Stuck-at Fehlertestverfahrens gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der gerade getestet wird, von dem Testmustergenerator 14 eingegeben (Schritt 50).
Als nächstes wird eine Wellenform des transienten Energieversorgungsstroms I_DDT, der von der Energieversorgung 12 an die Energieversorgungsleitung einer Schaltung 20, die sich unter einem Test befindet, fließt, von der Messeinrichtung 16 für die Wellenform des transienten Energieversorgungsstroms gemessen (Schritt 51). Die Verarbeitung des Schritts 51 und die Verarbeitung des Schritts 50 werden im wesentlichen gleichzeitig zueinander ausgeführt. Eine Wellenform des transienten Energieversorgungsstroms kann einmal gemessen werden, oder Wellenformen werden mehrmals gemessen, um einen Durchschnittswert für eine höhere Messgenauigkeit zu geben.
Als nächstes wird eine Impulsbreite t_PW der Wellenform des transienten Energieversorgungsstroms I_DDT durch die Verzögerungszeit-Auswerteeinrichtung 18 gegeben (Schritt 52).
Dann wird die Impulsbreite t_PW der Wellenform des transienten Energieversorgungsstroms I_DDT, die von der Verzögerungszeit-Auswerteeinrichtung 18 gegeben wird, mit einem vorgegebenen Wert von dem Fehlerdetektor 34 verglichen. Ein vordefinierter Wert kann z. B. ein unterer Grenzwert t_pd,typ – Δ_t einer zulässigen Verzögerungszeit in Anbetracht von Herstellungsveränderungen, etc. der integrierten Halbleiterschaltung sein (Schritt 53).
Wenn dann ein Ergebnis des Vergleichs zwischen der Impulsbreite t_PW und einem vordefinierten Wert t_PW < t_pd,typ – Δ_t ist, beurteilt der Fehlerdetektor 34, dass ein ”Stuck-at Fehler” vorhanden ist, wie in der Formel 14 gezeigt (Schritt 54).
Wenn ein Ergebnis des Vergleichs zwischen der Impulsbreite t_PW und dem vordefinierten Wert t_PW ≥ t_pd,typ – Δ_t ist, dann beurteilt der Fehlerdetektor 34, dass ein ”Stuck-at Fehler abwesend ist” (Schritt 55).
Somit wird das Stuck-at Fehlertesten abgeschlossen. Wie voranstehend unter Bezugnahme auf 12 erläutert, wird das Stuck-at Fehlertesten wiederholt, bis sämtliche Inhalte von Fehlern einer sich unter einem Test befindlichen Schaltung, die erfasst werden sollen, abgedeckt sind.
Wie voranstehend beschrieben, wird gemäß der vorliegenden Ausführungsform eine Impulsbreite einer Wellenform eines transienten Energieversorgungsstroms gegeben, wodurch eine Pfadverzögerungszeit eines Pfads, der gerade getestet wird, leicht gemessen werden kann. In der vorliegenden Ausführungsform wird eine Wellenform eines transienten Energieversorgungsstroms, die leicht zu messen ist, erfasst und kann einfacher als ein Spannungssignal gemessen werden.
Gemäß der vorliegenden Ausführungsform wird eine Wellenform eines transienten Energieversorgungsstroms gemessen, so dass ein zu testender Pfad, der ein Ausgangssignal nach außen nicht ausgeben kann, getestet werden kann. Gemäß der vorliegenden Ausführungsform kann der Test ausgeführt werden, indem eine Reihe von beliebigen Testmustern eingegeben werden, was das Testverfahren vereinfachen kann. Gemäß der vorliegenden Ausführungsform werden Eingangswerte von Seiteneingängen nicht besonders beschränkt, was den Test vereinfacht.
Gemäß der vorliegenden Ausführungsform wird eine Impulsbreite einer Wellenform eines transienten Energieversorgungsstroms gegeben und die Impulsbreite und der obere Grenzwert einer zuverlässigen Verzögerungszeit werden miteinander verglichen, um dadurch eine Abwesenheit und Anwesenheit eines Verzögerungsfehlers eines Pfads, der sich unter einem Test befindet, zu erfassen. In der vorliegenden Ausführungsform sind Testmuster, die gleichzeitig eine Vielzahl von Pfaden aktivieren können, verfügbar und Verzögerungsfehler der mehreren Pfade können gleichzeitig getestet werden.
Gemäß der vorliegenden Ausführungsform wird eine Impulsbreite einer Wellenform eines transienten Energieversorgungsstroms gegeben und die Impulsbreite und ein Wert, der unter Berücksichtigung der Herstellungsveränderungen gegeben wird, werden miteinander verglichen, um dadurch eine Abwesenheit und Anwesenheit eines Stuck-at Fehlers eines Pfads, der getestet wird, zu erfassen.
Zweite Ausführungsform
Bevor das Testverfahren für integrierte Halbleiterschaltungen gemäß der zweiten Ausführungsform der vorliegenden Erfindung etc. erläutert wird, wird ein grundlegendes Prinzip, auf dem die zweite Ausführungsform basiert, unter Bezugnahme auf die 15A und 15B erläutert. Die 15A und 15B sind Zeitdiagramme, die das grundlegende Prinzip des Testverfahrens für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung zeigen. 15A zeigt Eingangs/Ausgangsspannungs-Charakteristiken eines Pfads, der gerade getestet wird. 15B zeigt eine Wellenform eines transienten Energieversorgungsstroms.
Wie in den 2A und 2B gezeigt, nimmt ein transienter Energieversorgungsstrom I_G eines Logikgatters monoton ab, nachdem er einen Spitzenwert erreicht hat. Demzufolge nimmt ein Energieversorgungsstrom, der in eine Schaltung fließt, die gerade getestet wird, monoton nach einem Zeitpunkt ab, wenn ein Ausgangsübergang eines Logikgatters des Pfads, der sich unter einem Test befindet, zuletzt umgeschaltet worden ist.
Das heißt, wenn in einer integrierten Halbleiterschaltung ohne Fehler ein Ausgangsübergangs-Zeitpunkt eines Logikgatters, welches als letztes umschaltet, mit τ_max dargestellt wird und ein Momentanwert eines transienten Energieversorgungsstroms bei einem Zeitpunkt τ_max mit I' dargestellt wird, nimmt der transiente Energieversorgungsstrom der integrierten Halbleiterschaltung nicht zu, um über I' nach dem Zeitpunkt τ_max zu sein.
Das Testverfahren für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung basiert auf dem voranstehend beschriebenen grundlegenden Prinzip und ist hauptsächlich dadurch gekennzeichnet, dass ein Momentanwert eines transienten Energieversorgungsstroms der integrierten Halbleiterschaltung an einem vorgeschriebenen Zeitpunkt gemessen wird, um dadurch einen Pfadverzögerungsfehler der Schaltung, die gerade getestet wird, zu erfassen.
Ein Stromert I' als eine Referenz zum Beurteilen eines Fehlers kann ein Energieversorgungsstrom zu einer Zeit sein, z. B. wenn ein Ausgang eines letzten Logikgatters eines Pfads, der gerade getestet wird, einen Wert aufweist, der halb so groß wie eine Energieversorgungsspannung ist. Dieser Wert kann z. B. durch Simulieren einer zu testenden Schaltung, durch statistische Daten, die durch Verwenden von tatsächlichen Einrichtungen gegeben werden, etc. gegeben werden.
Wie in den 15A und 15B gezeigt, wird in dem Testverfahren gemäß der vorliegenden Ausführungsform ein Momentanwert eines transienten Energieversorgungsstroms einer Schaltung, die gerade getestet wird, bei einem vorgeschriebenen Zeitpunkt gemessen und der Momentanwert wird mit einem Momentanwert eines transienten Energieversorgungsstroms eines idealisierten Stroms mit keinem Verzögerungsfehler verglichen, wodurch eine Abwesenheit und Anwesenheit eines Fehlers beurteilt wird.
Es sei angenommen, dass in einer Logikschaltung eine Vielzahl von Pfaden P₁, P₂, ..., P_n durch Testmuster T = <V₁, V₂> aktiviert werden. Wenn ein Zeitpunkt, zu dem das j-te Logikgatter von dem Eingang des Pfads P₁ geschaltet wird, mit τ_ij dargestellt wird, wird ein Zeitpunkt τ_max, wenn ein Ausgangsübergang eines Logikgatters G_final, das den letzten der Pfade P₁, P₂, ..., P_n umschaltet, folgendermaßen ausgedrückt:
Demzufolge wird ein maximaler Wert t_pd,max von Pfadverzögerungszeiten des Pfads P₁, P₂, P_n als ein Zeitintervall zwischen einem Zeitpunkt τ_max und einem Zeitpunkt τ₀ eines Eingangsübergangs folgendermaßen ausgedrückt: tpd,max = τmax – τ0 (17)
Wie voranstehend beschrieben, stimmt ein Zeitpunkt eines Ausgangsübergangs eines Logikgatters mit einem Zeitpunkt einer Spitze oder einer abfallenden Flanke eines transienten Energieversorgungsstroms des Logikgatters überein. Demzufolge entspricht ein τ_max einem Zeitpunkt τ_IDD einer letzten Spitze einer Wellenform oder einer abfallenden Flanke eines transienten Energieversorgungsstroms I_DDT der Schaltung.
Ein Energieversorgungsstrom I_G eines Logikgatters kann auf eine dreieckförmige Wellenform approximiert werden, wie in 2B gezeigt, und G_final stellt ein Logikgatter dar, welches als letztes umschaltet. Wenn die Schaltung normal ist, weist der Energieversorgungsstrom nach einem Zeitpunkt τ_max keine Spitze (Maximum) auf.
Demzufolge, bei t ≥ τ_max, nimmt eine Energieversorgungsstrom-Wellenformfunktion i_DDT(t) monoton ab.
Das heißt, wenn eine Zeitfunktion einer Energieversorgungsstromwellenform mit i_DDT(t) dargestellt wird und ein Momentanwert eines Energieversorgungsstroms bei einem Zeitpunkt τ_max mit I' dargestellt wird, kann I' = iDDT(τmax) (18) iDDT(t) ≦ iDDT(τmax) = I', t ≧ τmax (19)gegeben werden.
Damit eine Schaltung normal arbeitet, ist eine maximale Verzögerungszeit t_pd,max kleiner als ein oberer Grenzwert T' (= T_CLK – T_SKEW – T_SU). Demzufolge wird tpd,max = τmax – τ0 < T' (20) gegeben.
Wenn demzufolge eine Schaltung keinen Fehler aufweist, wenn t = T' + T₀ > τ_max ist, kann iDDT(T' + τ0) ≦ I' (21)von der Formel 19 abgeleitet werden.
Wenn T' + τ₀ ist, ist ein Momentanwert eines transienten Energieversorgungsstroms I_DDT größer als ein Momentanwert I' des transienten Energieversorgungsstroms und iDDT(T' + τ0) > I' = iDDT(τmax) (22)kann gegeben werden.
Weil T' + τ₀ niemals größer als eine Ausgangsübergangszeit τ_max ist, können τmax > T' + τ0 (23) tpd,max = τmax – τ0 > T' (24)gegeben werden.
In diesem Fall kann dementsprechend in einem Pfad mit einer größten maximalen Verzögerungszeit t_pd,max eine Ausbreitung eines Signals nicht rechtzeitig für einen Takt sein, der in der integrierten Halbleiterschaltung verwendet wird. Das heißt, in diesem Fall ist ein Verzögerungsfehler vorhanden.
Wenn, wie voranstehend beschrieben, ein Energieversorgungs-Stromwert i_DDT(T' + τ₀) größer als ein momentaner Stromwert I' bei einer vorgeschriebenen Zeit T' + τ₀ ist, wird angenommen, dass ein Pfadverzögerungsfehler in einem der aktivierten Pfade, die getestet werden, vorhanden ist.
Wenn im Gegensatz dazu ein Energieversorgungs-Stromwert i_DDT(T' + τ₀) kleiner als ein momentaner Stromwert I' ist, dann wird angenommen, dass kein Pfadverzögerungsfehler in irgendeinem der aktivierten Pfade, die getestet werden, vorhanden ist.
Demzufolge wird
gegeben.
Wie voranstehend beschrieben, wird gemäß der vorliegenden Ausführungsform ein Stromwert eines transienten Energieversorgungsstroms bei einer vorgeschriebenen Zeit mit einem Energieversorgungs-Stromwert einer integrierten Halbleiterschaltung mit keinem Fehler bei der vorgeschriebenen Zeit verglichen, wodurch ein Verzögerungsfehler der Schaltung leicht erfasst werden kann.
Das Testverfahren der vorliegenden Erfindung kann durchgeführt werden, um nicht nur Verzögerungsfehler, sondern auch Stuck-at Fehler zu erfassen. Das Testen zum Erfassen von Stuck-at Fehlern kann durch geeignetes Einstellen einer Zeit zum Messen eines Energieversorgungs-Stromwerts durchgeführt werden.
Testvorrichtung für integrierte Halbleiterschaltungen
Nun wird die Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 16 erläutert. 16 ist eine Ansicht, die die Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform zeigt. Die gleichen Elemente der vorliegenden Ausführungsform wie diejenigen der Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform etc., die in den 6 bis 10 gezeigt sind, werden mit den gleichen Bezugszeichen bezeichnet, um deren Erläuterung nicht zu wiederholen und diese zu vereinfachen.
Die integrierte Halbleiterschaltungs-Testvorrichtung 36 gemäß der vorliegenden Ausführungsform umfasst eine Energieversorgung 12, einen Testmustergenerator 14, eine Messeinrichtung 38 für einen Momentanwert des transienten Energieversorgungsstroms und einen Fehlerdetektor 40.
Die Messeinrichtung 38 für einen Momentanwert des transienten Energieversorgungsstroms misst einen Momentanwert I_DDT(t) eines transienten Energieversorgungsstroms zu einer vorgeschriebenen Zeit τ.
Der Fehlerdetektor 40 vergleicht einen transienten Energieversorgungs-Stromwert i_DDT(τ), der von einer Messeinrichtung 38 für einen Momentanwert des transienten Energieversorgungsstroms gemessen wird, mit einem vorgeschriebenen Stromwert I', um dadurch eine Abwesenheit und Anwesenheit eines Verzögerungsfehlers zu beurteilen. Der Fehlerdetektor 40 kann durch Hardware oder Software bereitgestellt werden.
Als nächstes wird ein Beispiel der Messeinrichtung für einen Momentanwert des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird, unter Bezugnahme auf 17 erläutert. 17 ist ein Blockdiagramm des Beispiels der Messeinrichtung für einen Momentanwert des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird.
Wie in 17 gezeigt, umfasst die Messeinrichtung 38 für einen Momentanwert des transienten Energieversorgungsstroms einen Stromsensor 22, der ein Stromsignal in ein Spannungssignal umwandelt, und eine Messeinrichtung 42, die einen Spannungswert misst, der von dem Stromsensor 22 transformiert wird. Die Messeinrichtung 42 kann von einem Digital-Multimeter, einem Oszilloskop oder einer automatischen Testvorrichtung bereitgestellt werden. Das Digital-Multimeter kann z. B. von einem DIGITAL MULTIMETER R6581 von ADVANTEST CORP., bereitgestellt werden. Das automatische Testgerät kann z. B. das gleiche sein, dass in der ersten Ausführungsform verwendet wird.
Dann wird ein anderes Beispiel der Messeinrichtung für einen Momentanwert des transienten Energieversorgungsstroms in der vorliegenden Ausführungsform unter Bezugnahme auf 18 erläutert. 18 ist ein Blockdiagramm, das ein anderes Beispiel der Messeinrichtung für einen Momentanwert des transienten Energieversorgungsstroms zeigt, die in der vorliegenden Ausführungsform verwendet wird.
Wie in 18 gezeigt, umfasst die Messeinrichtung 38a für einen Momentanwert des transienten Energieversorgungsstroms einen Schalter 26, der eine Energieversorgungsleitung ausschaltet, einen Kondensator 28, der einen Strom an eine Schaltung liefert, die gerade getestet wird, und eine differentielle Messeinrichtung 44, die einen unmittelbaren differentiellen Wert einer Spannungswellenform v(t) an dem Anschluss des Kondensators 28 auf der Seite der Schaltung, die sich unter einem Test befindet, misst.
Die differentielle Messeinrichtung 44 kann z. B. von einem digitalen Multimeter, einem Oszilloskop oder einer automatischen Testvorrichtung oder anderen bereitgestellt werden.
Ein Strom, der von dem Kondensator 28 an eine Schaltung 20 fließt, die gerade getestet wird, wenn die sich unter einem Test befindliche Schaltung 20 einen transienten Zustand aufweist, d. h. ein transienter Energieversorgungsstrom I_DDT wird, durch IDDT = –Cdv(t)dt (26)ausgedrückt, wobei C eine Kapazität des Kondensators darstellt und v(t) eine Anschlussspannung des Kondensators auf der Seite einer Schaltung, die gerade getestet wird, darstellt.
Demzufolge wird ein zeitdifferentieller Wert einer Spannungswellenform v(t) zu einem Zeitpunkt τ gemessen, wodurch ein momentaner Wert i_DDT(τ) des transienten Energieversorgungsstroms, der durch die sich unter einem Test befindliche Schaltung fließt, gemessen wird.
Ein momentaner differentieller Wert einer Spannungswellenform v(t) zu einer Zeit τ kann durch Messen von momentanen Werten von Spannungswellenformen in der Nähe des Zeitpunkts τ bei einem sehr kurzen Zeitintervall Δ_t und durch Teilen einer Differenz zwischen den gemessenen Werten durch das Zeitintervall Δ_t gegeben werden.
Demzufolge wird ein momentaner differentieller Wert bei der Zeit τ folgendermaßen ausgedrückt:
Um einen genauen momentanen differentiellen Wert zu ermitteln, wird bevorzugt, dass ein sehr kurzes Zeitintervall Δ_t so kurz wie möglich ist.
Verzögerungsfehler-Testverfahren
Nun wird das Verzögerungsfehler-Testverfahren gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 19 erläutert. 19 ist ein Flussdiagramm des Verzögerungsfehler-Testverfahrens gemäß der vorliegenden Erfindung.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der getestet wird, durch den Testmustergenerator 14 eingegeben (Schritt 60).
Dann wird ein momentaner Wert i_DDT(τ) des transienten Energieversorgungsstroms bei einer vorgeschriebenen Zeit τ, der von der Energieversorgung 22 in die Energieversorgungsleitung einer Schaltung 20, die getestet wird, fließt, durch die Messeinrichtung 38 für einen Momentanwert des transienten Energieversorgungsstroms gemessen (Schritt 61). Die Verarbeitung des Schritts 61 wird im wesentlichen gleichzeitig mit der Verarbeitung des Schritts 60 ausgeführt. Ein momentaner Wert i_DDT(τ) kann einmal gemessen werden, oder momentane Werte i_DDT(τ) werden mehrmals gemessen, um einen Durchschnittswert für eine höhere Genauigkeit zu ergeben. Eine Zeit τ kann durch z. B. τ = T' + τ₀ gegeben werden, wobei τ₀ einen Eingangsübergangszeitpunkt darstellt, und T' einen maximalen Wert einer zulässigen Verzögerungszeit darstellt.
Als nächstes wird der momentane Wert i_DDT(τ) des transienten Energieversorgungsstroms mit einem vordefinierten Wert I' durch den Fehlerdetektor 40 verglichen. Der momentane Wert i_DDT(τ) wird zum Beispiel mit einem typischen Wert I'(= i_DDP(τ_max)) zu einem Ausgangsübergangszeitpunkt τ_max eines Logikgatters G_final einer Schaltung mit keinem Fehler, die zuletzt umschaltet, verglichen (Schritt 62).
Wenn ein Ergebnis des Vergleichs zwischen dem momentanen Wert i_DDT(τ) des transienten Energieversorgungsstroms und des vorgeschriebenen Werts I' i_DDT(τ) > I' ist, dann beurteilt der Fehlerdetektor 40, dass ein ”Verzögerungsfehler vorhanden ist” (Schritt 63).
Wenn ein Ergebnis des Vergleichs zwischen dem momentanen Wert i_DDT(τ) des transienten Energieversorgungsstroms und dem vorgeschriebenen Wert I' i_DDT(τ) ≤ I' ist, dann beurteilt der Fehlerdetektor 40, dass ein ”Verzögerungsfehler abwesend ist” (Schritt 64).
Somit wird die Verarbeitung des Verzögerungsfehlertestens abgeschlossen. Die voranstehend beschriebenen Schritte werden wiederholt, wie in 12 gezeigt, bis sämtliche Inhalte von Fehlern, der sich unter einem Test befindlichen Schaltung, die erfasst werden sollen, abgedeckt sind.
Stuck-at Fehler können durch geeignetes Ändern von Fehlererfassungsbedingungen erfasst werden.
Wie voranstehend erwähnt, werden gemäß der vorliegenden Ausführungsform ein Verzögerungsfehler und ein Stuck-at Fehler durch Verwenden eines Momentanwerts eines transienten Energieversorgungsstroms zu einem vorgegebenen Zeitpunkt ausgewertet, wodurch eine Abwesenheit und Anwesenheit eines Verzögerungsfehlers und eines Stuck-at Fehlers in einem Pfad, der sich unter einem Test befindet, einer integrierten Halbleiterschaltung leicht beurteilt werden kann.
Dritte Ausführungsform
Bevor das Testverfahren für integrierte Halbleiterschaltungen gemäß einer dritten Ausführungsform der vorliegenden Erfindung etc. erläutert wird, wird ein grundlegendes Prinzip erläutert, auf dem die vorliegende Erfindung basiert.
Wie in der ersten Ausführungsform unter Bezugnahme auf die 1A bis 1D erläutert, fließt dann, wenn ein Eingangssignal eines Inverters von ”1” nach ”0” übergeht, ein Kurzschluss-Strom in dem Inverter und ein Ladestrom I_C fließt in eine parasitäre Kapazität C_load einer Ausgangssignalleitung des Inverters hinein.
Wenn ein abfallender Übergang in einem Eingangssignal zu dem Inverter stattfindet, wird demzufolge ein transienter Strom, der von der Energieversorgung in den Inverter hineinfließt, folgendermaßen ausgedrückt: IGf = ISf + IC (28)wobei ein transienter Strom durch I_Gf ausgedrückt wird, ein Kurzschluss-Strom mit I_Sf ausgedrückt wird und ein Ladestrom mit I_C ausgedrückt wird.
Wenn andererseits ein Eingangssignal des Inverters von ”0” nach ”1” übergeht, fließt ein Entladestrom I_D von einer Ausgangssignalleitung nach Masse, aber ein Strom, der von der Energieversorgung in den Inverter hineinfließt, ist alleine der Kurzschluss-Strom.
Ein transienter Strom, der von der Energieversorgung in den Inverter hineinfließt, wenn ein ansteigender Übergang in einem Eingangssignal des Inverters stattfindet, wird folgendermaßen ausgedrückt: IGr = ISr (29) wobei ein transienter Strom mit I_Gr ausgedrückt wird und ein Kurzschluss-Strom I_Sr ausgedrückt wird.
20A ist eine vergrößerte Ansicht einer transienten Ansprechwellenform eines CMOS Inverters. Wie in 20A gezeigt, verändert sich ein Strom I_DD, der in den CMOS Inverter hineinfließt, in einen dreieckförmigen Impuls, der einer Eingangsspannungsänderung V_IN entspricht.
20B ist eine Ansicht einer approximierten transienten Ansprechwellenform des CMOS Inverters. Wie in 20B gezeigt, kann ein Kurzschluss-Strom I_G, der in den CMOS Inverter hineinfließt, auf einen dreieckförmigen Impuls approximiert werden.
Demzufolge kann ein Kurzschluss-Strom I_Sr, der von der Energieversorgung in den Inverter hineinfließt, wenn ein ansteigender Übergang in einem Eingangssignal des Inverters stattfindet, folgendermaßen approximiert werden:
In der Formel 30 stellt I_Smax einen maximalen Wert eines Durchstroms des Inverters dar, V_DD stellt eine Energieversorgungsspannung dar, V_THN stellt eine Schwellspannung des n-MOS Transistors dar, V_THP stellt eine Schwellspannung des p-MOS Transistors dar, und t_r stellt eine Zeit eines ansteigenden Übergangs eines Eingangssignals dar.
Jedoch weist eine Schwellspannung V_THP einen absoluten Wert auf. Für eine Vereinfachung der Approximationsformel ist ein Übergangsstartzeitpunkt der Eingangsspannung V_IN 0.
Eine Wellenform eines Kurzschluss-Stroms I_sf, der von der Energieversorgung in den Inverter hineinfließt, wenn ein abfallender Übergang in einem Eingangssignal des Inverters stattfindet, wird folgendermaßen approximiert:
wobei eine Zeit eines abfallenden Übergangs eines Eingangssignals mit t_f bezeichnet ist.
Die Formel 30 und die Formel 31, die voranstehend beschrieben wurden, sind Approximationsformeln für Inverter, können aber auch für andere Logikgatter außer Inverter verwendet werden.
Ein Ladestrom I_c einer parasitären Kapazität C_load einer Ausgangssignalleitung des Inverters kann folgendermaßen ausgedrückt werden:
wobei eine Spannungsänderung V_out(t) der Ausgangssignalleitung mit V_out(t) dargestellt wird.
Ein zeitintegraler Wert Q_Sr eines Kurzschluss-Stroms I_S wird aus der Formel 30 wie folgt abgeleitet:
Ein Zeitintegralwert Q_sf eines Kurzschluss-Stroms I_Sf wird aus der Formel 31 wie folgt abgeleitet:
Demzufolge wird ein Integralwert Q_s eines Kurzschluss-Stroms, der in einem Logikgatter auf ein Schalten hin fließt, folgendermaßen ausgedrückt:
wobei t_T eine Übergangszeit eines Eingangssignals darstellt.
Wie sich der Formel 35 entnehmen lässt, ist ein Integralwert Q_s eines Kurzschluss-Stroms I_S, der in ein Logikgatter auf ein Umschalten hin hineinfließt, proportional zu einer Eingangsübergangszeit t_T des Logikgatters. Wie sich der Formel 35 entnehmen lässt, ist ein Integralwert Q_S unabhängig davon, ob ein Eingangssignal einen ansteigenden Übergang oder einen abfallenden Übergang aufweist.
Ein Integralwert Q_c des Ladestroms I_c zu einer Ausgangslastkapazität C_load des Inverters wird folgendermaßen. ausgedrückt:
Wie sich der Formel 36 entnehmen lässt, hängt ein Integralwert Q_c nicht von einer Eingangsübergangszeit t_T des Inverters ab.
Demzufolge werden integrale Werte Q_Gf, Q_Gr eines transienten Stroms, der in ein Logikgatter auf ein Umschalten hin hineinfließt, folgendermaßen ausgedrückt:
Wie sich der Formel 37 und der Formel 38 entnehmen lässt, sind Integralwerte Q_Gf, Q_Gr proportional zu einer Eingangsübergangszeit t_T eines Logikgatters.
21 ist ein Graph, der Zusammenhänge zwischen Eingangsübergangszeiten t_T des Inverters und integralen Werten Q_Gf, Q_Gr eines transienten Stroms zeigt. Der Graph aus 21 wurde durch eine Schaltungssimulation ermittelt.
Wie sich 21 entnehmen lässt, sind integrale Werte Q_Gf, Q_Gr des transienten Stroms proportional zu Eingangsübergangszeiten t_T. Deshalb kann die Richtigkeit der Formel 37 und der Formel 38 durch den Graph der 21 verifiziert werden.
Nun wird ein grundlegendes Beispiel der vorliegenden Ausführungsform mit Hilfe der in 3A gezeigten integrierten Halbleiterschaltung weiter erläutert.
Wie in der ersten Ausführungsform erläutert, umfasst die in 3A gezeigte integrierte Halbleiterschaltung vier seriell angeordnete Inverter. Der Strom I_G1, I_G2, I_G3, I_G4, der durch die jeweiligen Inverter G1, G2, G3, G3, G4 fließt, wird von einer Energiequelle zugeführt. Demzufolge ist ein transienter Energieversorgungsstrom I_DDT, der in die integrierte Schaltung von der Energieversorgung hineinfließt, wenn die integrierte Schaltung arbeitet, eine Summe eines Stroms, der durch die jeweiligen Logikgatter fließt, wie in 3B gezeigt.
Demzufolge kann ein transienter Energieversorgungsstrom I_DDT folgendermaßen ausgedrückt werden:
In der Formel 39 bezeichnet N eine Anzahl von Logikgattern, die von einer eingegebenen Reihe von Testmustern umgeschaltet werden sollen. In den 3A bis 3C ist N = 4.
In der in 3A gezeigten integrierten Schaltung wird ein integraler Wert Q_DDT eines transienten Energieversorgungsstroms I_DDT als eine Summe von integralen Werten Q_Gn (1 ≤ n ≤ N) von integralen Werten Q_Gn eines Stroms, der in den jeweiligen Logikgattern fließt, ausgedrückt.
Demzufolge wird ein integraler Wert Q_DDT eines transienten Energieversorgungsstroms I_DDT folgendermaßen ausgedrückt:
Zum Beispiel ist in der in 3A gezeigten integrierten Schaltung ein integraler Wert Q_DDT eines transienten Energieversorgungsstroms I_DDT eine Summe von integralen Werten Q_G1, Q_G2, Q_G3, Q_G4, die in den jeweiligen Invertern fließen.
Wie mit der Formel 37 und der Formel 38 gezeigt, sind integrale Werte Q_Gn (1 ≦ n ≦ N) eines Stroms, der in den jeweiligen Logikgattern fließt, jeweils proportional zu Eingangsübergangszeiten t_Tn (1 ≦ n ≦ N) der jeweiligen Logikgatter.
Demzufolge wird ein Integralwert Q_DDT eines transienten Energieversorgungsstroms I_DDT durch ein lineares Polynom folgendermaßen ausgedrückt:
In der Formel 41 bezeichnet an einen proportionalen Koeffizienten zwischen einem integralen Wert Q_Sn eines Kurzschluss-Stroms eines Logikgatters G_n und einer Eingangsübergangszeit t_Tn (1 ≦ n ≦ N) eines Logikgatters G_n und ein b bezeichnet eine Konstante, die durch eine Summe der Ladeströme Q_Cn gegeben ist, die in die jeweiligen Logikgatter hineinfließen.
Eines der Hauptcharakteristiken des Testverfahrens der Vorrichtung für integrierte Schaltungen gemäß der vorliegenden Ausführungsform ist, dass Pfadverzögerungsfehler aufgrund von mikro-offenen Defekten oder widerstands-offenen Defekten in einem Pfad, der gerade getestet wird, durch Verwenden der voranstehend erwähnten integralen Werte des transienten Energieversorgungsstroms erfasst werden.
Ein offener Defekt ist ein geteilter Zustand einer Signalleitung, die eigentlich nicht geteilt ist. Offene Defekte finden in einem Kontakt statt, zum Beispiel wenn eine ohm'sche Elektrode beschädigt wird oder ein Oxidfilm unter eine ohm'schen Elektrode gebildet wird. Offene Defekte treten oft in einer Verdrahtung aufgrund einer defekten Musterbildung oder einer defekten Ätzung auf. Offene Defekte treten oft in diffundierten Schichten, Polysiliziumschichten etc. aufgrund von defekten Masken etc. auf.
Die offenen Defekte umfassen große offene Defekte, die einen Stromfluss verhindern, wie in 22A gezeigt, und offene Defekte, die einen Stromfluss ermöglichen, wie in 22B gezeigt. Die offenen Defekte, die einen Stromfluss zulassen, umfassen mikro-offene Defekte und widerstands-offene Defekte. Die 22A und 22B sind konzeptionelle Ansichten der offenen Defekte einer Signalleitung.
Für den Fall, dass ein großer offener Defekt, wie in 22A gezeigt, vorhanden ist, wird selbst dann, wenn eine Spannung V_IN an eine Signalleitung 45 auf der Eingangsseite angelegt wird, eine Ausgangsspannung V_OUT entsprechend zu der Eingangsspannung V_IN nicht an die Signalleitung 45 auf der Ausgangsseite geleitet. Demzufolge ist ein logischer Fehler, insbesondere ein Stuck-at Fehler, vorhanden.
Wenn wie in 22A gezeigt, ein kleiner offener Defekt vorhanden ist, z. B. wenn ein mikro-offener Defekt unter 100 nm vorhanden ist, fließt ein geringer Leckstrom aufgrund eines Tunnelstroms. Ein Tunnelstrom, der durch mikro-offener Defekte fließt, ist in z. B. C. L. Hendersen, J. M. Soden und C. F. Hawkins, ”The Behaviour and Testing Implications of IC Logic Gate Open Circuits”, Proceedings of IEEE International Test Conference, Seiten 302–310, 1991 beschrieben.
Für den Fall, dass ein mikro-offener Defekt vorhanden ist, weil Strom aufgrund eines Tunnelstroms fließt, ist ein Übergang von Ladungen gering und Anstiegs- und Abfall-Übergangszeiten t_T der Spannung in einer Signalleitung sind länger. Wie in 22B gezeigt, wird eine Ausgangsspannung V_OUT an die Signalleitung 45 auf der Ausgangsseite weit hinter einem Zeitpunkt einer Eingangsspannung V_IN, die an die Signalleitung 45 auf der Eingangsseite angelegt wird, geleitet. Wenn demzufolge ein mikro-offener Defekt in der Signalleitung 45 vorhanden ist, findet ein Verzögerungsfehler statt.
Wenn ein derartiger mikro-offener Defekt vorhanden ist, fließt ein geringer Strom aufgrund eines Tunneleffekts durch den Defekt, ein Signalübergang kann durch Verwenden eines hohen Widerstands R_open modelliert werden und kann als ein widerstands-offener Defekt (nachstehend auch als im Widerstand offener Defekt bezeichnet) behandelt werden. 23A ist eine Ansicht eines Inverters mit einem mikro-offenen Defekt oder einem widerstands-offenen Defekt auf der Eingangsseite. 23B ist ein Zeitdiagramm von Signalwellenformen in einer Signalleitung A und einer Signalleitung A'.
Wie in 23B gezeigt, ist ein Signalübergang in der Signalleitung A' hinter demjenigen in der Signalleitung A'.
Wenn ein Widerstand eines mikro-offenen Defekts oder eines widerstands-offenen Defekts mit R_open dargestellt wird, und eine parasitäre Kapazität eines Eingangs des Inverters mit C_in dargestellt wird, wird eine Signalübergangszeit t_T der Signalleitung A' folgendermaßen ausgedrückt: tT = tT,typ + 2.2RopenCin (42)wobei t_T,typ ein typischer Wert der Übergangszeit des Eingangssignals für den Fall keines Defekts ist. Eine Signalübergangszeit t_T ist eine Zeit eines Anstiegs einer Signalspannung von 0,1 V_DD auf 0,9 V_DD oder eine Zeit eines Abfalls einer Signalspannung von 0,9 V_DD auf 0,1 V_DD.
Wie sich der Formel 42 entnehmen lässt, ist ein Anstieg einer Übergangszeit eines Eingangssignals zu dem Inverter proportional zu dem Widerstandswert R_open eines mikro-offenen Defekts oder eines widerstands-offenen Defekts.
Wenn demzufolge ein mikro-offener Defekt oder ein widerstands-offener Defekt in dem Pfad, der gerade getestet wird, vorhanden ist, wird ein integraler Wert Q_DDT eines Energieversorgungsstroms einer integrierten Halbleiterschaltung folgendermaßen gegeben:
was von der Formel 41 und der Formel 42 abgeleitet ist.
In der Formel 43 ist Q_DDT,typ ein typischer Wert des integralen Werts des transienten Energieversorgungsstroms für den Fall, dass kein Defekt vorhanden ist.
Wie sich der Formel 43 entnehmen lässt, steigt ein integraler Wert Q_DDT des Energieversorgungsstroms einer integrierten Halbleiterschaltung linear proportional zu einem Widerstandswert R_open eines mikro-offenen Defekts oder eines widerstands-offenen Defekts an.
24 ist ein Graph von Zusammenhängen zwischen Widerstandswerten R_open eines mikro-offenen Defekts oder eines widerstands-offenen Defekts und von integralen Werten QDDT des transienten Energieversorgungsstroms. Der Graph der 24 wurde durch Simulieren eines Falls ermittelt, bei dem ein mikro-offener Defekt oder ein widerstands-offener Defekt in einer Signalleitung IN2 einer integrierten Halbleiterschaltung, die in 3A gezeigt ist, vorhanden ist.
Das in 24 gezeigte Simulationsergebnis bestätigt die Richtigkeit der Formel 43.
Demzufolge wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms gemessen und der integrale Wert Q_DDT wird mit einem integralen Wert Q_DDT,typ einer Schaltung mit keinem Effekt verglichen, wodurch erfasst werden kann, ob ein mikro-offener Defekt oder ein widerstands-offener Defekt in einem Pfad, der gerade getestet wird, vorhanden ist oder nicht.
In dem tatsächlichen Herstellungsprozess der integrierten Halbleiterschaltung verändert sich ein integraler Wert Q_DDT,typ eines transienten Energieversorgungsstroms mit Veränderungen von Prozessparametern. 25 ist ein Graph von Veränderungen von integralen Werten Q_DDT des transienten Energieversorgungsstroms. In 25 sind integrale Werte Q_DDT des transienten Energieversorgungsstroms auf der horizontalen Achse aufgetragen und Anzahlen von Proben sind auf der vertikalen Achse aufgetragen.
Wie in 25 gezeigt, verändert sich ein integraler Wert Q_DDT des transienten Energieversorgungsstroms in einem Q_DDT,typ + Δ_Q Berreich. Δ_Q ist ein Veränderungswert eines integralen Werts Q_DDT Typ des transienten Energieversorgungsstroms.
Wenn demzufolge ein integraler Wert Q_DDT des transienten Energieversorgungsstroms, der bei dem Test gemessen wird, über einer oberen Grenze Q_DDT,typ + Δ_Q des transienten Energieversorgungsstroms eines Pfads, der gerade getestet wird, ist, wird beurteilt, dass ein mikro-offener Defekt oder ein widerstands-offener Defekt in dem Pfade vorhanden ist, der gerade getestet wird.
Demzufolge kann beurteilt werden, dass dann, wenn ein integraler Wert Q_DDT kleiner als ein oberer Grenzwert des integralen Werts Q_DDT,typ + Δ_Q ist, weder ein mikro-offener Defekt noch ein widerstands-offener Defekt in einem Pfad, der gerade getestet wird, vorhanden ist. Wenn ein integraler Wert Q_DDT des transienten Energieversorgungsstroms größer als ein oberer Grenzwert für den integralen Wert Q_DDT,typ + Δ_Q ist, kann beurteilt werden, dass ein mikro-offener Defekt oder ein widerstands-offener Defekt in dem Pfad vorhanden ist, der gerade getestet wird.
Somit gilt:
Ein typischer Wert Q_DDT,typ des integralen Werts des transienten Energieversorgungsstroms und ein Veränderungswert Δ_Q kann durch Simulieren von Prozessveränderungen gegeben werden. Es ist auch möglich, eine Widerstandsintensität eines mikro-offenen Defekts oder eines widerstands-offenen Defekts auf Grundlage einer Differenz zwischen einem integralen Wert Q_DDT des transienten Energieversorgungsstroms und einem typischen Wert Q_DDT,typ des integralen Werts zu beurteilen.
Grundlegendes Prinzip des Testverfahrens
Nun wird ein grundlegendes Prinzip erläutert, auf dem das Testverfahren für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform gestützt ist.
Das Testverfahren für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform wertet einen Defektfehler durch Messen eines integralen Werts des transienten Energieversorgungsstroms einer Schaltung, der gerade getestet wird, aus.
Eine Gatterverzögerungszeit t_gd eines Logikgatters, die proportional zu einer Übergangszeit t_T eines Eingangssignals ist, wird folgendermaßen ausgedrückt:
In der Gleichung 45 stellt t_gd,step eine Verzögerungszeit dar, die gegeben wird, wenn ein Stufeneingang einer Null-Übergangszeit einem Inverter mit weder einem mikro-offenen Defekt noch einem widerstands-offenen Defekt eingegeben wird. V_TH stellt eine Schwellwertspannung eines p-MOS Transistors oder eines n-MOS Transistors dar. V_TH = V_THN gilt für einen ansteigenen Übergang eines Eingangs und V_TH = V_THP gilt für einen abfallenden Übergang eines Eingangs.
Wenn demzufolge ein mikro-offener Defekt oder ein widerstands-offener Defekt, der durch einen Widerstandswert R_open dargestellt wird, in einer Eingangssignalleitung eines Logikgatters vorhanden ist, kann eine Verzögerungszeit t_gd folgendermaßen ausgedrückt werden:
In der Formel 46 stellt t_gd,typ einen typischen Wert einer Gateverzögerungszeit eines Logikgatters mit keinem Effekt dar.
Wie sich der Formel 46 entnehmen lässt, verändert sich eine Gatterverzögerungszeiten t_gd eines Logikgatters mit einem mikro-offenen Defekt oder einem widerstands-offenen Defekt mit einem Widerstandswert R_open des mikro-offenen Defekts oder des widerstands-offenen Defekts und eine Erhöhung δ der Gatterverzögerungszeiten t_gd ist proportional zu dem Widerstandswert R_open des mikro-offenen Defekts oder des widerstands-offenen Defekts.
Eine Pfadverzögerungszeit t_pd eines Pfads, der sich unter einem Test befindet, mit einem mikro-offenen Defekt und einem widerstands-offenen Defekt wird folgendermaßen ausgedrückt:
was von der Formel 5 abgeleitet wird.
Wie sich der Formel 47 entnehmen lässt, ist eine Pfadverzögerungszeit t_pd eines Pfads, der sich unter einem Test befindet, proportional zu einem Widerstandswert R_open.
26 ist ein Graph von Zusammenhängen zwischen Widerstandswerten R_open eines mikro-offenen Defekts oder eines widerstands-offenen Defekts und einer Pfadverzögerungszeit t_pd. Der Graph der 26 wurde durch Simulieren eines Falls abgeleitet, dass ein mikro-offener Defekt oder ein widerstands-offener Defekt in der Signalleitung IN2 der integrierten Schaltung der 3A vorhanden ist.
Das Simulationsergebnis, welches mit dem Graph der 26 dargestellt ist, bestätigt die Richtigkeit der Formel 47.
Ein integraler Wert Q_DDT des transienten Energieversorgungsstroms einer integrierten Schaltung wird durch eine Summe von integralen Werten Q_Gi eines Stroms, der in jeweiligen Logikgattern G_i(1 ≤ i ≤ n) fließt, durch Verwendung der Formel 40 ausgedrückt.
Wenn demzufolge ein mikro-offener Defekt oder ein widerstands-offener Defekt in einem Eingang eines Logikgatters G_k eines Pfads P vorhanden ist, wird ein integraler Wert Q_DDT mit
ausgedrückt, was von der Formel 43 abgeleitet wird.
Wie sich der Formel 48 entnehmen lässt, ist ein integraler Wert Q_DDT des transienten Energieversorgungsstroms proportional zu einem Widerstandswert R_open eines mikro-offenen Defekts oder eines widerstands-offenen Defekts.
Demzufolge wird eine Verzögerungszeit t_pd eines Pfads P mit einem mikro-offenen Defekt oder einem widerstands-offenen Defekt folgendermaßen ausgedrückt:
was von der Formel 47 und der Formel 48 abgeleitet ist.
Wie sich der Formel 49 entnehmen lässt, ändert sich eine Verzögerungszeit t_pd linear bezüglich der integralen Werte Q_DDT des transienten Energieversorgungsstroms einer integrierten Halbleiterschaltung.
27 ist ein Graph von Zusammenhängen zwischen integralen Werten Q_DDT eines transienten Energieversorgungsstroms und einer Pfadverzögerungszeit t_pd. Der Graph der 27 wurde durch Simulieren eines Falls abgeleitet, dass ein mikro-offener Defekt oder ein widerstands-offener Defekt in der Signalleitung IN2 der integrierten Schaltung der 3A vorhanden ist.
Das Ergebnis der in 27 gezeigten Simulation zeigt die Richtigkeit der Formel 49 an.
Wenn in der Formel 49 ein oberer Grenzwert einer zulässigen Pfadverzögerungszeit t_pd mit T' dargestellt wird und ein integraler Wert des transienten Energieversorgungsstroms zu dieser Zeit Q_max dargestellt wird, wird ein integraler Wert Q_max mit
ausgedrückt.
Q_max stellt einen oberen Grenzwert eines integralen Werts Q_DDT des transienten Energieversorgungsstroms dar, was die Beurteilung erlaubt, dass kein Pfadverzögerungsfehler vorhanden ist. Das heißt, wenn ein integraler Wert Q_DDT kleiner als ein oberer Grenzwert Q_max ist, ist kein Pfadverzögerungsfehler in einer integrierten Halbleiterschaltung vorhanden. Wenn ein integraler Wert Q_DDT größer als ein oberer Grenzwert Q_max ist, dann ist ein Pfadverzögerungsfehler aufgrund eines mikro-offenen Defekts oder eines widerstands-offenen Defekts in einer integrierten Schaltung vorhanden.
Demzufolge gilt:
Wie voranstehend beschrieben, werden gemäß der vorliegenden Ausführungsform ein integraler Wert des transienten Energieversorgungsstroms und ein vordefinierter Wert Q_max miteinander verglichen, um dadurch das Testen für eine Erfassung durchzuführen, ob ein Verzögerungsfehler in einer integrierten Halbleiterschaltung vorhanden ist. Ein vordefinierter Wert Q_max kann durch die Formel 50 unter Verwendung einer Schaltungssimulation, von statistischen Daten oder anderen abgeleitet werden.
Das Testverfahren für die integrierten Halbleiterschaltung gemäß der vorliegenden Ausführungsform ist nicht auf das Testen hinsichtlich eines mikro-offenen Defekts und von Verzögerungsfehlern beschränkt, sondern kann nach Stuck-at Fehlern etc. durch geeignetes Einstellen von Testbedingungen testen.
Ein Testen nach einem Stuck-at Fehler durch das Testverfahren für die integrierten Halbleiterschaltung gemäß der vorliegenden Erfindung wird erläutert.
Ein integraler Wert des transienten Energieversorgungsstroms einer integrierten Halbleiterschaltung, die sich unter einem Test befindet, verändert sich in einem Bereich von z. B. ±Δ_Q aufgrund von Veränderungen von Prozessparametern des Herstellungsprozesses der integrierten Halbleiterschaltung. Demzufolge steigt ein integraler Wert in einem Bereich von z. B. einem typischen Wert Q_DDT,typ ± 10% an und fällt ab. Wenn ein integraler Wert z. B. innerhalb des Bereichs eines typischen Werts Q_DDT,typ ± 10% ist, kann die Schaltung als normal (fehlerfrei) beurteilt werden.
Wenn jedoch ein integraler Wert Q_DDT durch ein höheres Verhältnis als Δ_Q abnimmt, z. B. wenn ein integraler Wert Q_DDT von einem typischen integralen Wert um 20% abfällt, kann angenommen werden, dass einige der Logikgatter eines Pfads, der gerade getestet wird, nicht schalten. In diesem Fall kann angenommen werden, dass ein Defekt, der Logikgatter eines Pfads, der gerade getestet wird, von einem Umschalten abhält, z. B. ein großer offener Defekt, vorhanden ist.
Wenn demzufolge ein integraler Wert Q_DDT des transienten Energieversorgungsstroms kleiner als ein unterer Grenzwert Q_DDT,typ – Δ_Q eines integralen Werts des transienten Energieversorgungsstroms ist, der durch eine Schaltung gegeben wird, die keinen Defekt aufweist, kann beurteilt werden, dass ein Stuck-at Fehler in dem Pfad, der gerade getestet wird, vorhanden ist.
Demzufolge gilt:
In der Formel 52 kann ein typischer Wert Q_DDT,typ und eine Veränderung Δ_Q durch Simulieren von Prozessveränderungen einer Schaltung, von statistischen Daten, die durch Verwendung von tatsächlichen Einrichtungen gegeben werden, etc. abgeleitet werden.
Wie voranstehend beschrieben, werden gemäß der vorliegenden Ausführungsform ein integraler Wert des transienten Energieversorgungsstroms einer Schaltung, die getestet wird, und ein vordefinierter Wert miteinander verglichen, wodurch mikro-offene Defekte, widerstands-offene Defekte, Pfadverzögerungsfehler und Stuck-at Fehler des Pfads, der gerade getestet wird, erfasst werden können.
Testvorrichtung für integrierte Halbleiterschaltungen
Als nächstes wird die Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 28 erläutert. 28 ist ein Blockdiagramm der Testvorrichtung für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform. Die gleichen Elemente der vorliegenden Ausführungsform wie diejenigen der Testvorrichtung für integrierte Halbleiterschaltungen etc. gemäss der ersten oder der zweiten Ausführungsform werden mit den gleichen Bezugszeichen bezeichnet, um deren Erläuterung nicht zu wiederholen oder zu vereinfachen.
Wie in 28 gezeigt, umfasst die Testvorrichtung für integrierte Halbleiterschaltungen 46 eine Energieversorgung 12, einen Testmustergenerator 14, eine Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms und einen Fehlerdetektor 50.
Die Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms misst einen integralen Wert Q_DDT des transienten Energieversorgungsstroms bei einem vorgeschriebenen Zeitintervall. Die Messeinrichtung 48 für den integralen Wert des transienten Energieversorgungsstroms wird später beschrieben.
Der Fehlerdetektor 50 vergleicht einen integralen Wert des transienten Energieversorgungsstroms Q_DDT der von der Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms gemessen wird, mit einem vordefinierten Wert, um dadurch eine Anwesenheit oder Abwesenheit eines Fehlers zu beurteilen. Der Fehlerdetektor 50 kann durch Hardware oder Software bereitgestellt werden.
Als nächstes wird ein Beispiel der Messeinrichtung für den integralen Wert des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird, unter Bezugnahme auf 29 erläutert. 29 ist ein Blockdiagramm des Beispiels der Messeinrichtung für einen integralen Wert des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird.
Wie in 29 gezeigt, umfasst eine Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms einen Stromsensor 22, eine Wellenform-Messeinrichtung 52 und einen Stromintegrator 54.
Die Wellenform-Messeinrichtung 52 misst eine Spannungswellenform, die von dem Stromsensor 22 transformiert wird. Die Wellenform-Messeinrichtung 52 kann z. B. von einem Oszilloskop, einem automatischen Testgerät oder anderen bereitgestellt werden.
Der Stromintegrator 54 berechnet einen integralen Wert von Stromwellenformen, die von der Wellenform-Messeinrichtung 52 für eine vorgeschriebene Zeitperiode gemessen werden. Der Stromintegrator 54 kann durch Hardware oder Software bereitgestellt werden.
Als nächstes wird unter Bezugnahme auf 30 ein anderes Beispiel der Messeinrichtung für einen integralen Wert des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird, unter Bezugnahme auf 30 erläutert. 30 ist ein Blockdiagramm des anderen Beispiels der Messeinrichtung für einen integralen Wert des transienten Energieversorgungsstroms, die in der vorliegenden Ausführungsform verwendet wird.
Die Messeinrichtung 48a für einen integralen Wert des transienten Energieversorgungsstroms umfasst einen Schalter 26, einen Kondensator 28 und eine Messeinrichtung 56.
Die Messeinrichtung 56 misst einen Momentanwert einer Spannungswellenform v(t) an dem Anschluss des Kondensators 28 auf der Seite einer Schaltung, die gerade getestet wird. Die Messeinrichtung 56 kann z. B. von einem Digitalmultimeter, einem Oszilloskop oder einem automatischen Testgerät bereitgestellt werden.
Ein transienter Energieversorgungsstrom I_DDT, der von dem Kondensator 28 in eine Schaltung 20 hineinfließt, die gerade getestet wird, wenn die sich unter einem Test befindliche Schaltung 20 einen transienten Zustand aufweist, wird mit
ausgedrückt. Demzufolge wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms mit
ausgedrückt, wobei ein Anfangswert und ein Endwert einer Spannung des Kondensators 28 auf der Seite der Messeinrichtung 56 jeweils mit v(-∞) und v(∞) dargestellt wird.
Das heißt, ein Anfangswert und ein Endwert einer Spannung des Kondensators 28 in einer vorgeschriebenen Zeitperiode werden gemessen und eine Differenz zwischen den zwei Werten wird berechnet, wodurch ein integraler Wert Q_DDT des transienten Energieversorgungsstroms I_DDT, der in einer Schaltung, die gerade getestet wird, fließt, angegeben werden.
Ein Anfangswert einer Spannung des Kondensators 28 wird vorzugsweise unmittelbar bevor ein Signalübergang in der Eingangssignalleitung eines Pfads, der gerade getestet wird, stattfindet, gemessen. Ein Endwert der Spannung des Kondensators 28 wird vorzugsweise unmittelbar nachdem sämtliche Logikgatter des Pfads, der gerade getestet wird, umgeschaltet haben, gemessen und ein Energieversorgungsstrom eines stationären Energieversorgungs-Stromwerts I_DDQ aufweist.
Da es jedoch schwierig ist, einen Zeitpunkt zu definieren, bei dem ein Energieversorgungsstrom einen stationären Energieversorgungs-Stromwert I_DDQ aufweist, kann ein abschließender Wert der Spannung des Kondensators 28 zu der Zeit gemessen werden, wenn eine ausreichende Zeit abgelaufen ist, nachdem eine Reihe von Testmustern eingegeben worden sind.
Testverfahren für integrierte Halbleiterschaltungen
Als nächstes wird unter Bezugnahme auf 31 das Testverfahren für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform erläutert. 31 ist ein Flussdiagramm des Testverfahrens für integrierte Halbleiterschaltungen gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der gerade getestet wird, von dem Testmustergenerator 14 eingegeben (Schritt 70).
Als nächstes wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms, der für eine vorgeschriebene Zeitperiode T von der Energieversorgung 12 in die Energieversorgungsleitung der Schaltung 20, die gerade getestet wird, fließt, von der Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms gemessen (Schritt 71). Die Verarbeitung des Schritts 71 wird im wesentlichen gleichzeitig mit der Verarbeitung des Schritts 70 ausgeführt. Eine vorgeschriebene Zeitperiode T ist z. B. von einem Zeitpunkt τ(–∞) unmittelbar vor einem Eingangsübergang bis zu einem Zeitpunkt τ(∞), wenn die Schaltung 20, die gerade getestet wird, ausreichend stabil wird. Ein integraler Wert des transienten Energieversorgungsstroms kann einmal gemessen oder mehrmals gemessen werden, um einen Durchschnittswert für eine höhere Messgenauigkeit bereitzustellen.
Als nächstes wird der integrale Wert QDDT des transienten Energieversorgungsstroms mit einem vordefinierten Wert von dem Fehlerdetektor 50 verglichen (Schritt 72).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert Q_DDT des transienten Energieversorgungsstroms und des vordefinierten Werts Fehlererfassungsbedingungen erfüllt, dann beurteilt der Fehlerdetektor 50, dass ein ”Fehler vorhanden ist” (Schritt 73).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert Q_DDT des transienten Energieversorgungsstroms und des vordefinierten Werts Erfassungsbedingungen nicht erfüllen, dann beurteilt der Fehlerdetektor, dass ein ”Fehler vorhanden ist” (Schritt 74).
Somit wird der Prozess abgeschlossen.
Die voranstehend beschriebene Verarbeitung wird wie in 12 gezeigt wiederholt, bis sämtliche Inhalte von Fehlern einer sich unter einem Test befindlichen Schaltung, die erfasst werden sollen, abgedeckt sind. Eine Fehlerliste kann sämtliche Fehler enthalten, die möglicherweise auftreten können, oder Gruppenfehler, die gleichzeitig getestet werden können.
Testverfahren zur Erfassung von mikro-offenen Defekten oder widerstands-offenen Defekten
Als nächstes wird das Testverfahren zum Erfassen von mikro-offenen Defekten oder widerstands-offenen Defekten gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 32 erläutert. 32 ist ein Flussdiagramm des Testverfahrens zum Erfassen von mikro-offenen Defekten oder widerstands-offenen Defekten gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der sich unter einem Test befindet, von dem Testmustergenerator 14 eingegeben (Schritt 80).
Als nächstes wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms für eine vorgeschriebene Zeitperiode T von der Energieversorgung 12 in die Energieversorgungsleitung der Schaltung 20, die gerade getestet wird, von der Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms (Schritt 81) gemessen. Die Verarbeitung im Schritt 81 wird im wesentlichen gleichzeitig mit der Verarbeitung des Schritts 80 ausgeführt. Eine vorgeschriebene Zeitperiode T ist z. B. von einer Zeit τ(–∞) unmittelbar vor einem Eingangsübergang bis zu einer Zeit τ(–∞), wenn die sich unter einem Test befindliche Schaltung 20 ausreichend stabil wird. Ein integraler Wert des transienten Energieversorgungsstroms kann einmal gemessen oder mehrmals gemessen werden, um einen Durchschnittswert für eine höhere Messgenauigkeit zu ergeben.
Dann wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms mit einem vordefinierten Wert durch den Fehlerdetektor 50 verglichen. Ein vordefinierter Wert ist z. B. ein oberer Grenzwert Q_DDT + Δ_Q eines integralen Werts des transienten Energieversorgungsstroms, der von einer Schaltung gegeben wird, die keinen Fehler aufweist (Schritt 82).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert QDDT eines transienten Energieversorgungsstroms und den vordefinierten Wert Q_DDT > Q_DDT,typ + Δ_Q ist, dann beurteilt der Fehlerdetektor 50, dass ein ”mikro-offener Defekt oder ein widerstands-offener Defekt vorhanden ist”, wie mit der Formel 44 gezeigt (Schritt 83).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert QDDT des transienten Energieversorgungsstroms und des vordefinierten Werts Q_DDT Q_DDT,typ + Δ_Q ist, beurteilt der Fehlerdetektor 50, dass ein ”mikro-offener Defekt oder ein widerstands-offener Defekt abwesend ist” wie mit der Formel 44 gezeigt (Schritt 84).
Somit wird die Verarbeitung beendet.
Die voranstehend beschriebene Verarbeitung wird wiederholt, bis sämtliche Inhalte von Fehlern der sich unter einem Test befindlichen Schaltung, die erfasst werden sollen, abgedeckt sind.
Verzögerungsfehler-Testverfahren
Schließlich wird das Verzögerungsfehler-Testverfahren gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 33 erläutert. 33 ist ein Flussdiagramm des Verzögerungsfehler-Testverfahrens gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der sich unter einem Test befindet, von dem Testmustergenerator 14 eingegeben (Schritt 90).
Als nächstes wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms, der für eine vorgeschriebene Zeitperiode T von der Energieversorgung 12 in die Energieversorgungsleitung der sich unter einem Test befindlichen Schaltung 20 fließt, von der Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms gemessen (Schritt 91). Die Verarbeitung des Schritts 91 wird im wesentlichen gleichzeitig mit der Verarbeitung des Schritts 90 ausgeführt. Eine vorgeschriebene Zeitperiode T ist z. B. von einer Zeit τ(–∞) unmittelbar vor einem Eingangsübergang bis zu einer Zeit τ(∞), wenn die sich unter einem Test befindliche Schaltung 20 ausreichend stabil wird. Ein integraler Wert Q_DDT des transienten Energieversorgungsstroms kann einmal gemessen oder mehrmals gemessen werden, um einen Durchschnittswert für eine höhere Messgenauigkeit zu ergeben.
Als nächstes wird der integrale Wert Q_DDT des transienten Energieversorgungsstroms mit einem vordefinierten Wert Q_max durch den Fehlerdetektor 104 verglichen (Schritt 92).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert Q_DDT des transienten Energieversorgungsstroms und des vordefinierten Werts Q_max Q_DDT > Q_max ist, dann beurteilt der Fehlerdetektor 104, dass ein ”Verzögerungsfehler vorhanden ist”, wie mit der Formel 51 gezeigt (Schritt 93).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert Q_DDT des transienten Energieversorgungsstroms und des vordefinierten Werts Q_maxQ_DDT ≦ Q_max ist, beurteilt der Fehlerdetektor 104, dass ein ”Verzögerungsfehler abwesend ist”, wie mit der Formel 51 gezeigt (Schritt 93).
Somit wird die Verarbeitung abgeschlossen. Die voranstehend beschriebene Verarbeitung wird wiederholt, bis sämtliche Inhalte eines Fehlers einer sich unter einem Test befindlichen Schaltung, die erfasst werden sollen, abgedeckt sind.
Testverfahren für Stuck-at Fehler
Als nächstes wird das Testverfahren für Stuck-at Fehler gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 34 erläutert. 34 ist ein Flussdiagramm des Testverfahrens für Stuck-at Fehler gemäß der vorliegenden Ausführungsform.
Zunächst wird eine Reihe von Testmustern zum Aktivieren eines Pfads, der gerade getestet wird, von dem Testmustergenerator 14 eingegeben (Schritt 100).
Als nächstes wird ein integraler Wert Q_DDT des transienten Energieversorgungsstroms, der für eine vorgeschriebene Zeitperiode T von der Energieversorgung 12 in die Energieversorgungsleitung der sich unter einem Test befindlichen Schaltung 20 fließt, von der Messeinrichtung 48 für einen integralen Wert des transienten Energieversorgungsstroms gemessen (Schritt 101). Die Verarbeitung des Schritts 101 wird im wesentlichen gleichzeitig mit der Verarbeitung des Schritts 100 ausgeführt. Ein integraler Wert des transienten Energieversorgungsstroms kann einmal gemessen oder mehrmals gemessen werden, um einen Durchschnittswert für eine höhere Messgenauigkeit bereitzustellen. Eine vorgeschriebene Zeitperiode T ist z. B. von einer Zeit τ(–∞) unmittelbar vor Eingangsübergang bis zu einer Zeit τ(∞), wenn die sich unter einem Test befindliche Schaltung 20 ausreichend stabil wird.
Dann wird der integrale Wert Q_DDT des transienten Energieversorgungsstroms mit einem vordefinierten Wert von dem Fehlerdetektor 104 verglichen. Ein vordefinierter Wert ist z. B. ein unterer Grenzwert Q_DDT,typ – Δ_Q eines integralen Werts Q_DDT des transienten Energieversorgungsstroms, der in einer Schaltung auftreten kann, die keinen Fehler aufweist (Schritt 102).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert Q_DDT des transienten Energieversorgungsstroms und des vordefinierten Werts Q_DDT < Q_DDT,typ – Δ_Q ist, wie in der Formel 52 gezeigt, beurteilt der Fehlerdetektor 104, dass ein ”Stuck-at Fehler vorhanden ist” (Schritt 103).
Wenn ein Ergebnis des Vergleichs zwischen dem integralen Wert QDDT des transienten Energieversorgungsstroms und des vordefinierten Werts Q_DDT ≧ Q_DDT,typ – Δ_Q ist, dann beurteilt der Fehlerdetektor 104, dass ein ”Stuck-at Fehler abwesend ist” (Schritt 104).
Somit wird der Prozess beendet.
Die voranstehend beschriebene Bearbeitung wird wiederholt, bis sämtliche Inhalte von Fehlern einer sich unter einem Test befindlichen Schaltung, die erfasst werden sollen, abgedeckt sind.
Wie voranstehend beschrieben, wird gemäß der vorliegenden Erfindung ein Verzögerungsfehler durch Verwenden eines integralen Werts des transienten Energieversorgungsstroms erfasst, wodurch eine Abwesenheit und Anwesenheit eines Verzögerungsfehlers und eines Stuck-at Fehlers auf einem Pfad, der gerade getestet wird, einer integrierten Halbleiterschaltung leicht erfasst werden kann.
Modifizierte Ausführungsformen
Die vorliegende Erfindung ist nicht auf die voranstehend beschriebenen Ausführungsformen beschränkt und deckt andere verschiedene Modifikationen ab.
Zum Beispiel sind die voranstehend beschriebenen Ausführungsformen bezüglich einer integrierten CMOS Schaltung erläutert worden. Die vorliegende Erfindung ist nicht nur auf integrierte CMOS Schaltungen, sondern auch auf andere integrierten Halbleiterschaltungen anwendbar.

Claims

Testvorrichtung für eine integrierte Halbleiterschaltung, umfassend eine Testmuster-Eingabeeinrichtung (14) zum Eingeben einer Testmustersequenz in die Halbleiterschaltung für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; eine Messeinrichtung (16, 16a) zum Messen eines transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der Halbleiterschaltung aktiviert ist; und eine Fehlererfassungseinrichtung (18) zum Beurteilen des Vorliegens oder Nicht-Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung auf der Grundlage des von der Messeinrichtung (16, 16a) gemessenen transienten Energieversorgungsstroms (I_DDT); wobei die Messeinrichtung (16, 16a) zum Messen des transienten Energieversorgungsstroms (I_DDT) eine Impulsbreite (t_PW) einer Wellenform dieses Stroms misst, wobei die Impulsbreite (t_PW) bestimmt ist durch ein Zeitintervall zwischen einer Zeit (τ_O) der Aktivierung des Pfads der Halbleiterschaltung und einer Zeit (τ_IDD) eines letzten Maximums oder einer abfallenden Flanke der Wellenform des transienten Energieversorgungsstroms (I_DDT); und die Fehlererfassungseinrichtung (18) das Vorliegen eines Verzögerungsfehlers oder eines Festhaltefehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung feststellt, wenn die Impulsbreite (t_PW) der Wellenform des transienten Energieversorgungsstroms (I_DDT) eine Standard-Impulsbreite einer Wellenform des transienten Energieversorgungsstroms um einen vorbestimmten Wert über- oder unterschreitet.
Testvorrichtung für eine integrierte Halbleiterschaltung nach Anspruch 1, bei welcher die Messeinrichtung (16a) zum Messen des transienten Energieversorgungsstroms (I_DDT) einen Kondensator (28) zur Lieferung des Energieversorgungsstroms an die Halbleiterschaltung aufweist und einen zeitdifferentiellen Wert der über den Kondensator (28) an die Halbleiterschaltung angelegten Spannung misst, wodurch sich die Wellenform des transienten Energieversorgungsstroms (I_DDT) ergibt.
Testvorrichtung für eine integrierte Halbleiterschaltung, umfassend eine Testmuster-Eingabeeinrichtung (14) zum Eingeben einer Testmustersequenz in die Halbleiterschaltung für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; eine Messeinrichtung (38, 38a) zum Messen eines transienten Energieversorgungsstroms (I_DDT), der an die Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der Halbleiterschaltung aktiviert ist; und eine Fehlererfassungseinrichtung (40) zum Beurteilen des Vorliegens oder Nicht-Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung auf der Grundlage des von der Messeinrichtung (38, 38a) gemessenen transienten Energieversorgungsstroms; wobei die Messeinrichtung (38, 38a) zum Messen des transienten Energieversorgungsstroms einen momentanen Wert (I_DDT) des transienten Energieversorgungsstroms zu einer Zeit (T' + τ_O) misst, die um eine vorbestimmte Zeit (T') später ist als die Zeit der Aktivierung des dem Test unterworfenen Pfades der Halbleiterschaltung; und die Fehlererfassungseinrichtung (40) das Vorliegen eines Verzögerungsfehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung feststellt, wenn der momentane Wert (I_DDT) des transienten Energieversorgungsstroms zur Zeit (T' + τ_O) größer ist als ein Schwellwert, der eine Feststellung ermöglicht, dass ein transienter Energieversorgungsstrom an die Halbleiterschaltung geliefert wird.
Testvorrichtung für eine integrierte Halbleiterschaltung, umfassend eine Testmuster-Eingabeeinrichtung (14) zum Eingeben einer Testmustersequenz in die Halbleiterschaltung für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; eine Messeinrichtung (38, 38a) zum Messen eines transienten Energieversorgungsstroms (I_DDT), der an die Halbleiterschaltung angelegt wird, während der dem Test unterworfene Pfad der Halbleiterschaltung aktiviert ist; und eine Fehlererfassungseinrichtung (40) zum Feststellen des Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung auf der Grundlage des von der Messeinrichtung (38, 38a) gemessenen transienten Energieversorgungsstroms; wobei die Messeinrichtung (38, 38a) zum Messen des transienten Energieversorgungsstroms einen momentanen Wert (I_DDT) des transienten Energieversorgungsstroms zu einer Zeit (T' + τ_O) misst, die um eine vorbestimmte Zeit früher ist als eine Standard-Verzögerungszeit, welche von dem dem Test unterworfenen Pfad der Halbleiterschaltung erwartet wird; und die Fehlererfassungseinrichtung (40) das Vorliegen eines Festhaltefehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung feststellt, wenn der momentane Wert des transienten Energieversorgungsstroms zur Zeit (T' + τ_O) kleiner ist als ein Schwellwert, der eine Feststellung ermöglicht, dass ein transienter Energieversorgungsstrom an die integrierte Halbleiterschaltung geliefert wird.
Testvorrichtung für eine integrierte Halbleiterschaltung nach Anspruch 3 oder 4, bei welcher die Messeinrichtung (38a) zum Messen des transienten Energieversorgungsstroms einen Kondensator (28) zur Lieferung des Energieversorgungsstroms an die Halbleiterschaltung aufweist und einen zeitdifferentiellen Wert der über den Kondensator (28) an die Halbleiterschaltung angelegten Spannung misst, wodurch sich ein momentaner Wert (I_DDT) des transienten Energieversorgungsstroms ergibt.
Testvorrichtung für eine integrierte Halbleiterschaltung, umfassend eine Testmuster-Eingabeeinrichtung (14) zum Eingeben einer Testmustersequenz in die Halbleiterschaltung für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; eine Messeinrichtung (48, 48a) zum Messen eines transienten Energieversorgungsstroms (I_DDT), der an die Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der Halbleiterschaltung aktiviert ist; und eine Fehlererfassungseinrichtung (50) zum Beurteilen des Nicht-Vorliegens oder Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung auf der Grundlage des von der Messeinrichtung (48, 48a) gemessenen transienten Energieversorgungsstroms (I_DDT); wobei die Messeinrichtung (48, 48a) einen Zeitintegralwert des transienten Energieversorgungsstroms misst; die Fehlererfassungseinrichtung (50) das Vorliegen eines Verzögerungsfehlers aufgrund eines mikro-offenen Fehlers oder eines widerstands-offenen Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung feststellt, wenn der Zeitintegralwert des transienten Energieversorgungsstroms einen oberen Grenzwert (Q_max), der dem integralen Wert des transienten Energieversorgungsstroms bei einer zulässigen Pfadverzögerungszeit darstellt, um einen vorbestimmten Wert überschreitet; und die Fehlererfassungseinrichtung (50) das Vorliegen eines Stuck-at-(Festhalte-)Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung feststellt, wenn der Zeitintegralwert des transienten Energieversorgungsstroms einen unteren Grenzwert (Q_DDT,typ), der ein integraler Wert des transienten Energieversorgungsstroms einer defektfreien Schaltung darstellt, um einen vorbestimmten Wert unterschreitet.
Testvorrichtung für eine integrierte Halbleiterschaltung nach Anspruch 6, bei welcher die Messeinrichtung (48a) zum Messen des transienten Energieversorgungsstroms (I_DDT) einen Kondensator (28) zur Lieferung des Energieversorgungsstroms an die Halbleiterschaltung aufweist und einen Zeitintegralwert der über den Kondensator (28) an die Halbleiterschaltung angelegten Spannung misst, wodurch sich ein momentaner Wert (I_DDT) des transienten Energieversorgungsstroms ergibt.
Testverfahren für eine integrierte Halbleiterschaltung, umfassend folgende Schritte: Eingeben einer Testmustersequenz in eine integrierte Halbleiterschaltung zum Aktivieren eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; Messen eines transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der integrierten Halbleiterschaltung aktiviert ist; und Beurteilen des Vorliegens oder Nicht-Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung auf der Grundlage des gemessenen transienten Energieversorgungsstroms (I_DDT); wobei eine Impulsbreite (t_PW) einer Wellenform des transienten Energieversorgungsstroms (I_DDT) gemessen und die Impulsbreite bestimmt wird durch ein Zeitintervall zwischen einer Zeit (τ_O) der Aktivierung des Pfades und einer Zeit (τ_IDD) eines letzten Maximum oder einer abfallenden Flanke der Wellenform des transienten Energieversorgungsstroms; und das Vorliegen oder Nicht-Vorliegen eines Verzögerungsfehlers oder eines Festhaltefehlers in dem dem Test unterworfenen Pfad der Schaltungseinrichtung beurteilt wird durch Vergleichen der Impulsbreite (t_PW) der Wellenform des transienten Energieversorgungsstroms (I_DDT) mit einer von dem Pfad der Schaltungseinrichtung erwarteten Standard-Impulsbreite einer Wellenform des transienten Energieversorgungsstroms.
Testverfahren für eine integrierte Halbleiterschaltung, umfassend folgende Schritte: Eingeben einer Testmustersequenz in eine integrierte Halbleiterschaltung zum Aktivieren eines für einen Test vorgesehenen Pfads der integrierten Halbleiterschaltung; Messen eines transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der integrierten Halbleiterschaltung aktiviert ist; und Beurteilen des Nicht-Vorliegens oder Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad auf der Grundlage des gemessenen transienten Energieversorgungsstroms (I_DDT); wobei ein momentaner Wert des transienten Energieversorgungsstroms zu einer Zeit (T' + τ_O) gemessen wird, die um eine vorbestimmte Zeit später liegt als eine Standard-Verzögerungszeit, welche von dem dem Test unterworfenen Pfad erwartet wird; und das Nicht-Vorliegen oder Vorliegen eines Fehlers in dem dem Test unterworfenen Pfad beurteilt wird durch Bestimmen, ob der momentane Wert des transienten Energieversorgungsstroms zu der Zeit (T' + τ_O) größer ist als ein Schwellwert, welcher die Beurteilung ermöglicht, dass ein transienter Energieversorgungsstrom an die Halbleiterschaltung geliefert wird.
Testverfahren für eine integrierte Halbleiterschaltung, umfassend folgende Schritte: Eingeben einer Testmustersequenz in eine integrierte Halbleiterschaltung zum Aktivieren eines für einen Test vorgesehenen Pfads der integrierten Halbleiterschaltung; Messen eines transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der integrierten Halbleiterschaltung aktiviert ist; und Beurteilen des Vorliegens oder Nicht-Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad auf der Grundlage des gemessenen transienten Energieversorgungsstroms (I_DDT); wobei ein momentaner Wert des transienten Energieversorgungsstroms zu einer Zeit (T' + τ_O) gemessen wird, die um eine vorbestimmte Zeit früher liegt als eine Standard-Verzögerungszeit, welche von dem dem Test unterworfenen Pfad erwartet wird; und das Vorliegen oder Nicht-Vorliegen eines Fehlers in dem dem Test unterworfenen Pfad beurteilt wird durch Bestimmen, ob der momentane Wert des transienten Energieversorgungsstroms zu der Zeit (T' + τ_O) kleiner ist als ein Schwellwert, welcher die Beurteilung ermöglicht, dass ein transienter Energieversorgungsstrom and die Halbleiterschaltung geliefert wird.
Testverfahren nach einem der Ansprüche 8 bis 10, wobei das Messen des transienten Energieversorgungsstroms (I_DDT) durch das Messen eines zeitdifferentiellen Werts der Wellenform einer Spannung erfolgt, die über einen Kondensator anliegt, der einen Energieversorgungsstrom an die Halbleiterschaltung liefert.
Testverfahren für eine integrierte Halbleiterschaltung, umfassend folgende Schritte: Eingeben einer Testmustersequenz für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; Messen eines Zeitintegralwerts des transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung geliefert wird, während der dem Test unterworfene Pfad der integrierten Halbleiterschaltung aktiviert ist; und Beurteilen des Nicht-Vorliegens oder Vorliegens eines Fehlers in dem dem Test unterworfenen Pfad auf der Grundlage des gemessenen Zeitintegralwerts des transienten Energieversorgungsstroms (I_DDT): wobei das Vorliegen eines Verzögerungsfehlers aufgrund eines mikro-offenen Fehlers oder eines widerstands-offenen Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung festgestellt wird, wenn der Zeitintegralwert des transienten Energieversorgungsstroms einen oberen Grenzwert (Q_max), der dem integralen Wert des transienten Energieversorgungsstroms bei einer zulässigen Pfadverzögerungszeit darstellt, um einen vorbestimmten Wert überschreitet; und das Vorliegen eines Stuck-at-(Festhalte-)Fehlers in dem dem Test unterworfenen Pfad der Halbleiterschaltung festgestellt wird, wenn der Zeitintegralwert des transienten Energieversorgungsstroms einen unteren Grenzwert (Q_DDT,typ), der ein integraler Wert des transienten Energieversorgungsstroms einer defektfreien Schaltung darstellt, um einen vorbestimmten Wert unterschreitet.
Verzögerungszeit-Messeinrichtung, umfassend eine Testmuster-Eingabeeinrichtung (14) zum Eingeben einer Testmustersequenz für die Aktivierung eines für einen Test vorgesehenen Pfads einer Halbleiterschaltung; eine Wellenform-Messeinrichtung (16, 16a) zum Messen eines an die Halbleiterschaltung gelieferten transienten Energieversorgungsstroms (I_DDT), während der für den Test vorgesehene Pfad aktiviert ist, und zum Bestimmen einer Impulsbreite (t_PW) einer Wellenform des transienten Energieversorgungsstroms, wobei die Impulsbreite (t_PW) bestimmt ist durch ein Zeitintervall zwischen einer Zeit (τ_O) der Aktivierung des Pfads und einer Zeit (τ_IDD) einer letzten Spitze oder einer abfallenden Flanke der Wellenform des transienten Energieversorgungsstroms; und eine Verzögerungszeit-Messeinrichtung (18) zum Messen einer Verzögerungszeit des dem Test unterworfenen Pfads auf der Grundlage der Impulsbreite (t_PW) der Wellenform des transienten Energieversorgungsstroms, welche durch die Wellenform-Messeinrichtung (16, 16a) zum Messen des an die Halbleiterschaltung gelieferten transienten Energieversorgungsstroms bestimmt wird.
Verzögerungszeit-Messverfahren, umfassend folgende Schritte: Eingeben einer Testmustersequenz in eine integrierte Halbleiterschaltung für die Aktivierung eines für einen Test vorgesehenen Pfads der Halbleiterschaltung; Messen eines transienten Energieversorgungsstroms (I_DDT), der an die integrierte Halbleiterschaltung während der dem Test unterworfene Pfad der integrierten Halbleiterschaltung aktiviert ist; und Messen einer Verzögerungszeit des dem Test unterworfenen Pfads auf der Grundlage der Impulsbreite (t_PW) einer Wellenform des an die integrierte Halbleiterschaltung gelieferten transienten Energieversorgungsstroms, während der Pfad aktiviert ist, wobei die Impulsbreite (t_PW) bestimmt wird durch ein Zeitintervall zwischen einer Zeit (τ_O) der Aktivierung des Pfads und einer Zeit (τ_IDD) eines letzten Maximum oder einer abfallenden Flanke der Wellenform des transienten Energieversorgungsstroms.