DD146230A5 - Verfahren und anordnung zur phaseneinstellung von signalen im fernmeldenetz - Google Patents

Verfahren und anordnung zur phaseneinstellung von signalen im fernmeldenetz Download PDF

Info

Publication number
DD146230A5
DD146230A5 DD79215609A DD21560979A DD146230A5 DD 146230 A5 DD146230 A5 DD 146230A5 DD 79215609 A DD79215609 A DD 79215609A DD 21560979 A DD21560979 A DD 21560979A DD 146230 A5 DD146230 A5 DD 146230A5
Authority
DD
German Democratic Republic
Prior art keywords
signal
reference signal
control signal
signals
comparison
Prior art date
Application number
DD79215609A
Other languages
English (en)
Inventor
Karl A I Andersson
Sture G Roos
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of DD146230A5 publication Critical patent/DD146230A5/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Velocity Or Acceleration (AREA)
  • Synchronizing For Television (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Phaseneinstellung von Signalen, insbesondere zur Steuerung der Phasenlage eines ersten Signals in bezug auf die Phasenlage eines zweiten Signals. Ziel der Erfindung ist es, ein Verfahren fuer eine zuverlaessige Einstellung der Phasenlage von Steuersignalen im Fernmeldenetz anzugeben und eine Anordnung zu schaffen, die mit geringen Kosten die Durchfuehrung des Verfahrens ermoeglicht. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren mit zugehoeriger Vorrichtung anzugeben, das die Steuerung der Phasenlage von zwei Signalen zueinander ermoeglicht. Erfindungsgemaesz wird die Aufgabe dadurch geloest, dasz die Phasendifferenz zwischen den Signalen zur Steuerung der Phasenlage des ersten Signals in bezug auf die Phasenlage des zweiten Signals genutzt wird.

Description

2..15£O9 -Λ- Berlin, den 8.1.1980
56 184/13
Verfahren und Anordnung zur Phaseneinstellung von Signalen im Fernmeldenetz
Anwendungsgebiet der Erfindung
Die Erfindung betrifft ein Verfahren und eine Anordnung zur Phaseneinstellung von Signalen, insbesondere zur Steuerung der Phasenlage eines ersten Signals in bezug auf die Phasenlage eines zweiten Signals.
Charakteristik der bekannten technischen Lösungen
Es ist bekajint, wenn es sich um die Feststellung der Phase in phasenverriegelten Schleifen handelt, die Phasendifferenz zwischen zwei Signalen in der V/eise gemessen wird und daß Zählimpulse bekannter Frequenz von der positiven Flanke des Bezugssignals ausgehen und diese an der positiven Flanke des Steuersignals aufhören, wobei die Phasendifferenz zwischen den Signalen durch die Anzahl der Impulse bestimmt wird.
Der Nachteil der obigen Lösung besteht darin, daß die Impulse, um eine hinreichende Ließgenauigkeit zu bekommen, eine derart hohe Frequenz aufγ/eisen müssen, daß eine solche Anordnung im Rahmen der TTL-Technik schwierig zu realisieren ist. Folglich impliziert ein solches Verfahren die .Auswahl eines komplizierteren Bauelementes, was zu höheren Kosten führt.
Ziel der Erfindung '
Ziel der Erfindung ist es, ein Verfahren für eine zuverlässige Einstellung der Phasenlage von Steuersignalen im Fernmeldenetz anzugeben und eine Anordnung zu schaffen, die mit geringen Kosten die Durchführung'des Verfahrens ermöglicht.
5 6Of -2- 8,1.1980
56 184/13
^^ des Wesens der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren mit .zugehöriger Vorrichtung anzugeben, das die Steuerung der Phasenlage von zwei Signalen zueinander ermöglicht, wobei die Phasendifferenz zwischen den Signalen zur Steuerung der Phasenlage des ersten Signals in bezug auf die Phasenlage des zweiten Signals genutzt wird. .
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein Bezugssignal verzögert wird, das verzögerte Bezugssignal mit einem Steuersignal verglichen wird, um ein erstes Vergleichssignal zu erzeugen, das einen hohen bzw. einen niedrigen Pegel in Abhängigkeit von der Phasendifferenz zwischen dem verzögerten Bezugssignal und dem Steuersignal aufweist. Zur Erzeugung eines zweiten Vergleichssignals wird das Steuersignal verzögert und mit dem Bezugssignal verglichen, wobei das Vergleichssignal einen hohen bzw. einen niedrigen Pegel in Abhängigkeit von der Phasendifferenz zwischen dem verzögerten Steuersignal und dem Bezugssignal aufweist. Eine logische Entscheidung.wird in Abhängigkeit von den logischen Stufen der Signale getroffen, wobei die Entscheidung als Steuersignal dient, um die Phasenlage des Steuersignals in bezug auf die Phasenlage des Bezugssignals zu korrigieren.
Die Anordnung zur Durchführung des Verfahrens besitzt eine erste Vergleichsschaltung, die in Abhängigkeit von der Phasendifferenz zwischen zwei Signalen, die zwei von. ihren Eingängen zugeführt werden, ein Ausgangssignal mit einem hohen bzw· mit einem niedrigen Pegel erzeugt, wobei dem ersten Eingang der Vergleichsschaltung ein Bezugssignal über eine Verzögerung sschaltung zugeführt Lind einem zweiten Eingang dieser Vergleichsschaltung ein Steuersignal direkt zugeführt wird. Die Anordnung besitzt eine zweite'Vergleichsschaltimg gleicher
2' 1 5 60 9 -3- ' 8.1.1980
56 184/13
Ausfülirung wie die erste Vergleichsschaltung· Dem einen Eingang dieser zweiten Vergleichsschaltung wird das Steuersignal über eine v/eitere Verzögerungsschaltung und dem anderen Eingang das Bezugssignal direkt zugeführt. Die Ausgänge der Vergleichsschaltungen sind mit einer logischen Auswerteschaltung verbunden, wobei jeweils ein Ausgangssignal den beiden Eingängen der Auswerteschaltung zugeführt wird, die in Abhängigkeit von der an ihren Eingängen empfangenen Signalgabekombination ein binäres Steuersignal erzeugt. Erreicht das unverzögerte Steuersignal die Anordnung nach dem verzögerten Bezugssignal, erzeugt die erste Vergleichsschaltung ein Ausgangssignal mit einem hohen Pegel und die zweite Vergleichsschaltung ein Ausgangssignal mit einem niedrigen Pegel.
Erreicht das Bezugssignal nach dem verzögerten Steuersignal die erste Vergleichsschaltung, erzeugt diese ein Ausgangssignal mit einem niedrigen Pegel und die zweite Vergleichsschaltung ein Ausgangssignal mit einem hohen Pegel.
Ist die Phasendifferenz zwischen den beiden unverzögerten Signalen kleiner als die Verzögerung des Bezugssignals, weisen die Ausgangssignale der beiden Vergleichsschaltungen einen niedrigen Pegel auf.
Ist die Phasendifferenz zwischen'der positiven Planke des unverzögerten Bezugssignals und der negativen Planke des unverzögerten Steuersignals kleiner als die Verzögerung des Bezugssignals, weisen die Ausgangssignale der Vergleichsschaltungen einen hohen Pegel auf.
Verfahren und Anordnung gemäß der Erfindung lösen das Problem und ermöglichen eine genaue Feststellung der Phasendifferenz zwischen zwei Signalen mit Hilfe einiger einfacher Bau-
3OVy -4- . 8.1.1980
5β 184/13
elemente. Das Meßergebnis dient dabei zur Steuerung der Phasenlage des ersten Signals in bezug auf die Phasenlage des zweiten Signals.
Eine Anordnung gemäß der vorliegenden Erfindung kann beispielsweise dazu dienen, um die verschiedenen Taktimpulse zu steuern, die in einer Anordnung zur Majoritätsauswahl eines Taktsignals anzutreffen sind, so daß sich die Phasenlagen der Taktimpulse so eng benachbart wie möglich verhalten. ·
Ausführungsbeispiel
Die Erfindung soll an Hand eines Ausführungsbeispiels und zugehöriger Zeichnung näher erläutert werden»
Pig. 1: zeigt ein Blockschaltbild der erfindungsgemäßen Anordnung.
Pig. .2 bis 5 J zeigen Zeitdiagramme aus denen die Punktion
der Anordnung bei verschiedenen Phasendifferenzen zwischen den Signalen zu entnehmen ist.
Nach der Darstellung in Pig. 1 enthält die erfindungsgemäße Anordnung zwei D-Plipflops PP1 und PP2 der Ausführung, die in Abhängigkeit von der Phasendifferenz zwischen zwei Signalen, die zwei von ihren Eingängen zugeführt werden, ein Ausgangssignal mit einem hohen bzw. niedrigen Pegel hervorrufen»
Diesen beiden Plipf lops ..werden ein Bezugssignal 02 und ein Steuersignal C1 zugeführt· Die Phasenlage des Bezugssignals C2 einzustellen* Der Plipflop PP1 empfängt an einem
2156Ό9 .5- . 8.1.1930
56 184/13
ersten Eingang ein Signal D1, welches dem Bezugssignal C2 entspricht, verzögert durch eine Verzögerungsschaltung DL1. An einem zweiten Eingang empfängt der Flipflop PPI das Steuersignal C1 direkt von einem Taktgenerator CL1 .
Der Flipflop FF2 empfängt an einem ersten Eingang ein Signal D2, das dem durch eine Verzögerungsschaltung DL2 verzögerten Steuersignal C1 entspricht. An einem zweiten Eingang empfängt der Plipflop FF2 das Bezugssignal C2 direkt. Die Verzögerungsschaltungen DL1 und DL2 sind gleich und bestehen zum Beispiel aus Schottky-Pufferstufen. In den Verzögerungsschaltungen DL1 und DL2 können mehrere Pufferstufen hintereinandergeschaltet werden und die Größe der Verzögerung in den Schaltungen wird durch die Anzahl der Pufferstufen bestimmt. Diese Anzahl kann durch entsprechende Schaltung ausgev/ählt werden. Eine Verzögerungsschaltung kann ebenfalls aus einer Verzögerungsleitung bestehen, wobei die Größe der Verzögerung dann durch die Länge der Verzögerungsleitung bestimmt wird·
Wenn die Phasendifferenz zwischen dem Bezugssignal G2 und dem Steuersignal C1 gemäß dem Beispiel + 5 ITanosekunden übersteigt, wird eine Korrektur der Phasenlage des Steuersignals C1 zum Zwecke der Übereinstimmung mit den besagten Toleranzgrenzen ausgeführt· Die Größe der Toleranzgrenzen kann entsprechend der Schaltung geändert werden, wobei eine unterschiedliche Anzahl von Pufferstufen in den Verzögerungsschaltungen DL1 und DL2 untereinander verbunden wird. Die Ausgangssignale Q1 und Q2 von den Flipflops FF1 bzw. FF2 werden durch die Phasendifferenzen zwischen den Signalen auf ihre logischen Stufen gebracht und den Eingängen einer Logikauswerteschaltung LC oder einem Verarbeitungsgerät bekannter Ausführung, beispielsweise einem Mikroprozessor _ zugeführt·
; Z1.5 6U? -6- 8.1.1980
5β 184/13
Die Auswerteschaltung LC erzeugt als Antwort auf die gh den Eingängen empfangene .Signalkombination ein binäres Ausgangssignal, welches als Eingangssignal nach erfolgter Umwandlung in einem Digital-Analog-V/andler DA die Frequenz des Oszillators CL1 steuert. Der Oszillator CL1 erzeugt ein Signal 01, dessen Phasenlage in bezug auf das Bezugssignal 02 korrigiert wird·
Den Fig. 2 bis 5 ist au entnehmen, welche logische Stufe die Ausgangssignale Q1 und Q2 bei verschiedenen Phasendifferenzen zwischen dem Bezugssignal 02 und dem Steuersignal 01 aufweisen. Die gestrichelten Linien in den Abbildungen markieren die Nullpegellinie der Ausgangssignale Q1 und Q2.
Pig. 2 zeigt, wie das Steuersignal 01 die Anordnung nach dem Signal D1 erreicht. Der Flipflop FF1 erzeugt ein Ausgangssignal Q1 mit einem hohen Pegel, da der erste Eingang des Flipflops zum Zeitpunkt des Vergleichs durch ein Signal mit einem hohen Pegel besetzt ist. Der Flipflop FF2 erzeugt in diesem Augenblick ein Ausgangssignal Q2 mit einem niedrigen Pegel, da das Signal an dem zweiten Eingang des Flipflops in diesem Falle dem Signal an dein ersten Eingang des Flipflops vorausgeht«
Fig. 3 zeigt, wie das Bezugssignal 02 die Anordnung nach dem Signal D2 erreicht. Der Flipflop FF1 wird dazu angeregt, ein Ausgangssignal Q1 mit einem niedrigen Pegel zu erzeugen, während der Flipflop FF2 ein Ausgangssignal Q2 mit einem hohen Pegel erzeugt»
Figo 4 zeigt den.Fall, bei dem die Phasendifferenz zwischen dem Steuersignal 01 und dem Bezugssignal 02 kleiner als die Verzögerung zwischen dem Bezugssignal 02 und dem Signal
8#1.198O
56 184/13
D1 ist» In diesem Falle v/eisen sowohl das -Ausgangssignal Q1 als auch das Ausgangssignal Q2 einen niedrigen Pegel auf·
Fig. 5 gibt schließlich den Pail wieder, wobei die Phasendifferenz zwischen der positiven Planice des Bezugssignals C2 und der negativen Planke des Steuersignals- C1 kleiner als die Verzögerung zv/ischen dem Bezugssignal C2 und dem Signal D1 ist· In diesem Palle weisen sowohl das Ausgangssignal Q1 als auch das Ausgangssignal Q2 einen hohen Pegel auf·
Auf diese Weise werden verschiedene Steuersignale der vier möglichen Signalkombinationen erhalten. Im ersten Palle erhöht das von der Schaltung LC erhaltene Steuersignal die Frequenz des Taktgenerators GL1, im zweiten Palle erniedrigt. das Steuersignal die Frequenz des Taktgenerators und in den dritten und vierten Fällen wird keine Änderung der Frequenz des Taktgenerators erzielt.
Wie der Beschreibung zu entnehmen ist, besteht die Möglichkeit, Phasendifferenzen sowohl in der iiähe von O als auch bei 180° sehr exakt mit Hilfe der erfindungsgemäßen Anordnung festzustellen·

Claims (1)

  1. H t§ 60 ¥ -8-: 8.1.1980
    56 184/13
    Er f indunp- sanspruc h
    1· Verfahren zur Phaseneinstellung von Signalen im Pernmeldenetz, insbesondere zur Steuerung der Phasenlage eines ersten Signals in "bezug auf die Phasenlage eines zweiten Signals, gekennzeichnet dadurch, daß ein Bezugssignal (02) verzögert wird, wobei das verzögerte Bezugssignal (02) mit-dem Steuersignal (G1) verglichen wird, um ein erstes Vergleichssignal zu erzeugen, welches einen hohen bzw· einen niedrigen Pegel in Abhängigkeit von der Phasendifferenz zwischen dem verzögerten Bezugssignal (02) und dem Steuersignal (01) aufweist, und zur Erzeugung eines zweiten Vergleichssignals (Q2), das Steuersignal (01) verzögert und mit dem Bezugssignal (02) verglichen wird, wobei das Vergleichssignal einen hohen bzw. einen niedrigen Pegel in Abhängigkeit von der Phasendifferenz zwischen dem verzögerten Steuersignal (01) und dem Bezugssignal (02) •aufweist, und eine logische Entscheidung in Abhängigkeit von den logischen Stufen der Vergleichssignale getroffen wird, wobei die Entscheidung als Steuersignal dient, um die Phasenlage des Steuersignals (01) in bezug auf die Phasenlage des Bezugssignals (02) zu korrigieren·
    2« Anordnung zur Phaseneinstellung von Signalen im Fernmeldenetz, insbesondere zur Steuerung der Phasenlage eines ersten Signals in bezug auf die Phasenlage eines zv/eiten . Signals gemäß Punkt 1, gekennzeichnet dadurch, daß die Anordnung eine erste Vergleichsschaltung (PPI) einer Ausführung besitzt, die in Abhängigkeit von der Phasendifferenz zwischen zwei Signalen, die zwei von ihren Eingängen zugeführt werdeiiy ein Ausgangssignal mit einem hohen bzw. mit einem niedrigen Pegel erzeugt, und wobei dem ersten
    21 5 60 9 -9- 8.1.1980
    56 184/13
    Eingang dieser Vergleichsschaltung ein Bezugssignal (C2) über eine Verzögerungsschaltung (DL1) zugeführt und einem zweiten Eingang dieser Vergleichsschaltung ein Steuersignal (C1) direkt zugeführt wird, sowie eine zweite Vergleichsschaltung (FF2) gleicher Ausführung wie die erste Vergleichsschaltung (FFI), wobei dem einen Eingang dieser zweiten Vergleichsschaltung (FF2) das Steuersignal (C1) über die Verzögerungsschaltung (DL2) zugeführt und dem anderen Eingang das Bezugssignal (C2) direkt zugeführt wird. Die Ausgänge der Vergleichsschaltungen (FI1I ; PF2) sind mit einer logischen Auswerteschaltung (LC) verbunden, wobei jeweils ein·Ausgangssignal (Q1 ; Q2) den beiden Eingängen der Auswerteschaltung (LC) zugeführt wird, die in Abhängigkeit von der an ihren Eingängen empfangenen Signalgabekombination ein binäres Steuersignal erzeugt.
    Anordnung gemäß Punkt 2, gekennzeichnet dadurch, daß, wenn das unverzögerte Steuersignal (C1) die Anordnung nach dem verzögerten Bezugssignal (C2) erreicht, die erste Vergleichsschaltung (FF1) ein Ausgangssignal (Q1) mit einem hohen Pegel und die zweite Vergleichsschaltung (FF2) ein Ausgangssignal (Q2) mit einem niedrigen Pegel erzeugt.
    Anordnung gemäß Punkt 2, gekennzeichnet dadurch, daß, wenn das Bezugssignal (C2) nach dem verzögerten Steuersignal (Ö1) ankommt, die erste Vergleichsschaltung (FF1) ein Ausgangssignal (Q1) mit einem niedrigen Pegel und die zweite Vergleichsschaltung (FF2) ein Ausgangssignal (Q2) mit einem hohen Pegel erzeugt.
    3 ©U Ψ -10- 3,1.1980
    56 184/13
    Anordnung gemäß Punkt 2,-gekennzeichnet dadurch, daß, wenn die Phasendifferenz zwischen de, unverzögerten Bezugssignal (C2) und dem unverzögerten Steuersignal (G1) kleiner als die Verzögerung des Bezugssignals (G2) ist, die Ausgangssignale (Q1, Q2) der "beiden Vergleichsschaltungen (FFl) und (PP2) einen niedrigen Pegel aufweisen·
    β. Anordnung gemäß Punkt 2, gekennzeichnet dadurch, daß, wenn die Phasendifferenz zwischen der positiven Planke des .unverzögerten Bezugssignals (C2) und der negativen Planke des unverzögerten Steuersignals (C1) kleiner als die Verzögerung des Bezugssignals (C2) ist, die Ausgangssignale (Q1 ; Q2) der Vergleichssehaltungen (Pi1T) und (PF2) einen hohen Pegel aufweisen*
    Hierzu li.Saten Zeichnungen
DD79215609A 1978-09-21 1979-09-18 Verfahren und anordnung zur phaseneinstellung von signalen im fernmeldenetz DD146230A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE7809934A SE413826B (sv) 1978-09-21 1978-09-21 Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet

Publications (1)

Publication Number Publication Date
DD146230A5 true DD146230A5 (de) 1981-01-28

Family

ID=20335888

Family Applications (1)

Application Number Title Priority Date Filing Date
DD79215609A DD146230A5 (de) 1978-09-21 1979-09-18 Verfahren und anordnung zur phaseneinstellung von signalen im fernmeldenetz

Country Status (22)

Country Link
US (1) US4380083A (de)
EP (1) EP0010077B1 (de)
JP (1) JPS55500724A (de)
AR (1) AR229083A1 (de)
AU (1) AU525914B2 (de)
CA (1) CA1142238A (de)
CS (1) CS216684B2 (de)
DD (1) DD146230A5 (de)
DE (1) DE2963616D1 (de)
DK (1) DK149292C (de)
EG (1) EG14080A (de)
ES (1) ES484315A1 (de)
FI (1) FI70660C (de)
HU (1) HU178531B (de)
IE (1) IE48553B1 (de)
IN (1) IN153004B (de)
MX (1) MX149453A (de)
NO (1) NO150260C (de)
PL (1) PL128123B1 (de)
SE (1) SE413826B (de)
WO (1) WO1980000901A1 (de)
YU (1) YU228379A (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400667A (en) * 1981-01-12 1983-08-23 Sangamo Weston, Inc. Phase tolerant bit synchronizer for digital signals
CA1180416A (en) * 1981-05-19 1985-01-02 Botaro Hirosaki Timing recovery circuit
US4518998A (en) * 1982-06-03 1985-05-21 Klimsch/Optronics, Inc. Method and apparatus for producing a time advanced output pulse train from an input pulse train
US4473760A (en) * 1982-12-13 1984-09-25 Western Digital Corporation Fast digital sample resolution circuit
US4648060A (en) * 1984-07-30 1987-03-03 Hewlett-Packard Company Dual channel frequency synthesizer system
DE3441501A1 (de) * 1984-11-14 1986-05-15 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals
FR2608863B1 (fr) * 1986-12-19 1994-04-29 Nec Corp Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions
JPS63228206A (ja) * 1987-03-17 1988-09-22 Nec Corp クロツク分配方式
IL89120A (en) * 1988-02-17 1992-08-18 Mips Computer Systems Inc Circuit synchronization system
US5101117A (en) * 1988-02-17 1992-03-31 Mips Computer Systems Variable delay line phase-locked loop circuit synchronization system
EP0364451A1 (de) * 1988-03-26 1990-04-25 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Synchronisierungsschaltung
DE3917217A1 (de) * 1989-05-26 1990-11-29 Ant Nachrichtentech Regenerator fuer digitalsignale
US4975929A (en) * 1989-09-11 1990-12-04 Raynet Corp. Clock recovery apparatus
US4959846A (en) * 1989-09-11 1990-09-25 Raynet Corporation Clock recovery apparatus including a clock frequency adjuster
US5036230A (en) * 1990-03-01 1991-07-30 Intel Corporation CMOS clock-phase synthesizer
US5083049A (en) * 1991-05-10 1992-01-21 Ast Research, Inc. Asynchronous circuit with edge-triggered inputs
US5229752A (en) * 1991-09-20 1993-07-20 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for detecting timing errors in a system oscillator
DE4139117C1 (de) * 1991-11-28 1993-06-09 Texas Instruments Deutschland Gmbh, 8050 Freising, De
TW234796B (de) * 1993-02-24 1994-11-21 Advanced Micro Devices Inc
WO1995034127A1 (en) * 1994-06-03 1995-12-14 Sierra Semiconductor Corporation A three-state phase-detector/charge pump circuit with no dead-band region
SE503069C2 (sv) * 1994-07-06 1996-03-18 Ericsson Telefon Ab L M Förfarande och anordning för att fasvrida en signal
GB9505350D0 (en) * 1995-03-16 1995-05-03 British Tech Group Electronic identification system
US5712580A (en) * 1996-02-14 1998-01-27 International Business Machines Corporation Linear phase detector for half-speed quadrature clocking architecture
US5818890A (en) * 1996-09-24 1998-10-06 Motorola, Inc. Method for synchronizing signals and structures therefor
KR100244466B1 (ko) * 1997-04-26 2000-02-01 김영환 클럭 위상 비교기
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
DE60044276D1 (de) * 1999-06-04 2010-06-10 Sumitomo Chemical Co Esterase Gene und Verwendungen davon
DE10020171A1 (de) 2000-04-25 2001-10-31 Ericsson Telefon Ab L M Pulsdetektor
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
DE10119624A1 (de) 2001-04-20 2002-11-21 Aloys Wobben Verfahren zum Betreiben einer Windenergieanlage
SK287212B6 (sk) * 2001-04-20 2010-03-08 Aloys Wobben Spôsob prevádzkovania zariadenia veternej elektrárne a zariadenie veternej elektrárne
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) * 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) * 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
WO2008012915A1 (fr) * 2006-07-28 2008-01-31 Fujitsu Limited Appareil de détermination de phase et appareil de synchronisation de phase
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8970276B1 (en) * 2013-12-17 2015-03-03 Analog Devices, Inc. Clock signal synchronization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL272023A (de) * 1960-12-05
US3521172A (en) * 1965-11-26 1970-07-21 Martin Marietta Corp Binary phase comparator
US3495184A (en) * 1968-03-11 1970-02-10 Radiation Inc Phase-locked loop having improved acquisition range
US3701039A (en) * 1968-10-28 1972-10-24 Ibm Random binary data signal frequency and phase compensation circuit
US3660647A (en) * 1969-12-24 1972-05-02 Us Navy Automatic signal delay tracking system
US3614635A (en) * 1969-12-31 1971-10-19 Ibm Variable frequency control system and data standardizer
US3714463A (en) * 1971-01-04 1973-01-30 Motorola Inc Digital frequency and/or phase detector charge pump
BE786226A (fr) * 1971-07-16 1973-01-15 Siemens Ag Alimentation en courant rythme pour un systeme de circuits de commutation a deux canaux
US3839599A (en) * 1972-11-10 1974-10-01 Gte Automatic Electric Lab Inc Line variation compensation system for synchronized pcm digital switching
JPS5721064B2 (de) * 1974-06-07 1982-05-04
US4001713A (en) * 1976-01-15 1977-01-04 Gte Sylvania Incorporated Phase lock loop circuit
JPS52124848A (en) * 1976-04-12 1977-10-20 Fujitsu Ltd Digital phase detection circuit
DE2735053C3 (de) * 1977-08-03 1980-05-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Digitaler Phasenregelkreis

Also Published As

Publication number Publication date
FI70660B (fi) 1986-06-06
EG14080A (en) 1983-03-31
EP0010077A1 (de) 1980-04-16
DE2963616D1 (en) 1982-10-28
DK149292B (da) 1986-04-21
NO150260C (no) 1984-09-12
WO1980000901A1 (en) 1980-05-01
SE7809934L (sv) 1980-03-22
JPS55500724A (de) 1980-10-02
CA1142238A (en) 1983-03-01
YU228379A (en) 1982-10-31
FI792703A (fi) 1980-03-22
AU5099379A (en) 1980-03-27
FI70660C (fi) 1986-09-24
ES484315A1 (es) 1980-05-16
IE791778L (en) 1980-03-21
PL128123B1 (en) 1983-12-31
NO793023L (no) 1980-03-24
EP0010077B1 (de) 1982-09-01
HU178531B (en) 1982-05-28
PL218426A1 (de) 1980-08-11
IN153004B (de) 1984-05-19
MX149453A (es) 1983-11-08
SE413826B (sv) 1980-06-23
DK149292C (da) 1987-01-19
DK220080A (da) 1980-05-20
NO150260B (no) 1984-06-04
CS216684B2 (en) 1982-11-26
AU525914B2 (en) 1982-12-09
US4380083A (en) 1983-04-12
IE48553B1 (en) 1985-03-06
AR229083A1 (es) 1983-06-15

Similar Documents

Publication Publication Date Title
DD146230A5 (de) Verfahren und anordnung zur phaseneinstellung von signalen im fernmeldenetz
DE2902680C2 (de) Bandpaßfilterschaltung
DE3308903A1 (de) Adaptive schwellenwertvorrichtung
DE2637381A1 (de) Zeitsteuerungswiedergewinnungsschaltung
EP0066229B1 (de) Verfahren und Anordnung zum Demodulieren von FSK-Signalen
EP0771422B1 (de) Verfahren zum messen des phasenjitters eines datensignals
DE3030145A1 (de) Phasensynchronisationsschaltkreis fuer die uebertragung von signalen mit mehrstufiger, mehrphasiger ueberlagerungsmodulation
DE2825651A1 (de) Muenzensortiervorrichtung
DE2704756C2 (de) Digital-Analog-Umsetzer
DE2354718A1 (de) Demodulationsverfahren fuer phasenumgetastete schwingungen und schaltungsanordnung zur durchfuehrung des verfahrens
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
EP0242446B1 (de) System zur Messung des Tastverhältnisses von Impulsen veränderlicher Frequenz
DE2534518C3 (de) Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen
DE3230329C2 (de)
DE1762810C3 (de) Verfahren und Schaltungsanordnung zum Synchronisieren von empfängerseitig er zeugten Taktimpulsen mit zum Empfänger übertragenen codierten digitalen Signalen unterschiedlicher Pegelwerte
DE3146956A1 (de) Automatische abstimmfrequenzsteuerung fuer einen empfaenger
DE2657283A1 (de) Drahtloses informationsuebertragungssystem
DE3007294C2 (de) Schaltungsanordnung zur Demodulation von freqenzumgetasteten Signalen
DE3201684C2 (de)
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE3917740C2 (de)
DE2829429C2 (de) Verfahren und Anordnung zur weichen Phasenumtastung einer Trägerschwingung
DE1537326A1 (de) Nichtlinearer Frequenzdiskriminator
DE2640757A1 (de) Seitenbanddemodulator
DE2833798C2 (de) Verfahren und Anordnung zur Codierung von Binärwerten durch weiche Phasenumtastung einer Trägerschwingung