CS222290A2 - Amplifying arrangement - Google Patents

Description

- 2 - 2.1VL - 9ó>

Vynález se týká úpravy zesilovačepro zesílení vstupního signálu, obsahující první transistor,jehož řídící elektroda je spojena se vstupní svorkou propříjem vstupného signálu, jehož první hlavní elektroda jespojena s první svorkou pro napájecí napětí, a jenž má dru-hou hlavní elektrodu, a dále obsahující druhý transistorse řídící elektrodou, jehož první hlavní elektroda jc spo-jena s druhou hlavní elektrodou prvního transistoru, a je-hož druhá hlavní elektroda je spojena jak s druhou svorkounapájecího napětí prvním zdrojem proudu, tak i s výpustnísvorkou pro dodávání výstupního signálu.

Obecně lze takovou úpravu zesilova-če užít pro zesilování napětí v integrovaných polovodičovýchobvodech.

Taková kaskádní zesilovací úpravaje známa m.j. z knihy "CMOS analog Circuit design" autorůP. B. Allen a L. S. Holberg, uveřejněné v r. 1987. Obr. 6.3-1 na str. 288 této knihy znázorňuje kaskádní zesilo-vací uspořádání, kde je řídící elektroda transistoru spo™jena se svorkou počítacího (referenčního) napětí pro připo-jení počítacího napětí. U známé kaskádní zesilovací úpravy první transistor vstupní napětí, přiváděné přes vstup-, ·: ku, na proud, který je úměrný vstupnímu napětí a ‘ccerý vyvolává změny potenciálu na první hlavní elektrodědruhého transistoru. Tyto změny, zesílené ziskovým čini- - 3 - telem druhého transistoru, se objeví na výstupu uspořádání.

Celkový zisk je proto roven součinu ziskových činitelů prvního a druhého transistoru. V důsledku toho zvyšujesisk druhý transistor/celého uspořádání nad hodnotu dosaženouzesilovací sestavou obsahující jeden transistor. To takévede ke zvýšené výstupní impedanci. Aby se dosáhlo velkéšířky pásma s jednotným ziskem pomocí dosavadního uspořá-dání kaskádního zesilovače, je zapotřebí silných vstupnáchklidových proudů a velmi krátké délky kanálu. Avšak to ve-de k podstatnému snížení výstupní impedance a tedy zisku. V důsledku toho není dosavadní uspořádání schopno dosáhnoutjak velké šířky pásma s jednotným ziskem tak i vysokéhozisku. Účelem vynálezu proto je vytvořitzesilovací uspořádání pro zesílení vstupního signálu, kte-ré by mělo jak vysoký zisk tak i velkou šířku pásma s jed-notným ziskem.

Podle vynálezu je zesilovací uspo-řádání vyznačeno tím, že řídící elektroda druhého transistoru je spojena s výstupem zesilovače, že druhá hlavní elek-troda prvního transistoru je spojena s invertujícím vstu-pem zesilovače, a že první svorka počítacího napětí proprvní počítací napětí je spojena s neinvertujícím vstupemzesilovače. - 4 -

Vynález je založen na poznatku sku-tečnosti, že napětí první hlavní elektrody druhého tran-sistoru se udržuje v podstatě konstantní použitím zesilo-vače. Toho se dosáhne negativní zpětnou vazbou změn napě-tí na této elektrodě na řídící elektrodu druhého transistoru přes zesilovač. To způsobí, že zisk zesilovacího uspořádání se zvětší o zisk uvedeného zesilovače, aniž by bylanepříznivě ovlivněna šířka pásma s jednotkovým ziskem.Další výhodou je, Že zesilovač nemusí mít velkou Šířkupásma. V důsledku toho může zesilovač mít jednoduchou kon-strukci a může být integrován na malé povrchové ploše.

Zesilovací uspořádání podle vynálezukde druhý transistor a první transistor dohromady jsouschopny uskutečnit zisk s charakteristikou kmitočtovéodezvy, kde první pól je umístěn na prvním kmitočtu a dru-hý pól je umístěn na druhém kmitočtu, přičemž první kmito-čet je menší ne? druhý kmitočet, může být vyznačeno dáletím, že zesilovač je uzpůsoben pro uskutečnění přídavnéhozisku při charakteristice kmitočtové odezvy, mající šířkupásma s jednotkovým ziskem s kmitočtem menším než je druhýkmitočet.

Takové uspořádání zesilovače, kde dimensování komponent použitých v zesilovači a vstupní klidové proudy těmito komponentami diktují charakteristiku kmi-točtové odezvy a tak jednotkovou šířku pásma zesilovače, - 5 - má tu výhodu, že je méně náchylný k nestavilnosti. Tatonastabilita vyplývá z vlivu parasitních kapacitancí připoměrně vysokých kmitočtech. Při všech těchto kmitočtechvyvolávají kapacitance fázový posu, který v případě ziskusmyčky více než jednotkového způsobují nestabilitu druhéhotransistoru a zesilovače, což vede k nestabilitě celéhozesilovacího zařízení.

První provedení zesilovacího uspořá-dání podle vynálezu může být vyznačeno tím, že zesilovačobsahuje třetí transistor s řídící elektrodou, spřaženous invertujícím vstupem zesilovače, s první hlavní elektro-dou, spřaženou s ňeinvertujícím vstupem zesilovače a s dru-hou hlavní elektrodou, spřaženou jak s výstupem zesilovač^,tak i, pomocí druhého zdroje proudu, s druhou svorkou napá-jecího napětí. V tomto nejjednodušším provedení zesilovačepředstavuje třetí transistor negativní zpětnou vazbu odprvní hlavní elektrody druhého transistoru k jeho řídícíelektrodě. Tímto způsobem je napětí první hlavní elektrodydruhého transistoru v podstatě stabilizováno a celkový ziskse zvýší o zesilovací činitel třetího transistoru.

Druhé provedení zesilovacího uspořá-dání podle vynálezu může být vyznačeno tím, že řídící elek-troda třetího transistoru je spřažena s invertujícím vstu-pem zesilovače pomocí obvodu k posouvání úrovně, a pokudjde o obvod k posouvání úrovně, může být déle vyznačen tím, - 6 - že tento obvod obsahuje čtvrtý transistor s řídící elek-trodou, spřaženou s invertujícím vstupem zesilovače, sprvní hlavní elektrodou, spřaženou jak s druhou svorkounapájecího napětí pomocí třetího zdroje proudu, tak i sřídící elektrodou třetího transistoru, a konečně s druhouhlavní elektrodou, spřaženou s první svorkou napájecíhonapětí. Obvod pro posouvání úrovně dává nižší napětí naprvní hlavní elektrodě druhého transistoru než u prvníhoprovedení, takže výstupní rozkmit napětí může být větší.

To je zvlášř důležité v případě dvou napájecích napětí. Třetí provedení zesilovacího uspo-řádání podle vynálezu může být vyznačeno tím, že pro zvět-šení zesilovacího činitele obsahuje zesilovač dále příčko-vý obvod s první, druhou, třetí a čtvrtou svorkou, z nichžprvní a druhá svorka je spřažena s invertujícím stupem ze-silovače, popřípadě s první hlavní elektrodou druhého tran-sistoru a třetí a čtvrtá svorka je spřažena s druhou hlavníelektrodou třetího transistoru, popřípadě s výstupem zesi-lovače, a pokud jde o příčkový obvod, může být dále vyzna-čeno tím, že příčkový obvod obsahuje větší počet kaskádníchpříčkových členů, z nichž každý má první, druhou, třetí ačtvrtou svorku, z nichž první a druhá svorka příčkovéhočlenu je spřažena s třetí, popřípadě čtvrtou svorkou před-cházejícího příčkového členu, první a druhá svorka prvníhopříčkového členu je spřažena s první popřípaeě třetí svor-kou příčkového obvodu a třetí a čtvrtá svorka posledního - 7 - příčkového členu je spřažena s druhou, popřípadě čtvrtousvorkou příčkového obvodu, přičemž příčkové členy mohoukaždý obsahovat čtvrtý a pátý transistor, z nichž každýmá řídící elektrodu, první hlavní elektrodu a druhou hlav-ní elektrodu, přičemž čtvrtý transistor má svou řídícíelektrodu spřaženou s druhou svorkou příčkového členu,má svou první hlavní elektrodu spřaženou s první svorkoupříčkového členu a má svou druhou hlavní elektrodu spřaže-nou s třetí svorkou příčkového členu a pátý transistor másvou řídící elektrodu s třetí svorkou příčkového členu,má svou první hlavní elektrodu spřaženou s druhou svorkoupříčkového členu a má svou druhou hlavní elektrodu spřaže-nu se čtvrtou svorkou příčkového členu. Přidání každéhopříčkového členu vede ke zvětšení zesílení celého uspořá-dání. To z toho důvodu, že každý transistor v příčkovémčlenu dává zesílení napětí na jeho první hlavní elektroděna napětí na jeho druhé hlavní elektrodě, takže celkové napěti se zvýší o zesilovací činitel tohoto transistoru. Čtvrté provedení zesilovacího uspo-řádání podle vynálezu může být vyznačeno tím, že za účelemzvětšení zesilovacího činitele obsahuje dále zesilovačpříčkový obvod s první, druhou, třetí a čtvrtou svorkou,z nichž první a druhá svorka je spřažena s druhou hlavníelektrodou třetího transistoru, popřípadě s výstupem ze-silovače, a druhá a čtvrtá svorka je spřažena s první, popřípadě druhou svorkou napájecího napětí, a pokud jdeo příčkový obvod, může být dále vyznačeno tím, že příčkovýobvod obsahuje větší počet kaskádových příčkových členů,každý s první, druhou, třetí, čtvrtou, pátou a šestou svor-kou, z nichž první a druhá svorka příčkového členu je spřa-žena s pátou popřípadě šestou svorkou předcházejícího příč-kového členu, třetí a čtvrtá svorka příčkového členu jespřažena s třetí, popřípadě čtvrtou svorkou příčkovéhoobvodu, první a druhá svorka prvního příčkového členu jespřažena s první, popřípadě s druhou svorkou příčkovéhoobvodu a pátá a šestá svorka posledního příčkového členujsou spřaženy spolu navzájem, kteréžto příčkové členy mo-hou každý obsahovat čtvrtý a pátý transistor, z nichž každýmá řídící elektrodu, první hlavní elektrodu a druhou hlavníelektrodu, a třetí zdroj proudu, přičemž čtvrtý transistormá svou řídící elektrodu spřaženou se šestou svorkou příčkového členu, která je spřažena se čtvrtou svorkou příčkovéhočlenu pomocí třetího zdroje proudu, dále má svou první hlavní elektrodu spřaženou s první svorkou příčkového členu amá svou druhou hlavní elektrodu spřaženou s druhou svorkoupříčkového členu, a pátý transistor má svou řídící elektro-du spřaženu s první svorkou příčkového Členu, svou prvníhlavní elektrodu má spřaženou se třetí svorkou příčkovéhočlenu a svou druhou hlavní elektrodu má spřaženou s pátousvorkou příčkového členu. Přidání každého příčkového členutaké vede ke zvýšenému celkovému zesílení, takže opět lze - 9 - dosáhnout velmi vysokého zisku. Za účelem dosažení kon-stantního rozkmitu napětí výstupního signálu nemusí sezvýšit rozdíl napájecího napětí, když se přidá příčkový člen.Zásada tohoto příčkového obvodu je založena na opakovanémpoužití dřívější úpravy kaskádního zesilovače ve spojení snegativní zpětnou vazbou napětí v první hlavní elektroděa řídící elektrodě druhého transistoru podle vynálezu.

Vynález bude nyní podrobněji příkla-dem popsán v souvislosti s výkresy, kde obr. 1 znázorňuje zesilovací uspo-řádání podlé dosavadního stavu techniky.

Obr. 2 je schéma obvodu zesilovacíhouspořádání podle vynálezu.

Obr. 3 znázorňuje Bodův diagram uspo-řádání zesilovače znázorněných na obr. 1 a 2.

Obr. 4 znázorňuje první provedení ze-silovače v uspořádání podle vynálezu.

Obr. 5 znázorňuje druhé provedenízesilovacího uspořádání podle vynálezu.

Obr. 6 znázorňuje třetí provedenízesilovacího uspořádání podle vynálezu.

Obr. 7 znázorňuje čtvrté provedenízesilovacího uspořádání podle vynálezu. 10 -

Obr. 8 znázorňuje páté provedení ze-silovacího uspořádání podle vynálezu.

Obr. 9 znázorňuje šesté provedenízesilovacího uspořádání podle vynálezu.

Obr. 10 znázorňuje sedmé provedenízesilovacího uspořádání podle vynálezu.

Obr. 11 znázorňuje operační zesilo-vač obsahující zesilovací uspořádání podle vynálezu.

Obr. 1 znázorňuje uspořádání zesilo-vače podle dosavadního stavu techniky. Uspořádání obsahujeprvní transistor NI, jehož řídící elektroda je spojena sevstupní svorkou 1 a jehož první hlavní elektroda je spojenas první svorkou Vss napájecího napětí a dále obsahuje druhýtransistor N2, jehož řídící elektroda je spřažena s prvnísvorkou 2 počítacího napětí, jehož první hlavní elektrodafte spřažena s druhou hlavní elektrodou transistoru NI, ajehož druhá hlavní elektroda je spřažena jak s druhou svor-kou Vdd napájecího napětí prvním zdrojem JI proudu, tak is výstupní svorkou 3. Vstupní napětí Vin je připojeno navstupní svorku 1 a počítací napětí Vrefl je připojeno nasvorku 2 počítacího napětí. Výstupní napětí Vout je navýstupní svorce 3. Transistor NI přeměňuje vstupní napě-tí Vin na úměrný proud, který vyvolává změny napětí na prv-ní hlavní elektrodě transistoru N2. Tyto změny se objevína výstupu zesilovacího uspořádání, zesílené ziskovým 11 činitelem transistoru N2. Aby se dosáhlo uspořádání, ma-jícího vysoký součin zisk-šířka pásma, mají mít oba tran-sistory krátký kanál a vést velký proud. Avšak to omezujevýstupní impedanci a tím zisk celého uspořádání. Proto vpřípadš vysokého zisku bude šířka pásma s jednotkovým zis-kem malá.

Obr. 2 je schéma zapojení zseilova-cího uspořádání podle vynálezu, kde stejné členy jsou ozna-čeny stejnými vztahovými značkami jako na obr, 1. V tomtouspořádání je řídící elektroda transistoru N2 spřažena s vý-stupem V^O zesilovače A, jehož neinvertující vstup vl jespřažen se svorkou 2 počótacího napětí a jehož invertujícívstup 2 je spřažen s první hlavní elektrodou transistoru N2.Zesilovač A obstarává negativní zpětnou vazbu napětí naprvní hlavně elektrodě transistoru N2’*k řídící elektrodětohoto transistoru. Ve srovnání s kaskádním zesilovacímuspořádáním podle dosavadního stavu techniky je zisk uspo-řádání zvýšen o zesilovací činitel zesilovače A bez sníže-ní šířky pásma s jednotkovým ziskem. Zisk muže nyní dosáhnoutjakékoliv žádané hodnoty, nebot přidání zesilovače A vždyvede ke společnému výkonu zesilovacího uspořádání.

Obr. 3 uvádí Bodův diagram pro zesi-lovací uspořádání, znázorněná na obr. 1 a 2, přičemž ziskG je nanesen logaritmicky jako funkce kmitočtu f, který jetaké nanesen logaritmicky. V tomto vyobrazení značí symboly 12

Aorigm^Aadd a Atot zisk stejnosměrného napětí u dřívější-ho zesilovacího uspořádání, popřípadě zesilovače A znázor-něného na obr. 2, popřípadě zesilovacího uspořádání podlevynálezu. Kmitočty f3, f2 a F1 představují příslušné kmi-točty 3-dB a kmitočty f5, f4 a F5 představují příslušnékmitočty šířky pásma jednotkového aisku, Kromě toho majícharakteristiky kmitočtové odezvy u zesilovacích uspořádá-ní, znázorněných na obr. 1 a 2, pól umístěný na kmitočtu f6Zvýšení zisku, dosažené přidáním zesilovače A oproti ziskuAorig stejnosměrného napětí u dřívějších zesilovacích uspo-řádání je naznačeno šipkou, přičemž toto zvýšení zisku jerovno zisku Aadd stejnosměrného napětí. Jestliže kmitočetf4 šířky pásma jednotkového zisku u zesilovače je menšíjnež pólový kmitočet f6 dřívějšího zesilovacího uspořádání,je zesilovací uspořádání podle vynálezu méně náchylné k ne-stabilnosti. Dimenzování složek použitých v zesilovači aproudy procházející těmito složkami pak určují charakte-ristiku kmitXočtové odezvy a tudíž šířku pásma jednotkovéhozisku u zesilovače. Pro další informaci o vztahu mezi slož-kami a charakteristikami kmitočtové odezvy se poukazuje nadruhé vydání knihy "Analysis and design of analog integra-ted circuits” P.R. Gray a R.G. Meyer, 1984. Počínaje str. 47 tato kniha popisuje vztah mezi rozměry transistoru aparazitními kapacitancemi určujícími kmitočtovou odezvu. - 13 -

Obr. 4 znázorňuje první provedenízesilovacího uspořádání podle vynálezu, kde jsou stejnéčásti označeny stejnými vztahovými značkami jako na obr. 2. U tohoto provedení obsahuje zesilovač A třetí transis-tor N3, jehož řídící elektroda je spřažena s invertujícímvstupem zesilovač A, jeho první hlavní elektroda je spřa-žena jak s neinvertujícím vstupem vl zesilovače A, tak ise svorkou Vss napájecího napětí a jehož druhá hlavníelektroda je spřažena jak se svorkou Vdd napájecího napětípomocí druhého proudového zdroje J2, tak i s výstupem \^0zesilovače A. Transistor N3 obstarává negativní zpětnouvazbu mezi první hlavní elektrodou transistoru N2 a jehořídící elektrodou. V důsledku přítomnosti transistoru N3vyvolává zvětšení napětí na první hlavní elektrodě tran-sistoru N2 pokles napětí na řídící elektrodě transistoruN2, takže napětí na jeho první hlavní elektrodě bude kle-sat. Výsledkem toho je negativní zpětná vazba a tedy stabi-lizace napětí.

Obr. 5 znázorňuje druhé provedenízesilovacího uspořádání podle vynálezu, kde stejné částijsou opatřeny stejnými vztahovými značkami jako na obr. 4.Řídící elektroda transistoru N3 je spřažena s invertujícímvstupem v2 zesilovače A obvodem pro posouvání úrovně, kterýobsahuje čtvrtý transistor Pl, jehož řídící elektroda jespřažena s invertujícím vstupem V2 zesilovače A, jehožprvní hlavní elektroda je spřažena se svorkou Vss napáje- 14 - čího napětí a jehož druhá hlavní elektroda je spřaženajak se svorkou Vdd napájecího napětí třetím proudovým zdro-jem J3, tak i s řídící elektrodou transistoru Ν3» Jelikožtransistor PÍ má vodivost opačného typu než ostatní tran-sistory, je napětí na invertujícím vstupu v2 zesilovače Apři nejmenším rovno prahovému napětí transistoru N3 minusprahové napětí transistoru Pl. V důsledku toho bude mítvýstupní napětí Vout větší maximální rozkmit než výstupnínapětí Vout v uspořádání znázorněném na obr. 4, kde napě-tí na invertujícím vstupu v2 zesilovače A je alespoň rovnoprahové hodnotě transistoru N3·

Obr. 6 znázorňuje třetí provedení ze-silovacího uspořádání podle vynálezu, přičemž stejné částijsou opatřeny stejnými vztahovými značkami jako v obr. 4. V tomto vyobrazení je příčkový obvod upraven mezi invertu-jícím vstupem v2 zesilovače A a první hlavní elektrodoutransistoru N2 na straně jedné a mezi druhou hlavní elek-trodou transistoru N3 a výstupem YUO zesilovače A na stranědruhé, Příčkový obvod obsahuje kaskádní příčkové členy Si,z nichž každý obsahuje dva transistory Nia a NiB, kde i jepořadové číslo menší nebo rovné n. Každý příčkový člen Simá v'vvři svorky, z nichž první svorka il je spojena s první} -.ooo7 elektrodou trans ’ ořoru Nia, druhá svorka i2 je spo- ýo?» . oířřot <-2.. ' o < o ?·-nsistoru Nia a s první elek trodou transistoru NiB, třetí svorka i3 je spojena jak s - 15 - druhou hlavní elektrodou transistoru Nia a s řídící elek-trodou transistoru Nib a čtvrtá svorka i4 je spojena s dru-hou hlavní elektrodou transistoru Nib. Každý příčkový členSi má svou první svorku il a svou druhou svorku i2 spojenés třetí svorkou i3, popřípadě se čtvrtou svorkou i4 před-cházejícího příčkového členu Si-1, první a druhá svorka ila i2 prvního příčkového členu SI je spojena s invertujícímvstupem v2 zesilovače A, popřípadě s druhou hlavní elek-trodou tranástoru N3, a třetí a čtvrtá svorka n3 a n4 po-sledního příčkového členu Sn je spojena s první hlavníelektrodou transistoru N2, popřípadě s výstupem v I zesi-lovače A. Funkcí každého příčkového členu Si je zvýšitzisk celého uspořádání. Za tím účelem každý transistorzesiluje napětí na jeho první hlavní elektrodě až na na-pětí na jeho druhé hlavní elektrodě a tak zvyšuje celkovýzisk svým zesilovacím činitelem. Kromě toho je dána zápor-ná zpětná vazba potenicálu na první hlavní elektrodě každé-ho transistoru k jeho řídící elektrodě. Pro transistor.

Nla se toho dosáhne pomocí transistoru N3> pro transistorNlb transistorem Nil, atd. Užije-li se tohoto příčkovéhoobvodu, má být rozdíl mezi dvěma napájecími napětími Vdda Vss přiměřený pro počet užitých příčkových členů,

Obr. 7 znázorňuje čtvrté provedenízesilovacího uspořádání podle vynálezu, kde stejné částijsou opatřeny stejnými vztahovými značkami jako na obr, 4·Uspořádání rovněž obsahuje příčkový obvod pro zvýšení zisku 16 Příčkový obvod je zapojen mezi druhou hlavní elektrodutransistoru N3 a výstup VO zesilovače na straně jedné a mezi dvě svorky Vss a Vdd napájecího napětí na straně druhé.Příčkový obvod obsahuje dva transistory Nic a Njd a prou-dový zdroj Jj+5, kde j je pořadové číslo větší než n a menší nebo rovné n+m. Každý příčkový člen Pj obsahuje šestsvorek, z nichž první svorka jl je spojena s první hlavníelektrodou transistoru Njc a s řídící elektrodou transistoru Njd, druhá svorka j2 je spojena s druhou hlavní elektrodou transistoru Njc, třetí svorka j3 je spojena s prvníhlavní elektrodou transistoru Njd, čtvrtá svorka j4 je spojena s proudovým zdrojem Jj+5, pátá svorka j5 je spojena sdruhou hlavní elektrodou transistoru Njc a šestá svorka j6je spojena jak s řídící elektrodou transistoru Njc^ tak sproudovým zdrojem Jj+5. Každý příčkový člen Pj má svou první svorku jl a svou druhou svorku j2 spojenu s pátou svor-kou j5, popřípadě šestou svorkou j6 předcházejícího příčkového členu Pj-1, přičemž třetí svorka j3 a čtvrtá svorka34 příčkového členu Pj je spojena se svorkou Vss, popřípa-dě Vod napájecího napětí, první svorka jl a druhá svorkaj2 prvního příčkového členu Pn+1 je spojena s druhou hlav-ní elektrodou transistoru N3, popřípadě s výstupem vO ze-silovače A , a pátá svorka j5 a šestá svorka j6 poslední-ho příčkového členu Srn jsou spojeny spolu navzájem. Výho-dou této konstrukce příčkového obvodu je, že rozdíl napá-jecího napětí nemusí vzrůstat, když se zvyšuje počet přič- 17 - kových členCi Sj. Každý přídavný příčkový člen Sj vyvolávájak kaskádování transistoru v kaskádním obvodu a negativnízpětnou vazbu potenicálu na první hlavní elektrodě tran-sistoru Njc pomocí transistoru Njd. To vede ke zvýšenízisku uspořádání a umožňuje dosažení jakékoliv žádané hod-noty měněním počtu příčkových členů.

Obr. 8 znázorňuje páté provedení ze-silovacího uspořádání podle vynálezu, přičemž stejné částimají stejné vztahové značky jako na obr. 2. V tomto uspo-řádání je zesilovač A tvořen skládaným kaskádním obvodem,u něhož je použito třetího, čtvrtého, pátého a Šestého tran-sistoru P2, P3, N4 a K5, druhého proudového zdroje J4 a tře-tího proudového zdroje J5, druhé svorky 4 počítacího napětía třetí svorky 5 počítacího napětí pro přípgéní počítacíchnapětí Vref2, popřípadě Vref3» Transistor P2 je spřaženos invertujícím vstupem v2 zesilovače A přes jeho řídícíelektrodu a s druhou svorkou Vdd napájecího napětí pomocíproudového zdroje J4 přes jeho první hlavní elektrodu. Tran-sistor P3 má svou řídící elektrodu připojenou jak k nein-vertujícímu vstupu vl zesilovače A tak i ke svor/ce 2 po-čítacího napětí pro počítací napětí Vrefl, má svou prvníhlavní elektrodu spojenu s první hlavní elektrodou třetí-ho transistoru P2, a má svou druhou hlavní elektrodu spo-jenu s první svorkou Vss napájecího napětí. Transistor N4je spřažen se svorkou 4 počítacího napětí pro počítací na- 18 pěti Vref2 přes jeho řídící elektrodu a s první svorkou Vssnapájecího napětí přes jeho první hlavní elektrodu. Tran-sistor NS je spřažen se svorkou 5 počítacího napětí pro po-čítací napětí Yref3 přes jeho řídící elektrodu, s druhýmihlavními elektrodami jak transostoru P2 tak i transistoruN4 přes jeho první hlavní elektrodu a s druhou svorkou Vddnapájecího napětí proudovým zdrojem J5 a s výstupem vO ze-silovače A přes jeho druhou hlavní elektrodu. TransistoryP2 a P3 mají oba opačný typ vodivosti než ostatní transistory a společně tvoří rozdílovou dvojici. V důsledku toho jesignál na investujícím vstupu V2 zesilovače A zesílen nadruhou hlavní elektrodu transistoru N4, načež transistorN4 opět zesílí signál k výstupu vO zesilovače A. Teto uspo-řádání má tu výhodu, že rozkmit výstupního napětí může býtpoměrně velký, jelikož ve vyváženém stavu je napětí na in-vertujícím vstupu V2 zesilovače A určeno počítacím napětímVrefl.

Obr. 9 znázorňuje šesté provedenízesilovacího uspořádání podle vynálezu, kde stejné částijsou opatřeny stejnými vztahovými značkami jako na obr. 8. U tohoto provedení však jsou transistor P3 a proudový zdrojJ4 nahraženy transistorem N6, jehož řídící elektroda jespřažena jak s neinvertujícím výstupem vl zesilovače A ase svorkou 2 počítacího napětí pro referenční napětí Vrefl,jehož první hlavní elektroda je spřažena s první hlavníelektrodou transistoru P2, a jehož druhá hlavní elektroda - 19 - je spřažena s druhou svorkou Vdd napájecího napětí. Tatomodifikace uspořádání, znázorněná na obr. 8, má. tu výhodu,že se uspoří proud odebíraný přes transistor P3. Ve vyváže-ném stavu je napětí na invertujícím vstupu v2 zesilovače Aje rovno referenčnímu napětí Vrefl minus alespoň prahovénapětí jak transistoru N6 tak i transistoru P2, takže opětje dosažitelný maximální rozkmit napětí na výstupu 3.

Obr. 10 znázorňuje sedmé provedenízesilovacího uspořádání podle vynálezu, kde stejné částijsou opatřeny stejnými vztahovými značkami jako na obr. 5.Jak transistor PÍ tak i transistor N3 u tohoto uspořádáníjsou v kaskádě za pomoci transistoru P4> popřípadě tran-sistoru N6. Takto je transistor P4 umístěn mezi první hlav-ní elektrodou transistoru PÍ a proudovým zdrojem J3, přičemžjeho řídící elektroda je spřažena s invertujícím vstupem v2zesilovače A, jeho první hlavní elektroda s proudovým zdro-jem J3, a jeho druhá hlavní elektroda s transistorem Pl.Kromě toho je transistor N7 umístěn mezi druhou hlavní elek-trodou transistoru N3 a výstupem vO zesilovače A a jeho ří-dící elektroda je spřažena s první hlavní elektrodou tran-sistoru P4, jeho první hlavní elektroda je spřažena s dru-hou hlavní elektrodou transistoru N3 a jeho druhá hlavníelektroda s proudovým zdrojem J2. Toto uspořádání též umož-ňuje dosáhnout poměrně velkého rozkmitu výstupního napětí.Kaskádování tímto způsobem vede ke zvětšení celkového zis-ku, ve srovnání s uspořádáním podle obr. 5, o ziskový či- 20 - nitel transistoru N7. Transistory PÍ a P4 mají typ vodivos-ti opačný než ostatní transistory a pracují jako zdrojovésledovače.

Obr. 11 znázorňuje operační zesilo-vač obsahující zesilovací uspořádání podle vynálezu. Λ.

Operační zesilovač obsahuje souměrný vstupní stupeň 1 a . dva navzájem podobné výstupní stupně EF a GH. Vstupní stu-peň I obsahuje dva transistory N8 a N9, uspořádané jakorozdílová dvojice a mající jejich navzájem spřažené prvníhlavní elektrody spojeny jak se svorkou Vss napájecího na-pětí proudovým zdrojem 16 a se svorkou Vdd napájecího na-pětí dvěma transistory N10 a Nil, jež jsou uspořádány doko-nale paralelně. První hlavní elektrody transistoru N10 aNil jsou spojeny s příslušnými elektrodami transistorů N8a N9, přičemž počítací napětí Vref4 je připojeno k řídícímelektrodám transistorů N10 a Nil. Sídící elektrody transis-torů N8 a N9 jsou spřaženy se svorkou 1EF, popřípadě sesvorkou 1GH, přičemž svorka 1EF je upravena pro příjemvstupního signálu VinEF a svorka 1GH je upravena pro pří-jem vstupního signálu VinFG. Vstupní stupeň I pohání výstupní stupně EF a GH přes druhé hlavní elektrody transistorůN8 a N9, kterážto výstupní stupně obsahují každý zesilova-cí stupeň, EE, popřípadě GG, a úáek proudového zdroje, FF,popřípadě HH. Zesilovací úsek EE obsahuje transistor PIE,jehož řídící elektroda je spojena se svorkou 1E, upravenoupro příjem počítacího napětí VrefE, jehož první hlavní 21 - elektroda je spřažena se svorkou Vdd napájecího napětí ajehož, druhá hlavní elektroda je spřažena s invertujícímvstupem zesilovače E, s první hlavní elektrodou transisto-ru F2E a s druhou hlavní elektrodou transistoru K8. Druháhlavní elektroda transistoru P2E je spřažena s výstupnísvorkou 3EF, upravenou pro dodávání výstupního signáluVontEF, a řídící elektroda transistoru P2E je spřažena svýstupem zesilovače E, jehož neinvertující vstup je spřa-žen se svorkou 2E, upravenou pro příjem referenčního napě-tí VreflE. Úsek FF proudového zdroje obsahuje transistorN1F, jehož řídící elektroda je spřažena se svorkou 1F propříjem referenčního napětí VrefF, jehož první hlavní elek-troda je spřažena se svorkou Vss napájecího napětí a jehoždruhá hlavní elektroda je spojena s inverujícím vstupem ze-silovače F a s první hlavní elektrodou transistoru K2F. Dru·há hlavní elektroda transistoru 112? je spřažena s výstupnísvorkou 3EF a řídící elektroda transistoru N2F je spřaženas výstupem zesilovače F, který má svůj neinvertující vstupspojený se svorkou 2F, upravenou pro příjem referenčníhonapětí VreflF. Zesilovací úsek GG obsahuje transistor P1G,jehož řídící elektroda je spřažena se svorkou 1G, upravenoupro příjem referenčního napětí VrefG, jehož první hlavníelektroda je spřažena se svorkou Vdd napájecího napětí ajehož druhá hlavní elektroda je spřažena s inverujícím vstupem zesilovače G, s první hlavní elektrodou transistoru P2Ga s druhou hlavní elektrodou transistoru N9. Druhá hlavní 22 elektroda transistoru P2G je spřažena s výstupní svorkou3GH, upravenou pro dodávání výstupního signálu VourGH ařídící elektroda transistoru P2G je spřažena s výstupemzesilovače G, jehož neinvertující vstup je spojen se svor-kou 2G, upravenou pro příjem referenčního napětí VreflG.

Usek HH proudového zdroje obsahuje transistor N1H, jehožřídící elektroda je spřažena se svorkou 1H, upravenou propříjem referenčního napětí VrefH, jehož první hlavní elek-troda je spřažena se svorkou Vss napájecího napětí a je-hož druhá hlavní elektroda je spřažena s invertujícím vstu-pem zesilovače Has první hlavní elektrodou transistoruN2H. Druhá hlavní elektroda transistoru N2H je spojena svýstupní svorkou 3GH a řídící elektroda transistoru N2H jespřažena s výstupem zesilovače H, jehož neinvertující vstupje spojen se svorkou 2H upravenou pro příjem referenčníhonapětí VreflH. V operačním zesilovači této konstruk-ce tvoří oba transistory N8 a P2E a transistory N9 a P2Gkaždý skládanou kaskádní dvojici, přičemž transistory N1Oa Nil určují napětí na vstupních svorkách IEP a 1GH v zá-vislosti na referenčním napětí Vref4 a na proudu proudovéhozdroje J6. V důsledku'použití těchto skládajících kaskádníchdvojice lze příslušná napětí řídit^takovým způsobem, ževstupní signály VinEF a VinGH mohou každý nabýt maximální ’amplitudy diktované napájecími napětími. Druhou alternativouznázorněného způsobu ovládání dvou výstupních 'stupňů EF a 23 - GH, ve které je vynechán vstupní stupeň I, je připojitpříslušné vstupní signály VinEF a VinGH bua ke svorkám1E a 1G nebo ke svorkám 1F a 1H. Avšak posléze zmíněnýzpůsob ovládání znamená, že funkce úseků EE a EF výstupní-ho stupně i funkce úseků GG a HH výstupního stupně jsouzaměněny.

Operační zesilovač zde znázorněný ob-sahuje dva výstupní stupně pracující podobně jako zesilova-cí uspořádání znázorněné na obr.2, u něhož však se vstup-ní signály VinSF a VinGH přivádějí každý přes skládanou kaskádní dvojici, přičemž transistory PIE a P1G jsou pouzespolurozhodující pro předpětové proudy v zesilovači. Zesi-lovače E, F, G, H mohou být provedeny různým způsobem, na-příklad jako jedno ze zesilovacích uspořádání v předchozíchobrazcích. Pro optimální Činnost všech těchto uspořádánímají mít proudové zdroje, spražené s příslušnými výstupnímisvorkami vysokou impedanci, aby se dosáhlo vysoké^výstupníimpedance a vysokého zisku. Příkladem takových proudovýchzdrojů jsou jejich úseky FF a HH znázorněné na obr. 11.

Vynález není omezen na popsaná aznázorněná provedení. Jsou možné například další kombinacekaskádování a lze užít odlišných typů zesilovačů.

Claims (18)

1. 2271 - $0 (

   1. Zesilovací uspořádání pro zesíle-ní vstupního signálu, obsahující první transistor, jehožřídící elektroda je spřažena se vstupní svorkou pro příjemvstupního signálu, jehož první hlavní elektroda je spřaženas první svorkou napájecího napětí, a který má druhou hlavníelektrodu, a dále obsahující druhý transistor s řídící elek-trodou, jehož první hlavní elektroda je ^řazena s druhouhlavní elektrodou prvního transistoru a jehož druhá hlavníelektroda je spřažena jak s druhou svorkou napájecího na-pětí prvním proudovým zdrojem, tak i s výstupní svorkou prododávání výstupního signálu, vyznačující se títp, že řídícíelektroda druhého transistoru je spřažena s výstupem zesi-lovače ,že druhá hlavní elektroda prvního transistoru jespojena s invertujícím vstupem zesilovače, a že první svor-ka počítacího napětí pro první referenční napětí je spřa-žena s neinvertujícím vstupem zesilovače.
2. 2. Zesilovací uspořádání podle bodu1, kde první transistor a druhý transistor společně jsouschopny vytvořit zisk s charakteristikou kmitočtové odezvy,mající první pól umístěný na prvním kmitočtu a druhý pólumístěný na druhém kmitočtu, přičemž první kmitočet jemenší než druhý kmitočet, vyznačující se tím, že zesilovač 25 - je u raven pro vytvoření přídavného zisku s charakteristikoukmitočtové odezvy, mající šířku pásma s jednotkovým ziskems kmitočtem menším než je druhý kmitočet.
3. 3. Zesilovací uspořádání podle bodu1 nebo 2, vyznačující se tím, že zesilovač obsahuje třetítranástor, jehož řídící elektroda je spřažena s invertujícímvstupem zesilovače, jehož první hlavní elektroda je spřaže-na s neinvertujícím vstupem zesilovače, a jehož druhá hlav-ní elektroda je spřažena jak s výstupem zesilovače, tak ipomocí druhého proudového zdroje s druhou svorkou napájecí-ho napětí.
4. 4.Zesilovací uspořádání podle hodu 3,vyznačující se tím, že první svorka počítacího napětí jespřažena s první svorkoQ napájecího napětí.
5. 5. Zesilovací uspořádání podle bodu3 nebo 4, vyznačující se tím, že řídící elektroda třetíhotransistoru je spřažena s invertujícím vstupem zesilovačeobvodem pro posouvání úrovně.
6. 6. Zesilovací uspořádání podle bodu 5, vyznačující se tím, že obvod pro posouvání úrovně obsahu-je čtvrtýtransistor, jehožířídící elektroda je spřažena sinvertujícím vstupem zesilovače, jehož první hlavní elek-troda je spřažena jak s druhou svorkou napájecího napětí 26 pomocí třetího proudového zdroje, tak i s řídící elektro-dou třetího transistoru, a jehož druhé hlavní elektroda jespřažena s první svorkou napájecího napětí.
7. 7. Zesilovací uspořádání podle bodu3, vyznačující se tím, že pro zvýšení činitele zisku obsa-huje aesilovač dále příčkový obvod s první, druhou, třetía čtvrtou svorkou, přičemž první a druhá svorka jsou spřa-ženy s invertujícím vstupem zesilovače, popřípadě s prvníhlavní elektrodou druhého transistoru a třetí a čtvrtá svorka jsou spojeny s druhou hlavní elektrodou třetího tran-sistoru, popřípadě s výstupem zesilovače.
8. 8. Zesilovací uspořádání podle bodu7, vyznačující se tím, že příčkový obvod obsahuje většípočet kaskádových příčkových členů, z nichž každý má prv-ní, druhou, třetí a čtvrtou svorku, přičemž první a druhásvorka příčkového členu jsou spřaženy se třetí, popřípaděse čtvrtou svorkou předcházejícího příčkového členu, prv-ní a druhá svorka prvního příčkového členu jsou spřaženy s první, popřípadě třetí svorkou příčkového obvodu a třetía čtvrtá svorka posledního příčkového členu jsou spřaženys druhou, popřípadě čtvrtou svorkou příčkového obvodu.
9. 9. Zesilovací uspořádání podle bodu9, vyznačující se tím, že každý příčkový člen obsahuje 27 - čtvrtý a pátý transistor, z nichž každý má řídící elek-trodu, první hlavní elektrodu a druhou hlavní elektrodu,přičemž řídící elektroda čtvrtého transistoru je spřaženas druhou svorkou příčkového členu, jeho první hlavní elek-troda je spřažena s první svorkou příčkového členu a jehodruhá hlavní elektroda je spřažena s třetí svorkou příčko-vého členu, dále řídící elektroda pátého transistoru jespřažena s třetí svorkou příčkového členu, jeho první hlav-ní elektroda je spřažena s druhou svorkou příčkového členua jeho druhá hlavní elektroda je spřažena se čtvrtou svorkoupříčkového členu.
10. 10. Zesilovací uspořádání podle bodu3, vyznačující se tím, že pro zvýšení jeho činitele ziskuobsahuje zesilovač dále příčkový obvod s první, druhou,třetí a čtvrtou svorkou, přičemž první a druhá svorka jsouspřaženy s druhou hlavní elektrodou třetího transistoru,popřípadě s výstupem zesilovače a třetí a čtvrtá svorkajsou spřaženy s první, popřípadě druhou svorkou napájecí-ho napětí.
11. 11. Zesilovací uspořádání podle bodu10, vyznačující se tím, že příčkový obvod obsahuje většípočet kaskádových příčkových členů, z nichž každý má první,druhou, třetí, čtvrtou, pátou a šestou svorku, přičemžprvní a druhá svorka příčkového členu jsou spřaženy s pá-tou, popřípadě šestou svorkou předcházejíéího příčkového 28 členu, třetí s čtvrtá svorka příčkového členu jsou spřaže-ny s třetí, popřípadě se čtvrtou svorkou příčkového obvodu,první a druhá svorka prvního příčkového členu jsou spřaže-ny s první, popřípadě druhou svorkou příčkového obvodu, apátá a šestá svorka posledního příčkového členu jsou spoje-ny spolu navzájem.
12. 12. Zesilovací uspořádání podle hodu11, vyznačující se tím, že každý příčkový člen obsahuječtvrtý a pátý transistor, z nichž každý má řídící elektroduprvní hhvní elektrodu a druhou hlavní elektroda;,: jakož itřetí proudový zdroj, řídící elektrodu čtvrtého transisto-ru je spřažena se šestou svorkou příčkového členu, která je spojena se čtvrtou svorkou příčkového členu třetím prou-dovým zdrojem, dále je jeho první hlavní elektroda spřaže-na se čtvrtou svorkou příčkového členu a jeho druhá hlavníelektroda je spřažena s druhou svorkou příčkového členu,a řídící elektroda pátého transistoru je spřažena s prvnísvorkou příčkového členu, jeho první hlavní elektroda jespřažena s třetí svorkou příčkového členu a jeho druháhlavní elektroda je spřažena s pátou svorkou příčkovéhočlenu.
13. 13. Zesilovací uspořádání podle bodů7, 8, 9, 10, 11 nebo 12, vyznačující se tím, že příčkovýobvód obsahuje nejméně jeden příčkový člen. 29 -
14. 14. Zesilovací uspořádání podle bodu11, vyznačující se tím, že kaskádové příčkové členy jsouspřaženy pomocí obvodů pro posun úrovně.
15. 15. Zesilovací uspořádání podle bndu1 nebo 2, vyznačující se tím, že zesilovač dále obsahujetřetí transistor, jehož řídící elektroda je spřažena s in-vertujícím vstupem zesilovače a který má první hlavní elek-trodu a druhou hlavní elektrodu, dále Čtvrtý transistor,jehož řídící elektroda je spřažena s neinvertujícím vstupemzesilovače, jehož první hlavní elektroda je spřažena s prv-ní hlavní elektrodou třetího transistoru a který má Stuhouhlavní elektrodu, dále řídící elektroda pátého transistoruje spřažena s druhou svorkou počítacího napětí pro druhéreferenční napětí, jehož první hlavní elektroda je spřaženas první svorkou napájecího napětí, a který má druhou hlavníelektrodu, a konečně řídící elektroda šestého transistoruje spřažena se svorkou třetího počítacího napětí pro třetíreferenční napětí, jeho první hlavní elektroda je spřaženas druhou hlavní elektrodou třetího i pátého transistoru, a jeho druhá hlavní elektroda je spřažena jak s druhousvorkou napájecího napětí druhým proudovým zdrojem tak is výstupem zesilovače.
16. 16. Zesilovací uspořádání podle bodu15, vyznačující se tím, že první hlavní elektroda čtvrtého 30 - transistoru je spřažena s druhou svorkou napájecího napě-tí třetím proudovým zdrojem a druhá hlavní elektroda čtvr-tého transistoru je spřažena s první svorkou napájecíhonapětí.
17. 17. Zesilovací uspořádání podle hodu15, vyznačující se tím, že druhá hlavní elektroda čtvrtéhotransistoru je spojena s druhou svorkou napájecího napětí.
18. 18. Zesilovací uspořádání podle bodu1 nebo 2, vyznačující se tím, že první a druhý transistorjsou spřaženy podle skládané kaskádní dvojice, první hlav-ní elektroda prvního transistoru je spřažen s první svor-kou napájecího napětí pomocí napětového referenčního obvo-du a druhá hlavní elektroda prvního transistoru je spřaže-na s první svorkou napájecího napětí pomocí dalšího tran-sistoru. \ Zaštupuge: JUDr. Ivap.-KÓREČEK\ Advokát Π5 C4· " PRAHA 1, Žitná 25 \