CN2826691Y - 无凸块式芯片封装体 - Google Patents

无凸块式芯片封装体 Download PDF

Info

Publication number
CN2826691Y
CN2826691Y CNU2005201064153U CN200520106415U CN2826691Y CN 2826691 Y CN2826691 Y CN 2826691Y CN U2005201064153 U CNU2005201064153 U CN U2005201064153U CN 200520106415 U CN200520106415 U CN 200520106415U CN 2826691 Y CN2826691 Y CN 2826691Y
Authority
CN
China
Prior art keywords
chip
those
connection
fuel plate
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2005201064153U
Other languages
English (en)
Inventor
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNU2005201064153U priority Critical patent/CN2826691Y/zh
Application granted granted Critical
Publication of CN2826691Y publication Critical patent/CN2826691Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fuel Cell (AREA)

Abstract

本实用新型是有关于一种无凸块式芯片封装体，包括至少一板状元件、至少一芯片、一内连线结构与至少一导电通道。芯片配置于板状元件上，芯片具有多数个芯片接垫，其配置于芯片的一主动面上。此外，内连线结构配置于板状元件与芯片上，内连线结构具有一内部线路与多数个接点接垫，这些接点接垫是配置于内连线结构的一接点面上，而这些芯片接垫的至少一与这些接点接垫的至少一是藉由内部线路而相电性连接。另外，导电通道自芯片的主动面延伸至与主动面相连的至少一侧面上，导电通道的一端与这些芯片接垫的至少一相电性连接，而导电通道的另一端则与板状元件相电性连接。

Description

无凸块式芯片封装体
技术领域
本实用新型涉及一种无凸块式芯片封装体，特别是涉及一种具有导电通道以缩短芯片与板状元件之间的传递路径，且防止芯片边缘因运作高温而破裂的无凸块式芯片封装体。
背景技术
随着电子技术的日新月异，为强化电子元件的高速处理化、多功能化、高积集化(integration)、小型轻量化及低价化等多方面的要求，于是芯片封装技术也跟着朝向微型化及高密度化发展。现有习知的球脚格状阵列(ball grid array，BGA)封装技术经常采用封装基板(package substrate)作为集成电路芯片(IC chip)的承载器(carrier)，并利用覆晶接合(flipchip bonding)或打线接合技术(wire bonding)等电性连线技术，将芯片电性连接至封装基板的顶面，并将多颗焊球(solder ball)以面阵列(areaarray)方式配置于封装基板的底面。因此，芯片得以经由封装基板的内部线路及其底部的多个焊球，而电性连接至下一层级的电子装置，例如印刷电路板等。
然而，由于现有习知的BGA封装技术必须利用高布线密度(high layoutdensity)的封装基板，并搭配覆晶接合或打线接合等电性连接技术，因而造成信号传输路径过长。因此，目前已经发展出一种无凸块式增层(bumpless build-up layer，BBUL)的芯片封装技术，其省略覆晶接合或打线接合的制程，而直接在芯片上制作一多层内连线结构(multi-layeredinterconnection structure)，并以面阵列方式，在多层内连线结构上制作焊球或针脚等电性接点，用以电性连接至下一层级的电子装置。
请参阅图1所示，其绘示现有习知的一种无凸块式芯片封装体的剖面示意图。现有习知无凸块式芯片封装体100包括一芯片110、一内连线结构120、一板状元件130与多数个焊球140。芯片110配置于板状元件130上，而板状元件130则是作为一底板或一支撑层。芯片110具有多数个点状接垫112，其是以面阵列方式排列，并配置于芯片110的一主动面(activesurface)114上。此外，这些点状接垫112包括信号接垫、接地接垫与电源接垫等。
此外，内连线结构120亦配置于板状元件130上，其中内连线结构120是以增层(build-up)的方式形成在板状元件130上。内连线结构120具有一内部线路122与多数个接点接垫124，这些接点接垫124配置于内连线结构120的一接点面126上。必须说明的是，这些点状接垫112与这些接点接垫124之间藉由内部线路122而互相作电性连接。
另外，内连线结构120包括多数个介电层128，多数个导电孔道(conductive via)122a与多数个线路层122b。这些导电孔道122a与多数个线路层122b构成上述的内部线路122。这些导电孔道122a分别贯穿这些介电层128，且这些介电层128与这些线路层122b彼此交错配置。两个线路层122b之间是藉由至少一个导电孔道122a而彼此互相电性连接。此外，在这些接点接垫124上配置这些焊球140，用以电性连接至下一层级的电子装置(图中未示)。
然而，由于芯片于运作时所产生的高温且芯片与板状元件之间的热膨胀系数(coefficient of thermal expansion，CTE)的差异，所以芯片边缘容易产生破裂，因而导致芯片的主动表面上的集成电路的损坏，进而影响芯片的正常运作。
发明内容
本实用新型的目的在于，提供一种新型结构的无凸块式芯片封装体，所要解决的技术问题是使其可以缩短芯片与板状元件之间的传递路径，从而更加适于实用。
本实用新型的另一目的在于，提供一种无凸块式芯片封装体，所要解决的技术问题是使其可防止芯片边缘因运作高温而破裂，以提升芯片的寿命，从而更加适于实用。
基于上述目的及其他目的，本实用新型提出一种无凸块式芯片封装体，其包括至少一板状元件、至少一芯片、一内连线结构与至少一导电通道。芯片配置于板状元件上，芯片具有多数个芯片接垫，其配置于芯片的一主动面上。此外，内连线结构配置于板状元件与芯片上，内连线结构具有一内部线路与多数个接点接垫，其配置于内连线结构的一接点面上，而这些芯片接垫的至少一与这些接点接垫的至少一是藉由内部线路而相电性连接。另外，导电通道配置于芯片的主动面上且延伸至与主动面相连的至少一侧面上，导电通道的一端与这些芯片接垫的至少一相电性连接，而导电通道的另一端则与板状元件相电性连接。
本实用新型的目的及解决其技术问题还可采用以下技术措施来进一步实现。
前述的无凸块式芯片封装体，其中所述的该些芯片接垫是为点状接垫。
前述的无凸块式芯片封装体，其中所述的该些芯片接垫包括多数个点状接垫及至少一非点状接垫，而该非点状接垫的面积大于等于两个该些点状接垫的面积之和。
前述的无凸块式芯片封装体，其中所述的内连线结构包括：多数个介电层；多数个导电孔道，分别贯穿该些介电层，其中该些导电孔道的至少一的一端与该非点状接垫相电性连接；以及多数个线路层，其与该些介电层是交错配置，而该些线路层与该些导电孔道构成该内部线路，且两该些线路层之间是藉由该些导电孔道的至少一而电性连接。
前述的无凸块式芯片封装体，其中与该非点状接垫电性连接的该导电孔道在一平行于该主动面的投影面上，其局部延伸路径与其所电性连接的该非点状接垫的延伸路径在该投影面上的投影相重叠。
前述的无凸块式芯片封装体，其中所述的非点状接垫是为环状接垫、条状接垫或块状接垫。
前述的无凸块式芯片封装体，其中所述的板状元件具有多数个电极，其配置于该板状元件的一电极面上，而该芯片配置于该板状元件的该电极面上，且该导电通道连接至该些电极的至少一。
前述的无凸块式芯片封装体，其中所述的板状元件是为板状主动元件或板状被动元件。
前述的无凸块式芯片封装体，其中所述的板状元件具有主动元件部分与被动元件部分。
前述的无凸块式芯片封装体，其中所述的板状元件是为散热片。
基于上述，由于本实用新型是将导电通道设置在芯片的边缘与板状元件之间，因此可缩短芯片与板状元件之间的传递路径，并且可以防止芯片与板状元件之间的热膨胀系数不匹配所产生的芯片边缘破裂，进而维持芯片在高温下的正常运作，并可同时提升芯片的寿命。
经由上述可知，本实用新型是有关于一种无凸块式芯片封装体，包括至少一板状元件、至少一芯片、一内连线结构与至少一导电通道。芯片配置于板状元件上，芯片具有多数个芯片接垫，其配置于芯片的一主动面上。此外，内连线结构配置于板状元件与芯片上，内连线结构具有一内部线路与多数个接点接垫，这些接点接垫是配置于内连线结构的一接点面上，而这些芯片接垫的至少一与这些接点接垫的至少一是藉由内部线路而相电性连接。另外，导电通道自芯片的主动面延伸至与主动面相连的至少一侧面上，导电通道的一端与这些芯片接垫的至少一相电性连接，而导电通道的另一端则与板状元件相电性连接。
借由上述技术方案，本实用新型无凸块式芯片封装体至少具有下列优点：
(一)由于本实用新型将导电通道设置在芯片的边缘与板状元件之间，因此可以缩短芯片与板状元件之间的传递路径，因而提升芯片封装体的电性效能；
(二)由于现有习知的无凸块式芯片封装体在芯片运作时产生高温，且芯片与板状元件之间的热膨胀系数的差异，所以芯片边缘会产生破裂进而影响芯片的正常运作，所以本实用新型将导电通道设置在芯片的边缘与板状元件之间，如此可防止上述芯片与板状元件之间的热膨胀系数不匹配所产生的芯片边缘破裂，进而维持芯片在高温下的正常运作，并可同时提升芯片的寿命。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1绘示现有习知的一种无凸块式芯片封装体的剖面示意图。
图2绘示本实用新型第一实施例的一种无凸块式芯片封装体的剖面示意图。
图3绘示图2的芯片与内连线结构的分解示意图。
图4A至图4D绘示图2的芯片接垫与导电通道的不同外型与排列方式的示意图。
图5绘示本实用新型第二实施例的一种无凸块式芯片封装体的剖面示意图。
图6绘示本实用新型第三实施例的一种无凸块式芯片封装体的剖面示意图。
100：现有习知无凸块式芯片封装体
110、220：芯片                    112、222a：点状接垫
114、224：主动面                  120、230：内连线结构
122、232：内部线路                122a、232a：导电孔道
122b、232b：线路层                124、234：接点接垫
126、236：接点面                  128、238：介电层
130、210、410：板状元件           140：焊球
200、300、400：本实用新型的无凸块式芯片封装体
212：电极                         214：电极面
216：非电极面                     240：导电通道
222：芯片接垫                     222b：非点状接垫
250：电性接点                     360：散热片
具体实施方式
为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的无凸块式芯片封装体其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图2所示，其绘示本实用新型第一实施例的一种无凸块式芯片封装体的剖面示意图。本实施例的无凸块式芯片封装体200包括至少一板状元件210(图中绘示一个)、至少一芯片220(图中绘示一个)、一内连线结构230与至少一导电通道(conductive channel)240。芯片220配置于板状元件210上，板状元件210在此可视为一搭载芯片220用的承载器(carrier)，而芯片220具有多数个芯片接垫222，其配置于芯片220的一主动面224上。
此外，内连线结构230配置于板状元件210与芯片220上，其中内连线结构230例如是以增层的方式形成在板状元件210上。内连线结构230具有一内部线路232与多数个接点接垫234，这些接点接垫234是配置于内连线结构230的一接点面236上，而这些芯片接垫222的至少其中之一与这些接点接垫234的至少其中之一是藉由上述的内部线路232而互相电性连接。
另外，导电通道240自芯片220的主动面224延伸至与主动面224相连的至少一侧面226上，导电通道240的一端与这些芯片接垫222的至少其中之一相电性连接，而导电通道240的另一端则与板状元件210相电性连接。导电通道240例如以电镀方式形成，且其材质例如为铜，其功能为缩短芯片220与板状元件210之间的传递路径，以及防止芯片220在运作高温下因为芯片220与板状元件210之间热膨胀系数的差异而使得芯片220的边缘破裂，进而影响芯片220的正常运作。
请参阅图3所示，其绘示图2的芯片与内连线结构的分解示意图。为了方便说明起见，图3仅绘示位在芯片220的某一边缘的导电通道240。事实上，在本实施例中，主动面224的边上分别配设有一个导电通道240。由图3可知，这些芯片接垫222包括多数个点状接垫222a及至少一非点状接垫222b，而非点状接垫222b的面积大于等于两个点状接垫222a的面积之和；换言之，一个非点状接垫222b为至少两个或两个以上相邻的点状接垫222a合并而成。
然而，请参阅图4A至图4D所示，其绘示图2的芯片接垫与导电通道的不同外型与排列方式的示意图。由图4A至图4D可知，只要在不影响上述功能下，导电通道240的外型与排列方式可依设计需求而有不同的形式与改变。芯片220的主动面224的周围可为非点状接垫222b(见图4A与图4B)或点状接垫222a(见图4C与图4D)，而主动面224的某一边上可配置一个导电通道240(见图4A与图4C)或多个导电通道240(见图4B与图4D)。在此必须说明的是，这些芯片接垫222在外型上亦可完全为点状接垫222a。由上述可知，本实施例是以图4A至图4D作为举例说明，但并非用以限定本实用新型。
请参阅图2与图3所示，内连线结构220可包括多数个介电层238、多数个导电孔道232a与多数个线路层232b。这些导电孔道232a分别贯穿这些介电层238，其中这些导电孔道232a的至少一的一端与非点状接垫222b电性连接。这些线路层232b与这些介电层238是交错配置，而这些线路层232b与这些导电孔道232a构成上述的内部线路232，且两个线路层232b之间是藉由这些导电孔道232a的至少一而相电性连接。
请参考图3，与非点状接垫222b相电性连接的导电孔道232a在一平行于主动面224的投影面上，导电孔道232a的局部延伸路径可与其所电性连接的非点状接垫222b的延伸路径在此投影面上的投影相重叠。换言之，与非点状接垫222b相电性连接的导电孔道232a的外型可为槽状(slot)(图3仅示意地绘示一条)。
进言之，若以功能区分，这些点状接垫222a的至少一例如为信号接垫，而非点状接垫222b例如为非信号接垫(接地接垫、电源接垫或其他类型的非信号接垫)。若以外型区分，非点状接垫222b例如为环状接垫、条状接垫或块状接垫等，如图3所示。换言之，芯片接垫222的排列形式可以因为点状接垫222a与非点状接垫222b的数量或位置的不同而有所不同，或可以因为非点状接垫222b的外型不同而有所不同，例如为上述多种非点状接垫222b外型的任意一种或多种的搭配。
值得一提的是，请参考图2，在未将多个电性接点250分别配置至这些接点接垫234上的情况下，这些接点接垫234可应用于垫格阵列(LGA)类型的信号输出入介面。此外，在这些接垫234上亦可分别配置一电性接点250，而本实施例的这些电性接点250为导电球(conductive ball)，以提供球格阵列(BGA)类型的信号输出入介面。另外，这些电性接点250亦可是导电针脚(conductive pin)，以提供针格阵列(PGA)类型的信号输出入介面，但是并未以图面表示。再者，这些接点接垫234可属于同一图案化的导电层，因其制程是相同于这些线路层232b，所以这些接点接垫234所形成的导电层亦可视为这些线路层232b之一。
请再参阅图2所示，板状元件210可具有多数个电极212，其配置于板状元件210的一电极面214上。由图2可知，导电通道240可连接至这些电极212的至少其中之一。此外，芯片220的这些芯片接垫222的至少其中之一是可藉由内连线结构230的内部线路232而与这些电极212的至少其中之一相电性连接。另外，这些电极212的至少其中之一是可藉由内部线路232而与内连线结构230的这些接点接垫234的至少其中之一相电性连接。
在本实施例中，板状元件210例如为板状主动元件(panel-shapedactive component)或板状被动元件(panel-shaped passive component)，其中板状主动元件例如是板状晶体管元件，而板状被动元件例如是板状电容元件、板状电阻元件或板状电感元件等。值得一提的是，板状元件210更可同时具有主动元件部分与被动元件部分，而成为整合型的板状元件。此外，由于板状元件210可以半导体制程或陶瓷烧结制程来加以制作，所以板状元件210的材质可为硅或陶瓷等。
请参阅图5所示，其绘示本实用新型第二实施例的一种无凸块式芯片封装体的剖面示意图。与上述第一实施例不同的是，本实施例的无凸块式芯片封装体300更可包括一散热片(heat spreader)360，其配置于板状元件210的远离芯片220的一非电极面216(或一表面)上，用以将芯片220所产生的高热迅速地传导至散热片360的表面。
请参阅图6所示，其绘示本实用新型第三实施例的一种无凸块式芯片封装体的剖面示意图。与第一与第二实施例不同的是，本实施例的无凸块式芯片封装体400的板状元件410即为一散热片，且板状元件410的材质例如为金属，用以将芯片220所产生的高热迅速地传导至板状元件410的表面。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1、一种无凸块式芯片封装体，其特征在于其包括：
至少一板状元件；
至少一芯片，配置于该板状元件上，该芯片具有多数个芯片接垫，其配置于该芯片的一主动面上；
一内连线结构，配置于该板状元件与该芯片上，该内连线结构具有一内部线路与多数个接点接垫，该些接点接垫是配置于该内连线结构的一接点面上，而该些芯片接垫的至少一与该些接点接垫的至少一是藉由该内部线路而相电性连接；以及
至少一导电通道，自该芯片的该主动面延伸至与该主动面相连的至少一侧面上，该导电通道的一端与该些芯片接垫的至少一相电性连接，而该导电通道的另一端则与该板状元件相电性连接。
2、根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的该些芯片接垫是为点状接垫。
3、根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的该些芯片接垫包括多数个点状接垫及至少一非点状接垫，而该非点状接垫的面积大于等于两个该些点状接垫的面积之和。
4、根据权利要求3所述的无凸块式芯片封装体，其特征在于其中所述的内连线结构包括：
多数个介电层；
多数个导电孔道，分别贯穿该些介电层，其中该些导电孔道的至少一的一端与该非点状接垫相电性连接；以及
多数个线路层，其与该些介电层是交错配置，而该些线路层与该些导电孔道构成该内部线路，且两该些线路层之间是藉由该些导电孔道的至少一而电性连接。
5、根据权利要求4所述的无凸块式芯片封装体，其特征在于其中与该非点状接垫电性连接的该导电孔道在一平行于该主动面的投影面上，其局部延伸路径与其所电性连接的该非点状接垫的延伸路径在该投影面上的投影相重叠。
6、根据权利要求3所述的无凸块式芯片封装体，其特征在于其中所述的非点状接垫是为环状接垫、条状接垫或块状接垫。
7、根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的板状元件具有多数个电极，其配置于该板状元件的一电极面上，而该芯片配置于该板状元件的该电极面上，且该导电通道连接至该些电极的至少一。
8、根据权利要求7所述的无凸块式芯片封装体，其特征在于其中所述的板状元件是为板状主动元件或板状被动元件。
9、根据权利要求7所述的无凸块式芯片封装体，其特征在于其中所述的板状元件具有主动元件部分与被动元件部分。
10、根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的板状元件是为散热片。
CNU2005201064153U 2005-08-24 2005-08-24 无凸块式芯片封装体 Expired - Lifetime CN2826691Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2005201064153U CN2826691Y (zh) 2005-08-24 2005-08-24 无凸块式芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2005201064153U CN2826691Y (zh) 2005-08-24 2005-08-24 无凸块式芯片封装体

Publications (1)

Publication Number Publication Date
CN2826691Y true CN2826691Y (zh) 2006-10-11

Family

ID=37066875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2005201064153U Expired - Lifetime CN2826691Y (zh) 2005-08-24 2005-08-24 无凸块式芯片封装体

Country Status (1)

Country Link
CN (1) CN2826691Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103747610A (zh) * 2013-12-24 2014-04-23 苏州欢颜电气有限公司 一种pcb散热焊盘
CN106057766A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 基板和包括其的半导体封装及包括半导体封装的电子***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103747610A (zh) * 2013-12-24 2014-04-23 苏州欢颜电气有限公司 一种pcb散热焊盘
CN106057766A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 基板和包括其的半导体封装及包括半导体封装的电子***

Similar Documents

Publication Publication Date Title
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
CN100466242C (zh) 电子回路装置
CN1714442A (zh) 半导体器件
US7230332B2 (en) Chip package with embedded component
US20120049345A1 (en) Substrate vias for heat removal from semiconductor die
CN101038908A (zh) 使用通路和重配线的层叠封装
CN1652316A (zh) 制造多层封装件的方法
CN1956192A (zh) 功率电路组件及制造方法
TWI290375B (en) Die pad arrangement and bumpless chip package applying the same
CN101043033A (zh) 半导体集成电路装置
CN2826691Y (zh) 无凸块式芯片封装体
CN1731916A (zh) 具有改善散热结构的印刷电路板及电子装置
CN1238941C (zh) 一种集成电路载体
CN1909225A (zh) 半导体装置及半导体芯片
CN1791978A (zh) 互连图案设计
CN1809974A (zh) 用于处理封装/母板的谐振的电容器相关的***
CN1521841A (zh) 半导体器件
CN1210789C (zh) 具有散热结构的半导体封装元件
CN1956179A (zh) 芯片封装结构及凸块制程
CN1731917A (zh) 具有改善散热结构的印刷电路板及电子装置
CN1808711A (zh) 封装体及封装体模块
CN2831435Y (zh) 芯片接垫排列
CN2831434Y (zh) 无凸块式芯片封装体
CN102194802B (zh) 电子组装体
CN1250057C (zh) 信号传输结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Expiration termination date: 20150824

Granted publication date: 20061011

EXPY Termination of patent right or utility model