CN2692841Y - 多重栅极结构 - Google Patents
多重栅极结构 Download PDFInfo
- Publication number
- CN2692841Y CN2692841Y CN 200420049601 CN200420049601U CN2692841Y CN 2692841 Y CN2692841 Y CN 2692841Y CN 200420049601 CN200420049601 CN 200420049601 CN 200420049601 U CN200420049601 U CN 200420049601U CN 2692841 Y CN2692841 Y CN 2692841Y
- Authority
- CN
- China
- Prior art keywords
- multiple grid
- grid structure
- layer
- structure according
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型是关于一种多重栅极结构，包括：多个鳍型半导体层，沿一第一方向大体平行地排列，且由多个位于一绝缘层上的绝缘台地所支撑，其中上述鳍型半导体层的底面大于与其与绝缘台地的接触面；以及一栅极导电层，沿一第二方向延伸且覆盖于上述鳍型半导体层的部分表面上，且于栅极导电层与其所覆盖的上述鳍型半导体层之间更设置有一栅极介电层，其中此栅极介电层更包覆于该栅极导电层所覆盖部分表面内的此等鳍型半导体层的底面。
Description
技术领域
本实用新型是有关于一种半导体组件，且特别有关于一种高性能的多重栅极结构，特别适合应用在深次微米以下的CMOS组件。
背景技术
金属氧化半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistors，以下简称MOSFET)是在集成电路技术技术中相当重要的一种基本电子组件，其由三种基本的材料，即金属导体层、氧化层与半导体层等组成位于半导体基底上的栅极晶体管。此外，还包括了两个位于栅极晶体管两旁，且电性与半导体基底相反的半导体区，称为源极与漏极。目前制作栅极晶体管时，金属导电层多由经掺杂的复晶硅(Polysilicon)与金属共同组成，此结构又称为复晶硅化金属(Polycide)。氧化层多由热氧化法所形成的氧化硅作为闸氧化层。此外，在栅极的侧壁多以氮化硅作为间隔物(spacer)。
虽然上述传统的MOSFET长久以来已被广泛的使用，然而随着半导体技术对积集度要求的提高，传统的MOSFET尺寸及其沟道长度(channellength)亦相对地缩减。当MOSFET组件的沟道长度缩减至低于100nm时，于传统位于半导体硅基底上的MOSFET作用时，便容易由于源极与漏极与其间的沟道相互作用，进而影响了栅极对于其沟道的开启/关闭状态的控制能力，而进一步引起的所谓的短沟道效应(short channel effects；SCE)。
因此，为了使MOSFET于CMOS组件上的应用可以配合MOSFET尺寸缩小化的发展与提高MOSFET积集度的需求，实有必要针对MOSFET于组件缩小化过程中对于其闸沟道开启/关闭状态的控制能力谋求改善之道。
发明内容
有鉴于此，本实用新型的主要目的就是提供一种多重栅极结构，适合应用于闸沟道长度低于100nm的深次微米以下的CMOS组件上。利用本实用新型的多重栅极结构以增加对于闸沟道的控制并抑制短沟道效应的产生。除此之外，本实用新型的多重栅极结构可提供足够的驱动电流，有助于MOSFET作用原理于半导体组件上的继续应用，而不受到组件尺寸缩减的影响。
为达上述目的，本实用新型提供了一种多重栅极结构，包括：多个鳍型半导体层，沿一第一方向大体平行地排列，且由多个位于一绝缘层上的绝缘台地所支撑，其中上述鳍型半导体层的底面大于与其与绝缘台地的接触面；以及一栅极导电层，沿一第二方向延伸且覆盖于上述鳍型半导体层的部分表面上，且于栅极导电层与其所覆盖的上述鳍型半导体层之间更设置有一栅极介电层，其中此栅极介电层更包覆于该栅极导电层所覆盖部分表面内的此等鳍型半导体层的底面。其中上述绝缘层是位于一半导体基底上，且上述的第一方向是大体正交于第二方向，而上述的鳍型半导体层具有圆滑化的上部边角，以避免尖端放电现象。
此外，上述多重栅极更包括多个源极/漏极区，位于此多重栅极两侧未为该栅极导电层所覆盖的该等鳍型半导体层内，以构成一具有多重栅极(multiple-gate)的多重栅极晶体管(multiple-gate transistor)。而此多重栅极晶体管(multiple-gate transistor)内更包括多个淡掺杂源极/漏极区连接于上述的源极/漏极区，其中此等淡掺杂源极/漏极区是位于源极/漏极区间的鳍型半导体层内。
本实用新型的多重栅极结构，是形成于多个位于绝缘台地上的半导体层内，具有可同时开启或关闭的多个平行于第一方向的闸沟道(gatechannel)，且借由栅极介电层与栅极导电层沿第二方向延伸且覆盖于此等闸沟道所在的半导体层的两对应面及上表面外，更覆盖于其未接触绝缘台地的底面，对于此等闸沟道的控制可较习知的栅极结构为佳，而上述的第一方向与第二方向间具有一大体正交的连接关系。
此外，本实用新型的多重栅极结构可搭配高介电常数介电材料(high-k gate dielectric)的使用以及可应用于绝缘层上有硅(SOI)的半导体基底，有助于降低多重栅极晶体管所消耗的功率及相关有害的电气效应。
本实用新型是利用增加晶体管上闸沟道的数量，并将此等闸沟道并联以形成一共构的多重栅极晶体管，此等多重栅极晶体管可同时开启更多的闸沟道，借此纾解电流的压力，以提供通过晶体管的较大电子流量，并改善驱动电流。而借由本实用新型的多重栅极晶体管可解决前述尺寸缩小所衍生的问题，并提升半导体组件的效能。
附图说明
图1A至图1I为一系列剖面图，用以说明本实用新型一较佳实施例中所制作多重栅极的结构及其制造方法。
图2A至图2F为一系列俯视图，用以说明对应于剖面图1a至图1k中的相对俯视情形。
符号说明：
100～半导体基底
102～绝缘层
102a～绝缘台地
104、104a、104b～硅层
106、106a～氧化层
108、108a～罩幕层
110～光阻层
112～凹处
114～介电层
116～导电层
114a～栅极介电层
116a～栅极导电层
118～光阻图案
120～淡掺杂离子植入
122～淡掺杂源极/漏极区
124～间隔物
126～离子植入
128～源极/漏极区
130～金属硅化物层
HM～硬罩幕
G～多重栅极
具体实施方式
本实用新型将配合剖面图1A至图1I作说明本实用新型的多重栅极结构的制作，并配合俯视图2A至图2F以辅助说明其俯视情形。
首先如图1A所示，其显示本实用新型的起始步骤，在该图中，首先提供一基底，例如为一绝缘层上有半导体层的半导体基底，其来源可为绝缘层上有硅(silicon on insulator；SOI)或绝缘层上有硅锗材料(SiGe)的半导体基底100。于此半导体基底100上具有一绝缘层102以及一半导体层104，而此绝缘层的材质例如为二氧化硅，其厚度介于10～10000埃，而半导体层104的材质可为硅或硅锗材料，其厚度介于5～5000埃，在此则以一半导体材料的硅层104表示，以说明本实用新型的实施例。
接着于此硅层104上依序形成一氧化层106以及一罩幕层108，形成此氧化层106的方法例如为热氧化法(thermal oxidation)，其材质例如为二氧化硅(SiO2)，而形成罩幕层108的方法例如为化学气相沉积法(CVD)，其材质例如为氮化硅材料(Si3N4)。接着涂布一光阻材料(PR)于上述罩幕层108上，并经由一微影及显影程序以形成多个图案化的光阻层110于罩幕层108上。此时，图1A中剖面结构是对应于如俯视图2A中A～A’切线内的剖面情形，而此时的俯视情形则如图2A中所示，于绝缘层102上(未显示)为罩幕层108所覆盖且具有多个图案化的光阻层110于罩幕层108上，而此等图案化的光阻层110则沿图2A中平行于y轴的第一方向大体平行地排列。
接着，请参照图1B，沿着上述图案化的光阻层110，分别蚀刻罩幕层108及氧化层106，以分别形成图案化的罩幕层108a及氧化层106a，以构成多个硬罩幕HM，并于去除光阻层110后，再以此图案化的硬罩幕HM作为蚀刻硬罩幕，接着于硅层104上定义出多个图案化硅层104a，并蚀刻停止于绝缘层102上。此时，图1B中的剖面结构是对应于俯视图2B内A～A’切线中的剖面情形，其俯视结构如图2B中所示，于绝缘层102上显现出多个图案化的罩幕层108a及其间所露出的部分绝缘层102，其中，于此等图案化的罩幕层108a及其下方的氧化层106a与硅层104a亦沿先前光阻层110所定义方向，大体平行地于图2B中y轴的第一方向排列。
请参照图1C，接着蚀刻去除此等硬罩幕HM(即罩幕层108a与氧化层106a)，以留下多个硅层104a。接着，更进行一圆滑化程序以圆滑化硅层104a的上部边角，上述圆滑化程序例如为(a)于制程温度介于200～1000℃的氢气气氛下单一步骤的高温氢气热退火程序(high temperature H2annealing)或为(b)利用一热氧化程序于此等硅层104a表面形成一薄氧化层后再配合一蚀刻程序去除表面的薄氧化层，以达到圆滑化其上部边角功效的两步骤程序。经由上述圆滑化程序所形成的多个上部边角圆滑化且具有鳍型外观(fin shape)的硅层104b后，接着进行一蚀刻程序以蚀刻绝缘层102，于绝缘层102内蚀刻出多个凹处(recess)112并同时形成多个突悬(overhang)的绝缘台地102a一体成形于绝缘层102上以支撑其上的多个硅层104b，且硅层104b的底面大于与绝缘台地102a接触的接触面而露出部分未接触绝缘台地102a的硅层104b底面。上述的绝缘台地102a距绝缘层102约5～500埃的深度，而此蚀刻程序则例如为一湿蚀刻程序。
请参照图1D，接着形成一顺应性的介电层114覆盖于绝缘层102、绝缘台地102a及硅层104b表面，其中介电层114并覆盖于硅层104b露出于绝缘台地102a的底面部分，介电层114的形成方法例如为溅镀法、热氧化法或化学气相沉积法(CVD)，其中较佳方法为衍生自化学气相沉积法的原子层化学气相沉积法(ALCVD)或热氧化法，其厚度约介于5～50埃。而介电层114的材质可选自一般常见的介电材料中二氧化硅(silicondioxide)或氮氧化硅(oxynitride)材料，亦可自相对电容率(relativepermittivity)大于5的高介电常数材料(high k dielectric)如氧化锆(ZrO2)、氧化铪(HfO2)、五氧化二钽(Ta2O5)、氧化钛(TiO2)以及氧化铝(Al2O3)等中选用。值得注意地，在此若采用热氧化法以形成此介电层114，则此顺应性的介电层将仅形成于硅层104b的周围，而与图1D中的图示略有出入，在此图1D中的介电层114则以采用化学气相沉积法(CVD)所形成的顺应性介电层114表示。
接着形成一毯覆性导电层116覆盖于介电层114上及一栅极的光阻图案118于导电层116上，导电层116的材质例如为复晶硅(polysilicon)、复晶硅锗(poly-SiGe)或金属，其形成方法例如为电浆加强型化学气相沉积法(PECVD)或溅镀法，其厚度约高于硅层104b表面500～2000埃。此时，于图1D中的剖面结构是对应于俯视图图2C内A～A’切线中的剖面情形，其俯视结构则如图2C中所示，为导电层116所覆盖而仅显现出位于导电层116上的沿一第二方向延伸的一栅极的光阻图案118，此第二方向大体正交于此等硅层104b所排列的第一方向。
接着，请参照图1E，沿着此栅极的光阻图案118分别定义其下的导电层116与介电层114以分别形成一栅极导电层116a与一栅极介电层114a，并去除未为光阻图案118所覆盖区域内的导电层116与介电层114材料后，再行去除此光阻图案118，由上述部分覆盖于此等硅层104b上的栅极导电层116a与栅极介电层114a以构成一多重栅极G，此多重栅极G在此以图1E中一横跨于三独立的硅层104b的三栅极结构表示，实际多重栅极G所跨越的硅层的数量则可依照组件需求而作改变，而不在此加以限定其数量。
因整体结构关系，在此更采用视角正交于图1E的剖面图1F以作说明。接着进行一斜角度的淡掺杂离子植入120，利用适当的离子源植入于多重栅极G两侧的硅层104b表面，并经由一快速热回火程序以形成淡掺杂源极/漏极区122于硅层104b内及多重栅极G下方部分的硅层104b内，以作为防止短沟道效应(short channel effects；SCE)之用，而上述淡掺杂源极/漏极区122的形成方法亦可采用如电浆浸入式离子植入法(plasma immersion ion implantation)完成。
此时，于图1E中的剖面结构是对应于俯视图2D内A～A’切线中的剖面情形，其俯视结构如图2D中所示，显现出一多重栅极G沿图2D中x方向的第二方向延伸，而于图1F中的剖面结构是对应于俯视图2D内B～B’切线中的剖面情形，借由先前的淡掺杂离子植入120及一快速热回火程序，于此多重栅极G两侧的多个硅层104b内形成了淡掺杂源极/漏极区122。
请参阅图1G，采用视角正交于多重栅极G的剖面图以作说明，接着依照沉积-回蚀刻的方式，在多重栅极G的两侧壁形成一间隔物124，以作为栅极导电层116a的绝缘侧壁，一般为二氧化硅层，此外，间隔物112亦可为氮化硅(Si3N4)层或氮氧化硅层(Oxynitride；SiOxNy)。
随后，对多重栅极G两侧的硅层104b进行高浓度的离子植入126，即浓掺杂，以更形成多个源极/漏极区128于多重栅极G两侧的硅层104b内，并连接于多重栅极G下方的硅层104b内的多个淡掺杂源极/漏极区122，以构成一多重栅极晶体管，而位于多重栅极G下方介于多个源极/漏极区128间的硅层104b，即为此多重栅极的闸沟道(gate channel)。此时，图1G中的剖面结构是对应于俯视图2E内沿B～B’切线内的剖面情形，而此时的俯视结构则如图2E中所示，仅显现出多重栅极G(栅极导电层116a)与其两侧之间隔物124以及多个位于多重栅极G两侧硅104b层内的源极/漏极区128及绝缘层102。而于图2E中A～A’切线内的剖面结构则同于图1E内的剖面结构，故不在于此另行图示。
请参照俯视图2F，当先前制程所选用的栅极导电层116a材质为多晶硅(polysilicon)时，在此可更进行一自对准金属硅化物制程(self-aligned sicilide)以于栅极导电层116a与源极/漏极区128的表面上形成金属硅化物层(salicide)130，以降低栅极导电层116a与此等源极/漏极区128的阻值(resistance)，而上述金属硅化物层材质则例如为硅化钴(CoSi2)、硅化镍(NiSi)等耐火金属的硅化物。
而对应于俯视图2F中A～A’及B～B’切线内的剖面结构则分别如图1H及图1I中所示，原先表面上的硅材料部分形成了自对准金属硅化物层130。
本实用新型的多重栅极G内多个为栅极导电层116a与门极介电层104b所覆盖且环绕的多个闸沟道(硅层104b)，于依实际的组件设计定义出实际的多个源极及漏极后(各位于多重栅极G的同侧)，配合适当的接触结构与此等漏极以及多重栅极G接触后，即可借由MOSFET的操作原理，借由多重栅极G的运作同时开启或关闭此等闸沟道，以提供适当的驱动电流，并利用本实用新型多重栅极G的环绕结构，以达成对于此等闸沟道良好的控制效果。
Claims (19)
1.一种多重栅极结构，其特征在于包括：
多个鳍型半导体层，沿一第一方向平行地排列，且由多个位于一绝缘层上的绝缘台地所支撑，其中该鳍型半导体层的底面大于与该绝缘台地的接触面；以及
一栅极导电层，沿一第二方向延伸且覆盖于该鳍型半导体层的部分表面上，且于该栅极导电层与其所覆盖的该鳍型半导体层之间更设置有一栅极介电层，其中该栅极介电层更包覆于该栅极导电层所覆盖部分表面内的该鳍型半导体层的底面。
2.根据权利要求1所述的多重栅极结构，其特征在于：该绝缘层是位于一半导体基底上。
3.根据权利要求1所述的多重栅极结构，其特征在于：该第一方向正交于该第二方向。
4.根据权利要求1所述的多重栅极结构，其特征在于：该鳍型半导体层具有圆滑化的上部边角。
5.根据权利要求1所述的多重栅极结构，其特征在于：更包括多个源极/漏极区，位于该多重栅极结构两侧未为该栅极导电层所覆盖的该鳍型半导体层内，以构成一具有多重栅极的多重栅极晶体管。
6.根据权利要求5所述的多重栅极结构，其特征在于：更包括多个淡掺杂源极/漏极区连接于该源极/漏极区，其中该淡掺杂源极/漏极区是位于该源极/漏极区间的该鳍型半导体层内。
7.根据权利要求1所述的多重栅极结构，其特征在于：于该栅极导电层两侧更包括一绝缘侧壁。
8.根据权利要求6所述的多重栅极结构，其特征在于：于该绝缘侧壁材质为氮化硅或二氧化硅。
9.根据权利要求1所述的多重栅极结构，其特征在于：该鳍型半导体层材质为硅或硅锗材料。
10.根据权利要求1所述的多重栅极结构，其特征在于：该栅极介电层材质为二氧化硅或氮氧化硅材质。
11.根据权利要求1所述的多重栅极结构，其特征在于：该栅极介电层的厚度介于5～50埃。
12.根据权利要求1所述的多重栅极结构，其特征在于：该栅极介电层材质为相对电容率大于5的材质。
13.根据权利要求12所述的多重栅极结构，其特征在于：该相对电容率大于5的材质为五氧化二钽、氧化铪、氧化锆、氧化钛或氧化铝。
14.根据权利要求1所述的多重栅极结构，其特征在于：该栅极导电层材质为复晶硅、复晶硅锗或金属。
15.根据权利要求1所述的多重栅极结构，其特征在于：该绝缘台地是一体成形于该绝缘层上。
16.根据权利要求15所述的多重栅极结构，其特征在于：该绝缘台地与该绝缘层的材质为二氧化硅。
17.根据权利要求1所述的多重栅极结构，其特征在于：于该栅极导电层上更包括一金属硅化物层。
18.根据权利要求5所述的多重栅极结构，其特征在于：位于该多重栅极结构两侧未为该栅极导电层所覆盖的该鳍型半导体层内的该源极/漏极区表面上更包括一金属硅化物层。
19.根据权利要求17或18所述的多重栅极结构，其特征在于：该金属硅化物层材质为硅化钴或硅化镍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420049601 CN2692841Y (zh) | 2004-04-22 | 2004-04-22 | 多重栅极结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420049601 CN2692841Y (zh) | 2004-04-22 | 2004-04-22 | 多重栅极结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2692841Y true CN2692841Y (zh) | 2005-04-13 |
Family
ID=34776670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200420049601 Expired - Lifetime CN2692841Y (zh) | 2004-04-22 | 2004-04-22 | 多重栅极结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2692841Y (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101203093B (zh) * | 2006-12-15 | 2011-06-15 | 英业达股份有限公司 | 电路板金属层修正方法 |
| CN101562194B (zh) * | 2008-04-16 | 2012-07-04 | 索尼株式会社 | 半导体装置及其制造方法 |
| CN101207155B (zh) * | 2006-12-22 | 2013-06-12 | 英特尔公司 | 具有有利于不同导电率类型区域的栅的浮体存储单元 |
| CN113035954A (zh) * | 2021-02-25 | 2021-06-25 | 泉芯集成电路制造(济南)有限公司 | 全环绕闸极水平贯穿式晶体管及其制备方法 |
-
2004
- 2004-04-22 CN CN 200420049601 patent/CN2692841Y/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101203093B (zh) * | 2006-12-15 | 2011-06-15 | 英业达股份有限公司 | 电路板金属层修正方法 |
| CN101207155B (zh) * | 2006-12-22 | 2013-06-12 | 英特尔公司 | 具有有利于不同导电率类型区域的栅的浮体存储单元 |
| CN101562194B (zh) * | 2008-04-16 | 2012-07-04 | 索尼株式会社 | 半导体装置及其制造方法 |
| CN113035954A (zh) * | 2021-02-25 | 2021-06-25 | 泉芯集成电路制造(济南)有限公司 | 全环绕闸极水平贯穿式晶体管及其制备方法 |
| CN113035954B (zh) * | 2021-02-25 | 2022-09-02 | 泉芯集成电路制造(济南)有限公司 | 全环绕闸极水平贯穿式晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1264217C (zh) | 多重栅极结构及其制造方法 | |
| CN1251317C (zh) | 多栅极晶体管的结构及其制造方法 | |
| CN1253943C (zh) | 具有多重栅极及应变的沟道层的晶体管及其制造方法 | |
| CN1173389C (zh) | 一种金属氧化物半导体器件及其制造方法 | |
| CN1276487C (zh) | 具有开凹槽的栅极的fet及其制造方法 | |
| JP4538182B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US7193281B2 (en) | Semiconductor device and process for producing the same | |
| CN1877797A (zh) | 随机存取存储器及其制造方法 | |
| CN1728385A (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| US20060278938A1 (en) | Low-power multiple-channel fully depleted quantum well CMOSFETs | |
| JP2000332246A (ja) | 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス | |
| CN2713646Y (zh) | 具有高介电常数介电层的栅极结构 | |
| CN2743980Y (zh) | 具有高介电常数栅极介电层的半导体组件 | |
| CN1812060A (zh) | 半导体器件的制造方法 | |
| CN100468657C (zh) | 立体多栅极元件及其制造方法 | |
| CN2692841Y (zh) | 多重栅极结构 | |
| US5640035A (en) | MOSFET having improved driving performance | |
| TW578218B (en) | Multiple-gate structure and method to fabricate the same | |
| CN106033731A (zh) | 半导体元件及其制作方法 | |
| CN1118101C (zh) | 具有绝缘栅极的半导体器件及其制造方法 | |
| CN2699480Y (zh) | 具有多重栅极及应变的沟道层的晶体管 | |
| CN2710166Y (zh) | 多栅极晶体管的结构 | |
| US6969661B2 (en) | Method for forming a localized region of a material difficult to etch | |
| CN1237588C (zh) | 功率金属氧化物半导体场效应晶体管的制造方法 | |
| CN1349250A (zh) | 以镶嵌工艺形成栅极的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Effective date of abandoning: 20040422 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |