CN219842978U - 减小底部填充胶溢胶范围的小尺寸Hybrid封装结构 - Google Patents

Abstract

一种减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，包括基板和至少一个晶片，基板底面有多个焊球，基板顶面有多个焊盘，焊球与相应焊盘导通；塑封料覆盖于基板表面，晶片以及晶片与基板之间的连接结构包裹在塑封料内。对于紧邻基板的晶片：在基板顶面开有凹槽，晶片在凹槽内，且凹槽的范围大于晶片在基板顶面的投影区域；基板顶面的且与晶片的金属凸点相应的焊盘在凹槽底面；Underfill胶层满铺于凹槽底面。本封装结构可以有效限制Underfill胶的溢胶范围，进而可以减小结构尺寸以及提升键合线的支撑能力。

Description

减小底部填充胶溢胶范围的小尺寸Hybrid封装结构

技术领域

本实用新型属于芯片封装技术领域，具体是一种减小底部填充胶溢胶范围的小尺寸Hybrid封装结构。

背景技术

电子芯片封装技术朝着高密度、低成本、小型化的方向快速发展，其中多晶片die堆叠集成MCM（multi-chip module）封装是一种提升产品功能密度、提升产品集成度、降低封装尺寸的有效方法。

MCM封装具体又可以分为多种结构形式，例如最常见的WB（wire bonding打线）形式的多晶片die堆叠MCM。如附图1所示的三个晶片堆叠，这种WB MCM封装有几个主要问题：1）由于打线多，动辄几百上千根线，UPH产能低，生产时间长；2）由于内外有三层打线，顶层晶片3打线长、弧度高，容易在后道的molding注塑工序被流动的塑封料冲弯冲塌，导致线路短路；3）底层晶片1一般为大型SOC芯片，I/O端口很多且密集分布，传统结构下，打线仅能从底层晶片1的四周将I/O端口引出。如果I/O端口的数量和密度进一步扩大，打线将无法继续承担I/O端口的引出任务。

为避免WB MCM封装的以上问题，行业内出现了flip chip+wire bonding的Hybrid封装结构，如附图2所示。Hybrid封装中，底层晶片1使用金属凸点bump将内部I/O端口引出到基板（Substrate）6，bump可以矩阵式地密集分布在底层晶片1表面（图2中，底层晶片1表面即为其底面），且只有中间层晶片2、顶层晶片3打线，打线数量骤减，打线层数变少，打线长度减小。Underfill胶是为提升底层晶片1的金属凸点与基板之间的连接可靠性而广泛使用的一种底部填充胶，它使得产品在长期严苛的高低温变化环境下因底层晶片和基板之间的热膨胀系数不匹配而出现bump焊点疲劳开裂等可靠性问题得到显著改善。

但是Hybrid封装在底层晶片为大尺寸芯片条件下，例如底层晶片的尺寸/为10×10mm以上，Underfill胶的溢胶距离将明显增大，Underfill胶边缘到金手指（基板上用于焊接打线）的距离S1一般有一个封装规则，根据封装工艺能力，一般最小值不能小于50um或者100um，否则Underfill胶有溢到金手指上的风险，严重影响打线。所以，溢胶距离的增大将导致金手指往Substrate基板外侧移动，这样会导致打线变长、线弧变高、封装尺寸变大、封装厚度变大，不利于生产工艺质量以及封装小型集成化。

发明内容

为了解决以上技术问题，本实用新型提出一种能够减小封装尺寸与厚度，并提升键合线支撑性的hybrid封装结构。

一种减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，包括基板和至少一个晶片，基板底面有多个焊球，基板顶面有多个焊盘，焊球与相应焊盘导通；塑封料覆盖于基板表面，晶片以及晶片与基板之间的连接结构包裹在塑封料内。

对于紧邻基板的晶片：晶片的底面分布有导通于晶片内部I/O端口的金属凸点阵列，各个金属凸点与基板顶面相应的焊盘焊接，在晶片底面与基板顶面之间填满Underfill胶；Underfill胶溢流出于晶片在基板顶面的投影区域，固化后构成Underfill胶层。

对于紧邻基板的晶片：在基板顶面开有凹槽，晶片在凹槽内，且凹槽的范围大于晶片在基板顶面的投影区域；基板顶面的且与晶片的金属凸点相应的焊盘在凹槽底面；

Underfill胶层满铺于凹槽底面。

进一步改进包括：

Underfill胶层的厚度小于凹槽的深度。

晶片分为底层晶片和上层晶片；底层晶片即为紧邻基板的晶片；上层晶片连接于底层晶片顶面；上层晶片上分布有导通于晶片内部I/O端口的键合线，键合线与基板顶面相应的焊盘焊接。

基板顶面相应的焊盘中，与键合线焊接的焊盘分布在凹槽外的基板顶面。

上层晶片分为顶层晶片和中间层晶片；中间层晶片有一个或多个；各个中间层晶片自下而上依次堆叠于底层晶片顶面，且投影面积依次减小；顶层晶片堆叠于最上层的中间层晶片的顶面。

顶层晶片有一个或多个；各个顶层晶片平铺于下一层晶片的顶面。

紧邻基板的晶片有多个，它们的位置是平铺于基板顶层；所述凹槽有一个或多个；凹槽有一个，所有紧邻基板的晶片都在该凹槽内；凹槽有多个，各个紧邻基板的晶片分别在相应凹槽内。

Underfill胶通常用于带有金属凸点bump的且采用flip chip工艺的晶片die上，只要封装里面存在带bump并用flip chip工艺贴到基板上的die，则符合本方案的应用。目前的试用情况看,如果晶片尺寸比较大，采用本方案的改善效果尤其显著。而小尺寸的晶片溢胶很少，改善效果要小于大尺寸晶片的情况。

本封装结构可以有效限制Underfill胶的溢胶范围，进而可以减小结构尺寸以及提升键合线的支撑能力。

附图说明

图1是现有技术中wire bonding MCM封装剖面图；

图2是现有技术中flip chip + wire bonding MCM封装剖面图；

图3是本方案的在基板的底层晶片区域形成一个凹槽；

图4是本方案的封装完成后封装体厚度对比。

图5是本方案的封装结构示意图。

图中的附图标记为：底层晶片1、中间层晶片2、顶层晶片3、塑封料4、键合线（即打线）5、基板6、金属凸点7、Underfill胶层8、金手指（即焊盘）9、凹槽10、焊球11。

具体实施方式

下面结合附图与具体实施方式对本案进一步说明。

参考图5，本实用新型的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，包括基板6和至少一个晶片，基板底面有多个焊球11，基板顶面有多个焊盘，焊球与相应焊盘导通；塑封料4覆盖于基板表面，晶片以及晶片与基板之间的连接结构包裹在塑封料内。

对于紧邻基板的晶片（本例中具体是图5中的底层晶片1）：晶片的底面分布有导通于晶片内部I/O端口的金属凸点阵列，各个金属凸点7与基板顶面相应的焊盘焊接，在晶片底面与基板顶面之间填满Underfill胶；Underfill胶溢流出于晶片在基板顶面的投影区域，固化后构成Underfill胶层8。

对于紧邻基板的晶片：在基板顶面开有凹槽10，晶片在凹槽内，且凹槽的范围大于晶片在基板顶面的投影区域；基板顶面的且与晶片的金属凸点相应的焊盘在凹槽底面；

Underfill胶层8满铺于凹槽10底面。

Underfill胶层8的厚度小于凹槽10的深度。

晶片分为底层晶片1和上层晶片；底层晶片1即为紧邻基板的晶片；上层晶片连接于底层晶片顶面；上层晶片上分布有导通于晶片内部I/O端口的键合线5，键合线与基板顶面相应的焊盘（即附图中的金手指9）焊接。

基板顶面相应的焊盘中，与键合线焊接的焊盘分布在凹槽外的基板顶面。

上层晶片分为顶层晶片3和中间层晶片2；中间层晶片有一个或多个；各个中间层晶片自下而上依次堆叠于底层晶片顶面，且投影面积依次减小；顶层晶片堆叠于最上层的中间层晶片的顶面。

顶层晶片3有一个或多个；各个顶层晶片平铺于下一层晶片（在实施例中，顶层晶片3的下一层晶片即为中间层晶片2）的顶面。

紧邻基板的晶片有多个，它们的位置是平铺于基板顶层；所述凹槽有一个或多个；凹槽有一个，紧邻基板的所有晶片都在该凹槽内；凹槽有多个，紧邻基板的所有晶片分别在相应凹槽内。

本例中是一组晶片、一个凹槽，该组晶片中自下而上堆叠有一个底层晶片、一个中间层晶片和两个顶层晶片，底层晶片在凹槽内。

本技术方案的原理说明：

参考图3，在基板6的底层晶片1区域形成一个凹槽，凹槽各边尺寸大于对应的底层晶片1各边尺寸，底层晶片1装片进入这个凹槽内，然后进行Underfill胶的填充。由于凹槽的存在，Underfill胶只会在凹槽内流动，不会往外溢出到很远的距离，这样相比于传统的封装结构，使得打线的金手指可以往基板6中间方向移动，使得封装尺寸变得更小。

总结起来，本方案有以下几个具体的优点：

1）由于将Underfill胶的溢胶控制在凹槽内部，打线金手指距离底层晶片1的距离可以做到更小，如图3中的S2。这样可以减小打线长度，以及减小封装尺寸。

2）由于底层晶片1装片进基板的凹槽内，打线的金手指突起，对比传统封装结构的金手指位置变得更高了，这样更利于中间层晶片2及顶层晶片3的打线。能降低中间层晶片2、顶层晶片3打线的弧高以及打线回路面积，大大提升键合线的支撑性能，防止注塑冲线的影响。

3）由于中间层晶片2、顶层晶片3的打线弧高变小，同时也将使得封装厚度减小，如图4所示。注塑后的两种封装体，本结构的封装体的封装厚度P2明显小于传统结构封装体的封装厚度P1。

该封装结构的几点技术说明：

1）在现有的芯片封装工艺水平下，本结构对于大尺寸底层晶片1的情况下作用比较明显，特别是底层晶片尺寸size在10×10mm以上，Underfill胶溢胶距离达到2mm以上的情况下，凹槽边缘距离底层晶片边缘可以做到1～1.5mm以内，以将溢胶压缩到1～1.5mm以内，可以明显减小封装尺寸。

2）基板左右两侧的凸起高度可以接近于底层晶片+底层晶片的金属凸点的总厚度，使得金手指和底层晶片顶面基板处于同一高度，利于打线。金手指也可以略高一些，实际以基板厂工艺能力和打线便利性为准。

本技术方案的技术效果为：这种封装结构及工艺方法极好地改善了大尺寸多晶片堆叠FC+WB MCM封装打线的可行性、降低了打线长度和弧高、减小了封装尺寸、降低了封装厚度，更利于多芯片***集成化。

本封装结构的工艺过程为：

1）基板制造，在基板的底层晶片1区域形成凹槽，四周突起；

2）底层晶片1装片并且进行Underfill胶的填充，溢胶控制在凹槽内部；

3）中间层晶片2、顶层晶片3装片并打线；

4）注塑；

5）植球（焊球）并做回流焊；

6）切单颗。

以某产品的封装结构来说，底层晶片尺寸较大（10×10mm），Underfill溢胶很大（溢出达到2mm）导致金手指外移，导致采用传统封装方式下，封装尺寸跟着变大。使用本方案后，底层晶片的Underfill溢胶单边控制在1mm，则双边溢出减小了2mm，整个封装尺寸能够减小2mm。

本封装结构首先解决的问题是Underfill溢胶导致的封装尺寸变大问题，进而有打线变短、弧度变低的效果。

本方案的适用说明：

在现有技术状态下，对于紧邻基板的晶片，还需要满足它是带有bump且采用flipchip工艺贴到基板上的晶片，会使用underfill胶，才能适用本凹槽方案。

有一些紧邻基板的晶片，若采用诸如wire bonding工艺（芯片背面朝下、正面朝上，贴到基板上）则不会使用underfill胶，则不适用本方案。

只有带bump且采用flip chip工艺贴到基板上的晶片才会使用underfill胶。

结构尺寸说明：

凹槽侧壁距离底层晶片侧壁的距离通常可以为1～1.5mm，这个距离即为采用本方案后的实际溢胶距离。凹槽侧壁到底层晶片侧壁的距离需要比underfill胶的喷胶针头更大，保证针头可以进入这个空间中进行喷胶；同时凹槽侧壁到底层晶片侧壁的距离还不能过大，如果太大，那么溢胶情况和传统方案差不多。

凹槽的深度须大于Undefill胶的厚度以防止胶流出凹槽，Underfill胶厚度≤底层晶片的bump高度，所以凹槽深度必须大于底层晶片的bump高度。底层晶片的bump高度一般和bump类型相关，范围从几十um到一百多um。

凹槽深度有多种选择：1）只大于底层晶片的bump高度，也就是范围从几十um到一百多um；2）和底层晶片的背面（底面）高度持平，也就是bump高度+底层晶片的晶片厚度，一般为两百多um以上。3）和底层晶片上一层晶片（如图5中的中间层晶片2）正面（底面）高度持平，一般为三百多um以上。

Claims (7)

1.一种减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，包括基板和至少一个晶片，基板底面有多个焊球，基板顶面有多个焊盘，焊球与相应焊盘导通；塑封料覆盖于基板表面，晶片以及晶片与基板之间的连接结构包裹在塑封料内；

对于紧邻基板的晶片：晶片的底面分布有导通于晶片内部I/O端口的金属凸点阵列，各个金属凸点与基板顶面相应的焊盘焊接，在晶片底面与基板顶面之间填满Underfill胶；Underfill胶溢流出于晶片在基板顶面的投影区域，固化后构成Underfill胶层；

其特征是对于紧邻基板的晶片：在基板顶面开有凹槽，晶片在凹槽内，且凹槽的范围大于晶片在基板顶面的投影区域；基板顶面的且与晶片的金属凸点相应的焊盘在凹槽底面；

Underfill胶层满铺于凹槽底面。

2.根据权利要求1所述的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，其特征是Underfill胶层的厚度小于凹槽的深度。

3.根据权利要求1所述的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，其特征是晶片分为底层晶片和上层晶片；底层晶片即为紧邻基板的晶片；上层晶片连接于底层晶片顶面；上层晶片上分布有导通于晶片内部I/O端口的键合线，键合线与基板顶面相应的焊盘焊接。

4.根据权利要求3所述的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，其特征是基板顶面相应的焊盘中，与键合线焊接的焊盘分布在凹槽外的基板顶面。

5.根据权利要求3所述的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，其特征是上层晶片分为顶层晶片和中间层晶片；中间层晶片有一个或多个；各个中间层晶片自下而上依次堆叠于底层晶片顶面，且投影面积依次减小；顶层晶片堆叠于最上层的中间层晶片的顶面。

6.根据权利要求5所述的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，其特征是顶层晶片有一个或多个；各个顶层晶片平铺于下一层晶片的顶面。

7.根据权利要求1～6任一所述的减小底部填充胶溢胶范围的小尺寸Hybrid封装结构，其特征是紧邻基板的晶片有多个，它们的位置是平铺于基板顶层；所述凹槽有一个或多个；

凹槽有一个，所有紧邻基板的晶片都在该凹槽内；

凹槽有多个，各个紧邻基板的晶片分别在相应凹槽内。