CN217605971U - 电容测试装置及*** - Google Patents
电容测试装置及*** Download PDFInfo
- Publication number
- CN217605971U CN217605971U CN202221121919.2U CN202221121919U CN217605971U CN 217605971 U CN217605971 U CN 217605971U CN 202221121919 U CN202221121919 U CN 202221121919U CN 217605971 U CN217605971 U CN 217605971U
- Authority
- CN
- China
- Prior art keywords
- test
- terminals
- capacitor
- testing
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本公开涉及电子设备技术领域,具体是关于一种电容测试装置及***,所述测试装置包括:转接板、第一测试单元和第二测试单元,第一测试单元用于电连接待测电容的第一电极端子,其中,所述第一测试单元包括多个第一测试端子,所述多个第一测试端子设于所述转接板上;第二测试单元用于电连接待测电容的第二电极端子,其中,所述第二测试单元包括多个第二测试端子,所述多个第二测试端子设于所述转接板上不同于所述多个第一测试端子的位置处。能够降低多端子IPD电容的测试难度,提升多端子IPD电容的测试效率,节约测试成本。
Description
技术领域
本公开涉及电子设备技术领域,具体而言,涉及一种电容测试装置及***。
背景技术
硅基电容是集成无源器件(IPD,Integrated passive device)的一种,指的是使用半导体加工工艺,在硅晶圆上制造而成的无源电容。在IPD电容生产制造过程中,需要对IPD电容的阻抗特性进行测试。相关技术中通过具有探针的测设设备对电容的阻抗进行测试,但是IPD电容通常具有多个电极,且IPD电容中电极的尺寸小,导致IPD电容的测试难度大测试成本高。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体器件及电子设备,进而一定程度上降低IPD电容测试的成本。
根据本公开的第一个方面,提供一种电容测试装置,所述测试装置包括:
转接板;
第一测试单元,用于电连接待测电容的第一电极端子,其中,所述第一测试单元包括多个第一测试端子,所述多个第一测试端子设于所述转接板上;
第二测试单元,用于电连接待测电容的第二电极端子,其中,所述第二测试单元包括多个第二测试端子,所述多个第二测试端子设于所述转接板上不同于所述多个第一测试端子的位置处。
根据本公开的第二个方面,提供一种电容测试***,所述电容测试***包括上述的电容测试装置。
本公开实施例提供的电容测试装置,通过设置在转接板上的第一测试单元中的多个第一测试端子连接待测试电容的多个第一电极端子,及设置在转接板上第二测试单元中的多个第二测试端子连接待测试电容的多个第二电极端子,多个第一测试端子连接,多个第二测试端子连接,实现了一次测试获取多端子的IPD电容的阻抗,能够降低多端子IPD电容的测试难度,提升多端子IPD电容的测试效率,节约测试成本。并且通过转接板能够实现待测试电容上多个第一电极端子和第二电极端子的测试,进而提高了电容测试的准确性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术中提供的一种电容的示意图;
图2为本公开示例性实施例提供的第一种电容测试装置的示意图;
图3为本公开示例性实施例提供的第一种电容测试装置剖视图示意图;
图4为本公开示例性实施例提供的第二种电容测试装置剖视图示意图;
图5为本公开示例性实施例提供的第三种电容测试装置剖视图示意图;
图6为本公开示例性实施例提供的第四种电容测试装置剖视图示意图;
图7为本公开示例性实施例提供的第二种电容测试装置的示意图;
图8为本公开示例性实施例提供的一种电容测试***的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
IPD电容是集成无源器件的一种,IPD电容通常是通过半导体加工工艺在硅晶圆制造形成的无源电容芯片。IPD电容具有容值稳定、去噪频段宽、超薄、寿命长等优势,在高性能芯片封装的低功耗设计中有广泛的应用场景。为降低IPD电容和芯片互连的金属焊盘的寄生电阻和寄生电感,目前,IPD电容朝着多端子的方向发展。
多端子IPD电容中,第一电极具有多个第一电极端子,第二电极具有多个第二电极端子。第一电极端子和第二电极端子可以是设于电容芯片表面的凸起的焊盘。
示例的,如图1所示,IPD电容可以包括基板10及嵌于基板10上的第一电极端子011和第二电极端子012。其中,基板10可以是硅基板,硅基板上设置有容置槽。IPD电容中至少部分嵌于容置槽。基板可以是通过切割硅晶棒获得,基板可以是圆形基板或者矩形基板等。
基板10上可以设置有一个或多个容置槽,每个容置槽中分别设置有PID电容。当然在实际应用中,基板也可以是树脂基板、陶瓷基板或者玻璃基板等,本公开实施例并不以此为限。
容置槽可以是设置于基板上的盲孔,也即是,容置槽在基板的一个表面上设置有开口。在此基础上,多个电极端子设置于基板设置开口的一侧。
相关技术中,在测试电容的阻抗时,通过两个探针分别搭接至电容的两个电极,并通过探针提供交流测试信号。电容的正极连接电流源,电容的负极接地,在给定频率的交流电流源的激励下,通过检测电容正极节点处的电压,能够确定电容的阻抗。调节交流电流源的频率,检测电容正极点处的电压,如此能够得到电容的阻抗曲线。
在多端子IPD电容中具有多个正极端子和多个负极端子,而相关技术中测试设备仅具有两个测试探针,仅能测试一正一负两个端子,而在实际应用中其他的端子也会对电容的整体阻抗曲线有影响,因此通过两个探针检测测试结果存在偏差。并且在多端子IPD电容中,相邻的端子之间的间距小,该间距通常在百微米量级,因此对测试探针的尺寸要求较高,探针的费用较高,增加了测试成本。
本公开示例性实施例首先提供一种电容测试装置,如图2所示,测试装置包括:转接板110、第一测试单元210和第二测试单元220,第一测试单元210用于电连接待测电容的第一电极端子,第一测试单210包括多个第一测试端子211,多个第一测试端子211设于转接板110。第二测试单元220用于电连接待测电容的第二电极端子,第二测试单元220包括多个第二测试端子221,多个第二测试端子221设于转接板110上不同于多个第一测试端子211的位置处。
本公开实施例提供的电容测试装置,通过设置在转接板110上的第一测试单元210中的多个第一测试端子211连接待测试电容的多个第一电极端子,及设置在转接板110上的第二测试单元220中的多个第二测试端子221连接待测试电容的多个第二电极端子,多个第一测试端子211连接,多个第二测试端子221连接,实现了一次测试获取多端子的IPD电容的阻抗,能够降低多端子IPD电容的测试难度,提升多端子IPD电容的测试效率,节约测试成本。并且通过转接板110能够实现待测试电容上多个第一电极端子和第二电极端子的测试,进而提高了电容测试的准确性。
下面将对本公开实施例中提供的电容测试装置的各部分进行详细说明:
转接板110包括:第一走线层111、第二走线层112和介质层113,第一走线层111中设置有第一走线101,第一走线101用于连接多个第一测试端子211;第二走线层112中设置有第二走线102,第二走线层112用于连接多个第二测试端子221;介质层113设于第一走线层111和第二走线层112之间。
其中,第二走线层112可以是通过转接基板和第二走线102形成。比如,第二走线层112可以通过如下方式形成,在转接基板上刻蚀形成第二线槽,通过沉积或者印刷等方式在第二线槽中形成第二走线102。
转接基板可以是硅基板,在硅基板上刻蚀有第二线槽。转接基板可以是通过切割硅晶棒获得,转接基板可以是圆形基板或者矩形基板等。当然在实际应用中,基板也可以是树脂基板、陶瓷基板或者玻璃基板等,本公开实施例并不以此为限。
第二走线102的材料可以是导体材料,比如,第二走线102的材料可以是铝、铜、银、铁、锡、镍、镉、钴等金属中的一种或多种,或者第二走线102的材料可以是氧化铟锡和氧化钛等具有导电性的金属氧化物。
当然在实际应用中,第二走线层112也可以形成于转接基板的表面。比如,第二走线层112包括第二层体和第二走线102,第二走线102嵌于第二层体。可以在测试基板上通过沉积或者印刷的方式形成第二层体,然后对第二层体进行刻蚀,在第二层体上形成第二线槽。在第二线槽中通过沉积或者印刷等方式形成第二走线102。
介质层113设于第二走线层112的一侧,介质层113用于使第一走线层111和第二走线层112绝缘。介质层113可以通过沉积或者印刷等方式形成于第二走线层112的一侧。介质层113的材料为绝缘材料,比如,介质层113的材料可以是氧化铝、氧化硅、氧化锆和氮化硅中的一种或者多种。或者介质层113的材料也可以是塑料、橡胶等有机绝缘材料,本公开实施例对此不做具体限定。
第一走线层111设于介质层113远离第二走线层112的一侧,第一走线层111中设置有第一走线101第一走线101和多个第一检测端子连接。第一走线层111可以包括第一层体和第一走线101,第一走线101可以嵌于第一层体。
其中,可以在介质层113远离第二走线层112的一面上通过沉积或者印刷的方式形成第一层体,然后对第一层体进行刻蚀,在第一层体上形成第一线槽。在第一线槽中通过沉积或者印刷等方式形成第一走线101。
第一层体的材料可以是绝缘材料,比如,第一层体的材料可以是氧化铝、氧化硅、氧化锆和氮化硅中的一种或者多种。或者介质层113的材料也可以是塑料、橡胶等有机绝缘材料,本公开实施例对此不做具体限定。第一走线101的材料为导体材料,比如,第一走线101的材料可以是铝、铜、银、铁、锡、镍、镉、钴等金属中的一种或多种,或者第一走线101的材料可以是氧化铟锡和氧化钛等具有导电性的金属氧化物。
第一走线101的走线路径可以和多个第一测试端子211的排布方式相适应,多个第一测试端子211的排布方式和待测试电容中第一电极端子的排布方式相同。并且第一测试端子211的数量和待测试电容中第一电极端子的数量相匹配,比如,待测试电容上设置有10个第一电极端子,则第一测试端子211的数量也为10个。也即是,在本公开实施例提供的电容测试装置在测试时,第一测试端子211在待测试电容上的正投影和待测试电容上的第一电极端子至少部分重合(能够实现电连接),第二测试端子211在待测试电容上的正投影和待测试电容上的第一电极端子至少部分重合(能够实现电连接)。
第一测试单元210中包括多个第一测试端子211,多个第一测试端子211连接。第二测试单元220中包括多个第一测试端子221,多个第二测试端子221连接。
第一测试端子211设于第一走线层111远离介质层113的一侧,并且第一测试端子211和第一走线101连接。第一测试端子211在第一走线层111的投影至少部分和第一走线101重合。
示例的,第一测试端子211可以包括第一凸起部和第一连接部,第一连接部和第一凸起部连接。并且第一凸起部凸出于第一走线层111远离介质层113的表面,第一连接部连接第一凸起部和第一走线101。
第二走线102的走线路径可以和多个第二测试端子221的排布方式相适应,多个第二测试端子221的排布方式和待测试电容中第二电极端子的排布方式相同。并且第二测试端子221的数量和待测试电容中第二电极端子的数量相匹配,比如,待测试电容上设置有10个第二电极端子,则第二测试端子221的数量也为十个。
第二测试端子221设于第一走线层111远离介质层113的一侧,并且第二测试端子221和第二走线102连接。第二测试端子221在第二走线层112的投影至少部分和第二走线102重合。
示例的,第二测试端子221可以包括第二凸起部和第二连接部,第二连接部和第二凸起部连接。并且第二凸起部凸出于第一走线层111远离介质层113的表面,第二连接部连接第二凸起部和第二走线102。
在本公开一可行的实施方式中,介质层113上设置有多个过孔103,过孔103用于连接第二走线层112和第二测试端子221。介质层113上的过孔103在第一走线层111上的投影至少部分和第二测试端子221重合。
其中,过孔103可以和第二连接部连接,也即是通过第二连接部和过孔103连接第二凸起部和第二走线102。或者,过孔103可以从介质层113延伸至第一走线层111,此时过孔103中填充的导体材料连接第二凸起部和第二走线102,也即是过孔103可以作为第二连接部。
在本公开实施例中,为了连接转接板110和测试设置,在转接板110上可以设置有第一测试接口311和第二测试接口312,第一测试接口311和多个第一测试端子211连接,第二测试接口312和多个第二测试端子221连接,第一测试接口311和第二测试接口312用于传输测试信号。
其中,第一测试接口311通过第一走线101和多个第一测试端子211连接,第二测试接口312通过第二走线102和多个第二测试端子221连接。第一测试接口311和第二测试接口312分别连接测试设备的一个探针,第一测试接口311用于将测试设备提供的交流电流信号输入转接板110,并通过第一测试端子211传输至对应的第一电极端子,第二测试接口312用以将接地信号传输至第二测试端子221,并通过第二测试端子221传输至传输至第二电极端子(也即是将第二电极端子接地)。
转接板110可以包括:转接区11和***区12,第一测试端子211和第二测试端子221设于转接区11;***区12至少部分环绕转接区11,并且第一测试接口311和第二测试接口312设于***区12。
示例的,转接板110可以是长方体板,在转接板110上设置有矩形的转接区11以及环绕转接区11的环状***区12。当然在实际应用中,转接板110和转接区11的形状也可以根据待测试电容中电极端子的分布状况确定,比如,转接区11可以是圆形、菱形、椭圆形、三角形或者不规则形状等,本公开实施例并不以此为限。
在本公开一可行的实施方式中,第一测试接口311和第二测试接口312设于转接区11的同侧。比如,转接板110为长方体板,转接区11为矩形区域时,第一测试接口311和第二测试接口312可以位于转接板110一条长边所在的区域。
第一测试接口311和第二测试接口312设于转接区11的同侧,使得转接板110能够适应于双测试探针从一侧伸出的测试设备,便于转接板110和测试设备的配合从而提高多端子IPD电容的测试效率。
在本公开另一可行的实施方式中,第一测试接口311和第二测试接口312分别设于转接区11的两侧。比如,转接板110为长方体板,转接区11为矩形区域时,第一测试接口311位于转接板110上靠近第一长边的区域,第二测试接口312设于转接板110上靠近第二长边的区域。
第一测试接口311和第二测试接口312设于转接区11的两侧侧,使得转接板110能够适应于双测试探针从两侧伸出的测试设备,便于转接板110和测试设备的配合从而提高多端子IPD电容的测试效率。
可以理解的是,在本公开实施例中可以在转接区11的两侧均设置第一测试接口311和第二测试接口312。也即是,在转接区11的一侧的***区12设置有第一测试接口311和第二测试接口312,在转接区11的的另一侧的***区12也设置第一测试接口311和第二测试接口312。转接区11两侧的第一测试接口311连接第一走线101,转接区11两侧的第二测试接口312连接第二走线102。
通过在转接区11的两侧均设置第一测试接口311和第二测试接口312能够使得转接板110适用于多种检测设备,提升了电容测试装置的适应性。
进一步的,当在转接区11的两侧均设置第一测试接口311和第二测试接口312时,为了避免多余的测试接口和连接走线影响测试结果,可以在电容测试装置中设置第一切换电路和第二切换电路。第一切换电路连接两个第一测试接口311,第一切换电路用于根据测试设备探针的分布控制两个第一测试接口311中的一个第一测试接口311和第一走线101导通。第二切换电路连接两个第二测试接口312,第二切换电路用于根据测试设备探针的分布控制两个第二测试接口312中的一个第二测试接口312和第二走线102导通。
其中,第一切换电路可以设于第一走线层,第二切换电路设于第二走线层。当测试设备为双探针同侧伸出时,第一切换电路和第二切换电路用于控制转接区11同侧第一测试接口311和第二测试接口312导通。当测试设备为双探针双侧伸出时,第一切换电路和第二切换电路用于控制转接区11两侧的第一测试接口311和第二测试接口312导通。
本公开实施例提供的电容测试装置的工作原理如下:工作时第一测试接口311连接交流电流源(比如,通过探针连接),第二测试接口312接地(比如,通过接地探针连接),交流电流源向第一测试接口311提供预设频率的交流电流,该交流电流通过第一测试接口311和第一走线101被传输至第一测试端子211,第一测试端子211和待测试电容的第一电极端子接触,将交流电流信号传输至对应第一电极端子。通过测试设备检测第一电极端子节点(比如,第一测试接口311处)的电压,即确定了电容的阻抗。在测试时不断地调节电流源输出的交流电流的频率,从而获得多端子电容的阻抗曲线。
进一步的,在本公开实施例提供的电容测试装置中还可以设置有多个第一开关单元和多个第二开关单元,第一开关单元分别连接第一走线101和第一测试端子211,当第一开关单元导通时,第一走线101和对应的第一测试端子211导通。第二开关单元分别连接第二走线102和第二测试端子221,当第二开关单元导通时,第二走线102和对应的第二测试端子221导通。
第一开关单元可以设于第一走线层111,第二开关单元可以设于第二走线层112。当第二开关设于第二走线层112时,第二开关单元的一端连接第二走线102,第二开关单元的另一端连接过孔103。
其中,可以通过第一开关单元控制接收测试信号的第一测试端子211的数量,也能够根据电容中第一电极端子的数量和分布方式调整导通的第一测试端子211。通过第二开关单元控制接收测试信号的第二测试端子221的数量,也能够根据电容中第二电极端子的数量和分布方式调整导通的第二测试端子221。
在本公开实施例中每个第一测试端子211连接一第一开关单元,每个第二测试端子221连接一第二开关单元,通过第一开关单元和第二开关单元能够选择和信号源连接的测试端子的数量,从而能够适应更多的测试需求。并且也能够适用于不同的电容的测试。
在本公开实施例中第一开关单元可以包括第一MOS管,第一MOS管设于第一走线层111,并且第一MOS管分别连接第一走线101和第一测试端子211。第二开关单元可以包括第二MOS管,第二MOS管设于第二走线层112,并且第二MOS管分别连接第二走线102和第二测试端子221。
进一步的,本公开实施例提供的电容测试装置还可以包括控制单元,控制单元和第一开关单元及第二开关单元连接,控制单元连接第一开关单元及第二开关单元,并向第一开关单元及第二开关单元提供控制信号。
示例的,可以根据待测试电容上的第一电极端子和第二电极端子的数量及分布方式确定对应的第一测试端子211和第二测试端子221,通过相对应的第一开关单元及第二开关单元提供控制信号,实现对待测试电容的测试。
需要说明的是,在本公开实施例中待测试电容的第一电极端子可以是正电极端子,第二电极端子可以是负电极端子。或者第二电极端子可以是正电极端子,第一电极端子可以是负电极端子,本公开实施例对此不做具体限定。转接板110上的第一测试端子211和第二测试端子221可以是焊料凸点。
本公开实施例提供的电容测试装置,通过设置在转接板110上的多个第一测试端子211连接待测试电容的多个第一电极端子,多个第二测试端子221连接待测试电容的多个第二电极端子,多个第一测试端子211连接,多个第二测试端子221连接,实现了一次测试获取多端子的IPD电容的阻抗,能够降低多端子IPD电容的测试难度,提升多端子IPD电容的测试效率。并且通过转接板110能够实现待测试电容上多个第一电极端子和第二电极端子的测试,进而提高了电容测试的准确性。
本公开示例性实施例还提供一种电容测试***,电容测试***包括上述的电容测试装置100。
其中,测试装置包括:转接板110、第一测试单元210和第二测试单元220,第一测试单元210用于电连接待测电容的第一电极端子,第一测试单210包括多个第一测试端子211,多个第一测试端子211设于转接板110。第二测试单元220用于电连接待测电容的第二电极端子,第二测试单元220包括多个第二测试端子221,多个第二测试端子221设于转接板110上不同于多个第一测试端子211的位置处。
需要说明的是,电容测试装置已在对应的实施例进行了详细说明,在此不复赘述。
本公开实施例提供的电容测试***,通过设置在转接板110上的多个第一测试端子211连接待测试电容的多个第一电极,多个第二测试端子221连接待测试电容的多个第二电极,多个第一测试端子211连接,多个第二测试端子221连接,实现了一次测试获取多端子的IPD电容的阻抗,能够降低多端子IPD电容的测试难度,提升多端子IPD电容的测试效率。并且通过转接板110能够实现待测试电容上多个第一电极端子和第二电极端子的测试,进而提高了电容测试的准确性。
进一步的,本公开实施例提供的电容测试***还包括测试设备200,测试设备200具有第一探针和第二探针,第一探针用于连接第一测试端子211,第二探针用于连接第二测试端子221。
其中,测试设备200还可以包括交流电流源,该交流电流源能够输出频率可调的交流电流。电压检测装置(比如,电压表或者电压传感器等),电压检测装置用于检测待检测电容正电极节点处的电压,以确定待测试电容的阻抗。
在本公开一可行的实施方式中,测试设备可以是双针单侧伸出的测试台。第一测试接口311和第二测试接口312设于转接区11的同侧。比如,转接板110为长方体板,转接区11为矩形区域时,第一测试接口311和第二测试接口312可以位于转接板110一条长边所在的区域。
第一测试接口311和第二测试接口312设于转接区11的同侧,使得转接板110能够适应于双测试探针从一侧伸出的测试设备,便于转接板110和测试设备的配合从而提高多端子IPD电容的测试效率。
在本公开另一可行的实施方式中,测试设备为双针双侧伸出的测试台。第一测试接口311和第二测试接口312分别设于转接区11的两侧。比如,转接板110为长方体板,转接区11为矩形区域时,第一测试接口311位于转接板110上靠近第一长边的区域,第二测试接口312设于转接板110上靠近第二长边的区域。
第一测试接口311和第二测试接口312设于转接区11的两侧侧,使得转接板110能够适应于双测试探针从两侧伸出的测试设备,便于转接板110和测试设备的配合从而提高多端子IPD电容的测试效率。
本公开实施例提供的电容测试***,通过设置在转接板110上的第一测试单元210中的多个第一测试端子211连接待测试电容的多个第一电极端子,及设置在转接板110上的第二测试单元220中的多个第二测试端子221连接待测试电容的多个第二电极电子,多个第一测试端子211连接,多个第二测试端子221连接,实现了一次测试获取多端子的IPD电容的阻抗,能够降低多端子IPD电容的测试难度,提升多端子IPD电容的测试效率,节约测试成本。并且通过转接板110能够实现待测试电容上多个第一电极端子和第二电极端子的测试,进而提高了电容测试的准确性。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种电容测试装置,其特征在于,所述测试装置包括:
转接板;
第一测试单元,用于电连接待测电容的第一电极端子,其中,所述第一测试单元包括多个第一测试端子,所述多个第一测试端子设于所述转接板上;
第二测试单元,用于电连接待测电容的第二电极端子,其中,所述第二测试单元包括多个第二测试端子,所述多个第二测试端子设于所述转接板上不同于所述多个第一测试端子的位置处。
2.如权利要求1所述的电容测试装置,其特征在于,所述转接板包括:
第一走线层,所述第一走线层中设置有第一走线,所述第一走线用于连接多个所述第一测试端子;
第二走线层,所述第二走线层中设置有第二走线,所述第二走线层用于连接多个所述第二测试端子;
介质层,所述介质层设于所述第一走线层和所述第二走线层之间。
3.如权利要求2所述的电容测试装置,其特征在于,所述第一测试端子和所述第二测试端子设于所述第一走线层远离所述介质层的一侧。
4.如权利要求3所述的电容测试装置,其特征在于,所述介质层上设置有多个过孔,所述过孔用于连接所述第二走线层和所述第二测试端子。
5.如权利要求1所述的电容测试装置,其特征在于,所述转接板上设置有第一测试接口和第二测试接口,所述第一测试接口和多个所述第一测试端子连接,所述第二测试接口和多个所述第二测试端子连接,所述第一测试接口和所述第二测试接口用于传输测试信号。
6.如权利要求5所述的电容测试装置,其特征在于,所述转接板包括:
转接区,所述第一测试端子和所述第二测试端子设于所述转接区;
***区,所述***区至少部分环绕所述转接区,并且所述第一测试接口和所述第二测试接口设于所述***区。
7.如权利要求6所述的电容测试装置,其特征在于,所述第一测试接口和所述第二测试接口设于所述转接区的同侧。
8.如权利要求6所述的电容测试装置,其特征在于,所述第一测试接口和所述第二测试接口分别设于所述转接区的两侧。
9.一种电容测试***,其特征在于,所述电容测试***包括权利要求1-8任一所述电容测试装置。
10.如权利要求9所述的电容测试***,其特征在于,所述电容测试***还包括:
测试设备,所述测试设备具有第一探针和第二探针,所述第一探针和所述第二探针用于连接所述电容测试装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221121919.2U CN217605971U (zh) | 2022-05-11 | 2022-05-11 | 电容测试装置及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221121919.2U CN217605971U (zh) | 2022-05-11 | 2022-05-11 | 电容测试装置及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217605971U true CN217605971U (zh) | 2022-10-18 |
Family
ID=83567705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221121919.2U Active CN217605971U (zh) | 2022-05-11 | 2022-05-11 | 电容测试装置及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217605971U (zh) |
-
2022
- 2022-05-11 CN CN202221121919.2U patent/CN217605971U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6727716B1 (en) | Probe card and probe needle for high frequency testing | |
US6781233B2 (en) | Semiconductor device and converter device with an integrated capacitor | |
US9110098B2 (en) | Probe card and testing apparatus | |
US10295567B2 (en) | Probe module supporting loopback test | |
TW201208213A (en) | Contact holder | |
JP2001159642A (ja) | シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造 | |
KR100911784B1 (ko) | 다중 전압용 분리형 박막 커패시터 | |
KR20050021261A (ko) | 고속 반도체 테스팅용 집적 인쇄회로기판 및 테스트 접촉기 | |
KR101186915B1 (ko) | 검사용 접촉 구조체 | |
JP2014074716A (ja) | プローブカード用ファインピッチインターフェース | |
US20230125573A1 (en) | Device for testing chip or die with better system ir drop | |
CN217605971U (zh) | 电容测试装置及*** | |
US8324908B2 (en) | Electrical connection defect detection device | |
CN100351633C (zh) | 用于测试电子器件的方法和装置 | |
JP2006344662A (ja) | プローブカード、およびこれを用いた直流特性測定方法、および半導体装置 | |
TWM472195U (zh) | 半導體晶片的測試裝置 | |
JP2010038726A (ja) | プローブカード | |
TWI393200B (zh) | 測試用單元以及測試系統 | |
CN108663547B (zh) | 接地回路减少装置 | |
US20040218342A1 (en) | Embedded microelectronic capacitor equipped with geometrically-centered electrodes and method of fabrication | |
CN100401510C (zh) | 半导体装置、半导体主体及其制造方法 | |
JP4661588B2 (ja) | ミリ波実装用配線基板 | |
JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
CN211206583U (zh) | 晶圆测试探针卡 | |
CN114778921A (zh) | 一种基于边缘电场的功率模块开关电压测量方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |