CN105280711A - 电荷补偿结构及用于其的制造 - Google Patents

电荷补偿结构及用于其的制造 Download PDF

Info

Publication number
CN105280711A
CN105280711A CN201510360682.1A CN201510360682A CN105280711A CN 105280711 A CN105280711 A CN 105280711A CN 201510360682 A CN201510360682 A CN 201510360682A CN 105280711 A CN105280711 A CN 105280711A
Authority
CN
China
Prior art keywords
region
post district
outer peripheral
peripheral areas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510360682.1A
Other languages
English (en)
Other versions
CN105280711B (zh
Inventor
J.维耶斯
A.维尔梅罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105280711A publication Critical patent/CN105280711A/zh
Application granted granted Critical
Publication of CN105280711B publication Critical patent/CN105280711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

电荷补偿结构及用于其的制造。该结构包括半导体主体，其包括第一表面、第二表面、边缘、漏极区、有源区域以及***区域、源极金属化和漏极金属化。电荷补偿半导体器件还包括：与漏极金属化欧姆接触并布置在***区域中并接近于第一表面的等电位区、布置在***区域中并具有掺杂剂的第一浓度的低掺杂半导体区、以及在有源区域和***区域中与第二柱区交替的多个第一柱区。第一柱区具有比第一浓度高的掺杂剂的第二浓度，且与漏极区欧姆接触。第二柱区与源极金属化欧姆接触。第一柱区的最外边部分和第二柱区的最外边部分中的至少一个形成与低掺杂半导体区的界面。在界面和等电位区之间的水平距离除以在第一表面和漏极区之间的垂直距离在从0.5到3的范围内。

Description

电荷补偿结构及用于其的制造
技术领域
本发明的实施例涉及具有电荷补偿结构的场效应半导体器件及用于其的制造方法，特别是涉及在有源区域中具有电荷补偿结构的功率半导体器件。
背景技术
半导体晶体管、特别是场效应控制开关器件（例如金属氧化物场效应晶体管（MOSFET）或绝缘栅双极晶体管（IGBT））已经用于各种应用，包括但不限于作为在电源和功率转换器、电动汽车、空调和甚至立体声***中的开关的使用。特别是关于能够切换大电流和/或在较高电压下操作的功率器件，低导通电阻Ron、高击穿电压Ubd、高鲁棒性和/或良柔软性常常是期望的。
为了实现低导通电阻Ron和高击穿电压Ubd，发展了补偿半导体器件。补偿原理基于在垂直MOSFET的漂移区中的常常也被称为n和p掺杂柱区的n和p掺杂区中的电荷的相互补偿。
一般，由p型和n型区形成的电荷补偿结构布置在具有源极、主体区和栅极区的实际MOSFET结构之下，且也在相关联的MOS沟道之下，MOS沟道紧靠彼此而布置在半导体器件的半导体体积中，或彼此交错使得在断开状态中它们的电荷可相互耗尽以及在激活状态或导通状态中产生从在表面附近的源极电极到布置在后侧面上的漏极电极的不间断的低阻抗传导路径。
借助于p型和n型掺杂的补偿，载流区的掺杂可在补偿部件的情况下明显增加，这导致导通电阻Ron的明显减小，而不考虑载流区域的损耗。这样的半导体功率器件的导通电阻Ron的减小与在导通状态中的电流所产生的热的减小相关联，使得与常规半导体功率器件比较，具有电荷补偿结构的这样的半导体功率器件保持“冷”。
同时，功率半导体器件的开关损耗变得更重要。根据器件操作，输出电荷QOSS（或输出电容COSS）和开关损耗EOSS分别存储于在断开状态中和在反向偏压期间形成的空间电荷区中，主要确定开关损耗。具有电荷补偿结构的半导体器件的所存储的电荷QOSS可能比较高。这可导致明显高的开关损耗EOSS，当所存储的电荷QOSS的相当大的部分在功率半导体器件的负载端子两端的高电压下被移除时。此外，输出电荷QOSS必须被移除以实现阻断。这导致开关损耗和/或增加的损耗。
为了实现高击穿电压Ubd，可在围绕具有有源MOSFET单元的有源区域的***区域中使用边缘终止结构。然而，***区域需要芯片区域且因此增加成本。此外，边缘终止结构和***区域分别可基本上有助于分别输出电荷QOSS和输出电容COSS。开关损耗可甚至由***区域支配。
因此，存在改进具有电荷补偿结构的半导体器件及制造那些半导体器件的需要。
发明内容
根据电荷补偿半导体器件的实施例，电荷补偿半导体器件具有额定击穿电压并包括半导体主体，其具有第一表面、在基本上平行于第一表面的水平方向上给半导体主体定界的边缘、有源区域以及布置在有源区域和边缘之间的***区域。源极金属化布置在第一表面上。漏极金属化布置成与源极金属化相对。在基本上正交于第一表面的垂直横截面中，半导体主体还包括布置在***区域中的本征半导体区以及在有源区域和***区域中与第二柱区交替的多个第一柱区。第一柱区具有比本征半导体区更高的掺杂浓度，且与漏极金属化欧姆接触。有源区域的第二柱区经由具有比第二柱区高的掺杂浓度的相应的主体区与源极金属化欧姆接触。***区域的第二柱区的至少大部分邻接连接区，其具有与第二柱区相同的导电类型并具有比主体区的邻接的最外边部分低的掺杂浓度。在邻近的第一柱区和第二柱区之间形成相应的pn结。第一柱区的最外边部分和第二柱区的最外边部分中的至少一个在水平位置处形成与本征半导体区的界面，在该水平位置处，当额定击穿电压施加在源极金属化和漏极金属化之间时，在第一表面处的电压是额定击穿电压的至少大约五分之一。
根据电荷补偿半导体器件的实施例，电荷补偿半导体器件包括半导体主体，其包括第一表面、布置成与第一表面相对的第二表面、在基本上平行于第一表面的水平方向上给半导体主体定界的边缘、延伸到第二表面的第一导电类型的漏极区、有源区域以及布置在有源区域和边缘之间的***区域、布置在第一表面上的源极金属化和布置在漏极区上并与漏极区欧姆接触的漏极金属化。在基本上正交于第一表面的垂直横截面中，电荷补偿半导体器件还包括：与漏极金属化欧姆接触并布置在***区域中并接近于第一表面的等电位区、布置在***区域中并具有掺杂剂的第一浓度的低掺杂半导体区、以及在有源区域和***区域中与第二柱区交替的多个第一柱区。第一柱区具有比第一浓度高的第一导电类型的掺杂剂的第二浓度，且与漏极区欧姆接触。第二柱区具有第二导电类型并与源极金属化欧姆接触。第一柱区的最外边部分和第二柱区的最外边部分中的至少一个形成与低掺杂半导体区的界面。在界面和等电位区之间的水平距离除以在第一表面和漏极区之间的垂直距离是在从大约0.5到大约3的范围内。
根据用于制造电荷补偿半导体器件的方法的实施例，该方法包括提供半导体主体，其包括第一表面、布置成与第一表面相对的第二表面、延伸到第二表面的第一导电类型的漏极区、有源区域以及围绕有源区域的***区域。在基本上正交于第一表面的垂直横截面中，半导体主体还包括：具有掺杂剂的第一浓度并布置在***区域中的低掺杂半导体区、在有源区域和***区域中与第二柱区交替的多个第一柱区。第一柱区具有比第一浓度高的第一导电类型的掺杂剂的第二浓度。在邻接的第一柱区和第二柱区之间形成相应的pn结。第一柱区的最外边部分和第二柱区的最外边部分中的至少一个形成与低掺杂半导体区的界面。第二导电类型的连接区布置在***区域中并邻接***区域的第二柱区的至少大部分。该方法还包括在***区域中形成至少紧靠第一表面的等电位结构，在第一表面上形成与有源区域的第二柱区和与连接区欧姆接触的源极金属化，形成与源极金属化相对并与等电位结构和第一柱区欧姆接触的漏极金属化，以及切割半导体主体以形成在第一表面和第二表面之间延伸并围绕有源区域的边缘。该方法被形成，使得在界面和等电位区之间的水平距离除以在第一表面和漏极区之间的垂直距离是在从大约0.5到大约3的范围内。
本领域中的技术人员在阅读下面的详细描述时和在观看附图时将认识到额外的特征和优点。
附图说明
附图中的部件并不一定按比例，相反将重点放在说明本发明的原理上。而且在附图中，相似的参考数字表示相应的部分。在附图中：
图1示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图2示出通过根据实施例的图1所示的半导体器件的垂直横截面的剖面；
图3示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图4示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图5示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图6示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图7示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图8示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图9示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图10示出在根据实施例的图2所示的半导体器件上的平面图；
图11示出在根据另一实施例的图2所示的半导体器件上的平面图；
图12示出在根据又一实施例的如图2所示的半导体器件上的平面图；
图13示出在根据又一实施例的如图2所示的半导体器件上的平面图；
图14示出根据实施例的掩模布局；以及
图15示出根据实施例的掩模布局。
具体实施方式
在下面的详细描述中，参考形成其一部分的附图，且其中作为例证示出本发明可被实施的特定实施例。在这个方面中，关于正被描述的附图的方位来使用方向术语例如“顶部”、“底部”、“前面”、“后面”、“最前面”、“末尾”等。因为实施例的部件可位于多个不同的方位中，方向术语用于例证的目的且决不是限制性的。应理解，其它实施例可被利用，且结构或逻辑变化可被做出而不偏离本发明的范围。下面的详细描述因此不应在限制性意义上被理解，且本发明的范围由所附权利要求限定。
现在详细参考各种实施例，其一个或多个示例在附图中示出。每一个示例通过解释被提供，且并不意味着作为本发明的限制。例如，被示出或描述为一个实施例的部分的特征可在其它实施例上或结合其它实施例来使用以产生又一实施例。意图是本发明包括这样的修改和变化。使用不应被解释为限制附随的权利要求的范围的特定语言描述了示例。附图并不按比例且仅为了例证性目的。为了清楚起见，相同的元件或制造步骤在不同的附图中由相同的参考符号表示，如果不是另有指定。
如在本说明书中使用的术语“水平”意在描述基本上平行于半导体衬底或主体的第一或主水平表面的方位。这可例如是晶片或管芯的表面。
如在本说明书中使用的术语“垂直”意在描述基本上正交于第一表面，即平行于半导体衬底或主体的第一表面的法线方向而布置的方位。同样，如在本说明书中使用的术语“水平”意在描述基本上平行于第一表面而布置的方位。
在本说明书中，半导体主体的半导体衬底的第二表面被考虑为由下或后侧表面形成，而第一表面被考虑为由半导体衬底的上、前或主表面形成。考虑到这个方位，如在本说明书中使用的术语“在…之上”和“在…之下”因此描述一个结构特征对另一结构特征的相对位置。
在本说明书中，n掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。可选地，半导体器件可形成有相对的掺杂关系，使得第一导电类型可以是p掺杂的，而第二导电类型可以是n掺杂的。此外，一些附图通过指示紧靠掺杂类型的“+”或“-”而示出相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度小的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区的掺杂浓度大的掺杂浓度。然而，指示相对掺杂浓度并不意味着相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另有说明。例如，两个不同的n+掺杂区可具有不同的绝对掺杂浓度。同理适用于例如n+掺杂和p+掺杂区。
在本说明书中描述的特定实施例涉及而不限于场效应半导体器件，特别是场效应补偿半导体器件及其制造方法。在本说明书中，术语“半导体器件”和“半导体部件”被同义地使用。场效应半导体器件一般是垂直半导体器件，例如具有源极金属化和布置在第一表面上的绝缘栅电极以及布置在与第一表面相对而布置的第二表面上的漏极金属化。一般，场效应半导体器件是具有有源区域的功率半导体器件，其具有用于携带和/或控制负载电流的多个MOSFET单元。此外，功率半导体器件一般具有***区域，其具有当从上面看时至少部分地围绕有源区域的至少一个边缘终止结构。
如在本说明书中使用的术语“功率半导体器件”意在描述具有高电压和/或高电流开关能力的在单个芯片上的半导体器件。换句话说，功率半导体器件为一般在安培范围内的高电流和/或大于大约10V或甚至大于大约100V或大约500V的电压而设计。在本说明书内，术语“功率半导体器件”和“功率半导体部件”被同义地使用。
如在本说明书中使用的术语“边缘终止结构”意在描述提供过渡区的结构，其中在半导体器件的有源区域周围的高电场逐渐改变到在器件的边缘处或附近和/或在参考电位例如地与例如在半导体器件的边缘和/或后侧处的高电压之间的电位。边缘终止结构可例如通过使电场线跨越终止区延伸而降低在整流结的终止区周围的场强。
如在本说明书中使用的术语“场效应”意在描述第一导电类型的导电“沟道”的电场介导形成和/或在第二导电类型的半导体区、一般第二导电类型的主体区中的导电率的控制和/或沟道的形状。由于场效应，在第一导电类型的源极区和第一导电类型的漂移区之间形成和/或控制穿过沟道区的单极电流路径。漂移区可与漏极区接触。漂移区和漏极区与漏极电极（漏极金属化）低欧姆接触。源极区与源极电极（源极金属化）低欧姆接触。在本说明书的上下文中，术语“欧姆接触”意在描述当没有电压或只有小探测电压施加到和/或横跨半导体器件时在半导体器件的相应元件或部分之间有低欧姆电流路径。在本说明书中，术语“欧姆接触”、“电阻电接触”、“电耦合”和“在电阻电连接中”被同义地使用。
在本说明书的上下文中，术语“MOS”（金属氧化物半导体）应被理解为包括更一般的术语“MIS”（金属绝缘体半导体）。例如术语“MOSFET”（金属氧化物半导体场效应晶体管）应被理解为包括具有不是氧化物的栅极绝缘体的FET，即术语“MOSFET”分别在IGFET（绝缘栅场效应晶体管）和MISFET（金属绝缘体半导体场效应晶体管）的更一般的术语意义上被使用。MOSFET的栅极材料的术语“金属”应被理解为包括或包含导电材料，例如但不限于金属、合金、掺杂多晶硅半导体和金属半导体化合物例如金属硅化物。
在本说明书的上下文中，术语“栅极氧化物”意在描述紧靠主体区而定位并与主体区绝缘且配置成形成和/或控制穿过主体区的沟道区的电极。
在本说明书的上下文中，术语“场电极”意在描述电极，其布置成紧靠半导体区，一般是漂移区，与半导体区部分地绝缘并配置成通过充电到适当的电压（一般是关于n型半导体区（n导电半导体区）的周围半导体区的负电压）来扩展在半导体区中的耗尽部分。
在本说明书的上下文中，术语“可耗尽区”或“可耗尽区域”意在描述下列事实：相应的半导体区或相应的半导体区域在具有位于给定阈值之上的外加反向电压的半导体部件的断开状态期间基本上完全耗尽（基本上没有自由电荷载流子）。为了这个目的，可耗尽区的掺杂电荷被相应地设置，且在一个或多个实施例中，可耗尽区是弱掺杂区。在断开状态中，可耗尽区形成也被称为空间电荷区的已耗尽区，一般是连续耗尽区，由此，在连接到半导体主体的两个电极或金属化之间的电流流动可被防止。
在本说明书的上下文中，术语“台面”或“台面区”意在描述在垂直横截面中延伸到半导体衬底或主体中的两个邻近沟槽之间的半导体区。
如在本说明书中使用的术语“换向”意在描述半导体器件的电流从传导方向的切换，在该传导方向上，pn结（例如在MOSFET的主体区和漂移区之间的pn结）被正向加偏压到相反的方向或阻断方向，在该方向上pn负载结被反向加偏压。如在本说明书中使用的术语“硬换向”意在描述以至少大约109V/s的速度、更一般地以至少大约5*109V/s的速度的换向。
在下文中，主要参考硅（Si）半导体器件解释了涉及半导体器件和用于形成半导体器件的制造方法的实施例。因此，单晶半导体区或层一般是单晶硅区或硅层。然而应理解，半导体主体可由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括而不限于示例性半导体材料，例如硅（Si）或锗（Ge）、第IV族化合物半导体材料（例如碳化硅（SiC）或硅锗（SiGe））、二元、三元或四元III-V半导体材料（例如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷化铟镓（InGaAsP））、以及二元或三元II-VI半导体材料（例如碲化镉（CeTe）和碲化汞镉（HgCeTe）），仅举几个示例。上面提到的半导体材料也被称为同质结半导体材料。当组合两种不同的半导体材料时，异质结半导体材料形成。异质结半导体材料的示例包括而不限于氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体应用，目前主要使用Si、SiC、GaAs和GaN材料。如果半导体主体包括具有分别高击穿场强和高临界雪崩场强的高带隙材料（例如SiC或GaN），则相应地，相应的半导体区的掺杂可被选择得更高，这减小在下文中也被称为导通电阻Ron的导通状态电阻Ron。
参考图1，解释了电荷补偿半导体器件100的第一实施例。图1示出通过半导体器件100的半导体主体40的垂直横截面。半导体主体40在面向垂直方向z的第一表面101和布置成与第一表面101相对的第二表面102之间延伸。在基本上平行于第一表面101的水平方向x上，半导体主体40由基本上正交于第一表面101的边缘41（例如锯齿形边缘）定界。半导体主体40具有有源区域110以及布置在有源区域110和边缘41之间的***区域120。一般，当从上面看时，***区域120围绕有源区域110。
源极金属化10布置在第一表面101上。漏极金属化11布置在第二表面102上，即与源极金属化10相对。此外，多个栅电极12一般也布置在有源区域中的第一表面101上，并通过电介质区13与源极金属化10和半导体主体40绝缘。栅极金属化12连接到未在图1中示出的栅极金属化。因此，半导体器件100可作为三端子器件来操作。
半导体主体40一般包括块状单晶材料4和在其上形成的至少一个外延层3、2、1。使用（多个）外延层3、2、1在修整材料的背景掺杂方面提供更多的自由度，因为掺杂浓度可在一个或多个外延层的沉积期间被调整。
在图1所示的示例性实施例中，半导体主体40包括延伸到第二表面102的高掺杂n型漏极区4，并与漏极金属化11和与n型场停止区3欧姆接触，n型场停止区3邻接漏极区4并具有比漏极区4低的最大掺杂浓度。漏极区4和可选的场停止区3一般布置在有源区域110和***区域120中，并可延伸到边缘41。
形成与彼此的相应pn结的多个交替的n型漂移部分1和p型补偿区6布置在有源区域110中和在***区域120的邻接部分中。漂移部分1具有第一最大掺杂浓度，其一般高于场停止区3的最大掺杂浓度。漂移部分1与漏极金属化11欧姆接触（在示例性实施例中经由邻接的场停止区3和漏极区4），且一般在有源区域110中延伸到第一表面101。为了清楚起见，在图1中只示出几个漂移部分1和补偿区6。如图1中的两个点线所指示的，多个漂移部分1和补偿部分6可布置在***区域120中。***区域的漂移部分1和补偿部分6一般与第一表面101间隔开。在下文中，n型漂移部分1也被分别称为n型柱区1和（第一导电类型的）第一柱区1，且p型补偿区6也被分别称为p型柱区6和（第二导电类型的）第二柱区6。
漂移部分1的（数学）积分掺杂剂浓度基本上匹配至少在有源区域110中的补偿区6的积分掺杂剂浓度。因此，漂移部分1和补偿区6形成pn补偿结构1、6。漂移部分1和补偿区6的平均掺杂剂浓度（即每体积施主浓度和受主浓度的数学积分差）一般低于场停止区3的最大掺杂浓度，更一般地低于场停止区3的平均掺杂浓度。甚至更一般地，漂移部分1和补偿区6的平均掺杂剂浓度在漂移部分1和/或补偿区6的最大掺杂剂浓度的10%之下或5%之下。甚至更一般地，漂移部分1和补偿区6的平均掺杂剂浓度基本上为零。
在示例性实施例中，p型补偿区6被形成为垂直定向柱。可选地，p型补偿区6被形成为基本上垂直定向的条型平行六面体、矩形或椭圆体。
根据pn补偿结构1、6的制造，掺杂剂浓度可在漂移部分1和/或补偿区6中变化。
有源区域110的补偿区6经由主体区5、5’与源极金属化10欧姆接触。
这关于图2被更详细地解释，图2示出图1所示的半导体器件100的放大上剖面。图2的所示剖面对应于在半导体器件100的有源区域110中的多个单位单元111之一的上部分。
在示例性实施例中，P+型主体接触区5c和两个n+型源极区15在p型主体区5中形成。此外，可选的P+型接触区6c在主体接触区5c和补偿区6之间延伸。为了清楚起见，（多个）主体接触区5c和（多个）接触区6c未在图1和后面的图中示出。
电介质区13的一部分13a布置在第一表面101和栅电极12中的每一个之间，并在水平方向上从漂移部分1沿着主体区5至少延伸到源极区15，使得在本文也被称为MOS沟道的反型沟道可通过场效应在沿着形成栅极电介质区的（多个）部分13a的主体区5的沟道区中形成。因此，半导体器件100可作为MOSFET来操作。
电介质区13的其余部分形成在源极金属化10与分别栅电极12和第一表面101之间的夹层电介质。
在示例性实施例中，源极金属化10经由穿过夹层电介质13并在半导体主体40内形成的浅沟槽接触与源极区15和主体接触区5c电接触。在其它实施例中，源极金属化10基本上在第一表面101处电接触源极区15和主体接触区5c。
根据另一实施例，（多个）栅电极12和（多个）栅极电介质13a在从第一表面101延伸到半导体主体40内的相应沟槽中形成。在这个实施例中，主体区5和源极区15邻接相应沟槽的上部分，而漂移部分1邻接相应沟槽的下部分。在这个实施例中，漂移部分1可以不延伸到有源区域110中的第一表面101。再次参考图1，解释了另外的实施例。
根据实施例，p型补偿区6和漂移部分1的掺杂浓度被选择，使得在断开状态中它们的电荷可相互耗尽，以及在导通状态中从源极金属化10到漏极金属化11形成不间断的低电阻传导路径。
有源区域110可由源极区15和配置成形成和/或改变在邻近主体区5中的沟道区的绝缘栅电极12的存在限定。有源区域110也可由用于传送在源极金属化10和漏极金属化11之间的负载电流的有源单元（一般是MOSFET单元）的存在限定。
如图1所示，夹层电介质13一般还覆盖在***区域120中的半导体主体40。夹层电介质13可基本上延伸到边缘41。
根据实施例，半导体主体40还包括在***区域120中的与漂移部分1欧姆接触的低掺杂半导体区2。
低掺杂半导体区2可以是轻p掺杂或轻n掺杂半导体区。使用在***区域120中的低掺杂半导体区2一般减小开关损耗。
一般，低掺杂半导体区2具有小于大约1015cm-3或甚至小于大约1014cm-3的最大掺杂浓度。更一般地，低掺杂半导体区2是本征半导体区。一般，第一和第二柱区的掺杂浓度是低掺杂半导体区2的最大掺杂浓度的至少大约10倍。
如果未指定，术语半导体区或半导体层的掺杂浓度当与另一半导体区或半导体的掺杂浓度比较来使用时也可以指的是相应的半导体区或半导体层的掺杂剂的最大浓度和/或平均或一般浓度。在半导体区或半导体层内，掺杂浓度可改变。
低掺杂半导体区2的掺杂浓度一般是漂移部分1（和补偿区6）的掺杂浓度的至多1/5，更一般地是至多大约1/10，甚至更一般地是至多大约1/20，甚至更一般地是至多大约1/50，例如是大约1/100。
此外，低掺杂半导体区2的掺杂浓度一般取决于半导体器件的电压类别。例如，n-型低掺杂半导体区2的施主的最大掺杂浓度对于具有600V的额定阻断电压的半导体器件100可以在从大约2*1013cm-3到大约2*1014cm-3的范围内。
低掺杂半导体区2的（施主的）最大掺杂浓度可基本上对应于低掺杂半导体区2的（施主的）平均掺杂浓度，且一般低于大约1015cm-3，更一般地低于大约5*1014cm-3或甚至低于大约1014cm-3，即低掺杂半导体区2可以基本上是具有在从大约1013cm-3到大约1014cm-3的范围内的掺杂浓度的本征半导体区。
此外，低掺杂半导体区2一般只布置在***区域120中，并可延伸到在***区域120中的第一表面101。
在示例性实施例中，***区域120的p型柱区6（补偿区）邻接p型连接区17，其经由主体区5’的最外边部分与源极金属化10欧姆接触。
连接区17一般是可耗尽半导体区，即当在断开状态中反向电压施加在漏极金属化11和源极金属化10之间从而使在邻接的n型柱区和p型柱区6之间形成的pn结反向加偏压时已经基本上耗尽的半导体区，该反向电压低于半导体器件100的额定击穿电压。由于使用可耗尽连接区17或至少部分地可耗尽的连接区17，紧靠第一表面源极101的***区域120的主要部分的电位在较高的反向电压下不同于源极电位。因此，击穿电压的减小可被避免。连接区17的掺杂浓度一般被选择，使得只有高于例如额定击穿电压的至少大约五分之一或一半的足够高的反向电压施加在源极金属化10和漏极金属化11之间，连接区17才基本上被耗尽。
在图1所示的示例性实施例中，***区域120的第一和第二柱区1、6基本上延伸到与在有源区域110中的第一和第二柱区1、6相同的深度内。
根据实施例，***区域120的p型柱区6的最外边部分（即最接近于边缘41的***区域120的p型柱区）在水平位置x0处形成与低掺杂半导体区2的界面46，其中当额定击穿电压施加在源极金属化10和漏极金属化11之间时，在第一表面101处的电压是额定击穿电压的至少大约五分之一。
界面46可被形成为在最外边的p型柱区6和n型低掺杂半导体区2之间或在最外边的n型柱区1和p型低掺杂半导体区2之间的pn结。
可选地，界面46可被形成为在相同导电类型的最外边的柱区1、6和低掺杂低掺杂半导体区2之间的结。
在本说明书的上下文中，术语“结”意在描述在邻接的半导体区（即处于直接机械接触的半导体区或具有相同导电类型但具有明显不同的掺杂浓度的邻接的半导体部分）之间的边界表面。
在本说明书的上下文中，如在本说明书中使用的术语“pn结”意在描述在邻接的半导体区或不同导电类型的半导体部分之间的边界表面。
一般，界面46在水平位置x0处形成，其中当额定击穿电压施加在源极金属化10和漏极金属化11之间时，在第一表面101处的电压是额定击穿电压的至少大约三分之一、甚至更一般地至少大约一半。
数字模拟示出，与类似结构比较，半导体器件100的***区域120的开关损耗可减小直至大约1/10，但没有在***区域中的交替的n型和p型柱区1、6或有在较接近于边缘和在边缘处的半导体区延伸的***区域中的交替的n型和p型柱区1、6，当额定击穿电压施加在源极金属化10和漏极金属化11之间时所述半导体区基本上在漏极电位上而基本上不减小击穿电压。这是因为低掺杂半导体区2（本征半导体区2）位于***区域120的区中，其中在阻断模式（反向偏压）期间的电场足够低，使得由于从补偿结构1、6到分别低掺杂半导体区2和边缘41的过渡而引起的半导体结构的对称破坏不或几乎不导致额外击穿电压的减小。
发现在边缘41和界面46之间的水平距离d1除以在源极金属化10和界面46之间的水平距离d3在从大约0.1到大约0.9的范围内、更一般地在从大约0.2到大约0.5的范围内的芯片设计在给定额定击穿电压下导致特别低的开关损耗。
如图1所示，***区域120一般包括具有交替的n型和p型柱区1、6的内部分120a和没有柱区1、6的外部分120b。
在示例性实施例中，与漏极金属化11欧姆接触并形成等电位区的高掺杂场停止区8布置在***区域120（外部分120b）中和在低掺杂半导体区2与边缘41之间。
场停止区8也可延伸到第一表面101和/或漏极区4。在场停止区8具有与低掺杂半导体区2相同的导电类型（在图1所示的示例性实施例中是n型）的实施例中，场停止区8也可通过低掺杂半导体区2的较低部分与场停止区3间隔开。
如图1所示，连接区17一般接近于场停止区8延伸。
由于场停止区8，在断开状态中的电场不或至少几乎不延伸到边缘41。因此，低泄漏电流被确保，因为可由锯开引起的晶体缺陷被高掺杂场停止区8屏蔽。
进一步发现，在界面46和等电位区8之间的水平距离d2除以在第一表面101和漏极区4之间的垂直距离d4在从大约0.5到大约3、更一般地在从大约0.8到大约1.5的范围内的芯片设计在给定额定击穿电压下导致特别低的开关损耗。
等电位区也可由场板11a形成和/或包括场板11a，场板11a布置在第一表面101上，通过电介质区13与半导体主体40间隔开并与漏极金属化11和漏极区4欧姆接触。场板11a可能经由场停止区8和穿过电介质区13延伸的例如多晶硅插塞的导电插塞（未在图1中示出）与漏极金属化11欧姆接触。
一般，半导体器件100的半导体主体40还包括在***区域120中的n型可耗尽半导体区18（第二可耗尽半导体区），其布置在连接区17（第一可耗尽半导体区）和第一表面101之间并形成与连接区17的pn结。第二可耗尽半导体区18一般具有比低掺杂半导体区2的最大掺杂浓度高的最大掺杂浓度。一般，第二可耗尽半导体区18的垂直积分掺杂剂浓度匹配或低于连接区17的垂直积分掺杂剂浓度。第二可耗尽半导体区18一般使边缘终止结构逆着在第一表面101上的表面电荷而稳定并减少空穴到电介质区13中的注入。
第二可耗尽半导体区18的掺杂浓度可以是不变的或随着分别离边缘41和场停止区8的距离的增加而连续地或以分立的步长降低。第二可耗尽半导体区18的垂直延伸可以是不变的或随着分别离边缘41和场停止区8的距离的减小而连续地或以分立的步长增加。
同样，连接区17的掺杂浓度可以是不变的或随着分别离边缘41和场停止区8的距离的减小而连续地或以分立的步长降低。连接区17的垂直延伸可以是不变的或随着分别离边缘41和场停止区8的距离的减小而连续地或以分立的步长减小。
在图1所示的示例性实施例中，半导体器件100还包括与栅电极12和栅极金属化（未在图1中示出）欧姆接触的场板12a。因此，在断开状态（反向偏压）中的电场分布可进一步被平滑和/或半导体器件100关于在电介质区13中的移动电荷的灵敏度进一步减小。
场板12a一般布置在场板11a和源极金属化10之间。
场板11a和/或场板12a可以是阶梯状的，如即场板11a和/或12a离第一表面101的垂直（最小）距离可在水平方向x上基本上阶梯式地改变。在其它实施例中，场板11a、12a中的仅仅一个或甚至没有一个布置在第一表面101上。
一般，场板11a、场板12a、场停止区8和低掺杂半导体区2基本上是环形的，例如当从上面看时是环状的。在这些实施例中，场板11a和场板12a分别形成漏极环11a和栅极环12a。
图3示出穿过电荷补偿半导体器件200的半导体主体40的垂直横截面。半导体器件200类似于上面关于图1和2解释的半导体器件100。半导体器件200的半导体主体40也在第一水平表面101和第二表面102表面之间延伸。在水平方向上，半导体器件200的半导体主体40也由在第一和第二表面101、102之间延伸的边缘41定界。高掺杂n型漏极区8布置在有源区域110和***区域120中的两者的第二表面102处，***区域120布置在有源区域和边缘41之间。漏极区8一般延伸到边缘41。源极金属化10布置在第一表面101上，且漏极金属化11布置在第二表面102和漏极区8上并与漏极区8欧姆接触。
在示例性实施例中，一般为本征半导体区的低掺杂半导体区2和与漏极金属化11欧姆接触的两个等电位区8、11a布置在***区域120中并紧靠第一表面101。等电位区11a在第一表面上形成为场板11a，且等电位区8在半导体主体40中形成为邻接低掺杂半导体区2并具有比低掺杂半导体区2高的掺杂浓度的n型场停止区8。
在其它实施例中，可使用等电位区8、11a中的仅一个。
在示例性实施例中，低掺杂半导体区2和场停止区8延伸到第一表面101。
与p型第二柱区6、6’交替的多个n型第一柱区1布置在有源区域110和在低掺杂半导体区2与有源区域110之间的***区域120的邻接部分中。第一柱区1经由n型场停止区3与漏极区8欧姆接触。***区域120的第二柱区6、6’经由p型可耗尽半导体区17和紧靠有源区域的多个栅电极13的最外部部分布置的较高p掺杂最外边主体区5’与源极金属化10欧姆接触，多个栅电极13布置在第一表面上，且通过电介质区13与邻近的（多个）主体区和邻近的相应第一柱区1间隔开。
由于制造，场停止区8可垂直地延伸到场停止区3中更深。例如，场停止区3可被形成为在高n掺杂衬底4上的n掺杂外延层3。其后，基本上本征层2可外延地沉积在外延层3上。其后，可使用掩模来注入施主和受主，使得与在随后的热退火之后形成的第一柱区1的区域比较，更多的施主被注入到场停止区8的区域内。由于与第一柱区1的区域比较的场停止区8的区域的更高掺杂，场停止区的区域的施主可在热退火期间更深地扩散到一般更低掺杂的外延层3内。
在图3所示的示例性实施例中，第二柱区6’的最外边部分形成与低掺杂半导体区2的界面46，其中在界面46和等电位区8、11a之间的水平距离d2、d2’除以在第一表面101和漏极区5之间的垂直距离d4是在从大约0.5到大约3、更一般地从大约0.8到大约1.5的范围内。如上面关于图1解释的，这样的芯片设计在给定额定击穿电压下导致特别低的开关损耗。
在场板11a和场停止区8用作等电位区8、11a的实施例中，在界面46和场板11a之间的水平距离d2’一般小于在界面46和场停止区8之间的水平距离d2。
在示例性实施例中，源极金属化10的最外边部分形成阶梯状源极场板。界面46布置在源极场板和漏极场板11a之间。
在源极金属化10和界面46之间的最大水平距离d3和在源极金属化10和界面46之间的最小水平距离d3’可能在从大约0.1到大约0.9的范围内、更一般地在从大约0.2到大约0.5的范围内。
此外，在边缘41和界面46之间的水平距离d1除以在源极金属化10和界面46之间的水平距离d3、d3’中的任一个是在从大约0.1到大约0.9的范围内、更一般地在从大约0.2到大约0.5的范围内。
图4示出穿过电荷补偿半导体器件201的半导体主体40的垂直横截面。半导体器件201类似于上面关于图3解释的半导体器件200。然而，半导体主体40只有场板11a布置成紧靠在半导体器件201的***区域120中的第一表面101作为等电位区。
此外，与场板11a欧姆接触并嵌在电介质区13中的多晶硅层11b可布置成紧靠边缘41并在场板11a和第一表面101之间。
在示例性实施例中，如上面关于图2解释的栅极场板12a可布置在***区域120中的第一表面101上，并经由嵌在电介质区13中的另外的多晶硅层12b与未示出的栅极金属化接触。
此外，在图4中示出在源极金属化10和最外边主体区5’之间的多晶硅源极接触10a。
图5示出穿过电荷补偿半导体器件202的半导体主体40的垂直横截面。半导体器件202类似于上面关于图4解释的半导体器件201。
在示例性实施例中，最外边第二柱区6’的掺杂浓度低于例如在有源区域120中的第二柱区6和***区域120的其它第二柱区6的掺杂浓度，例如在从其大约50%到大约80%的范围内。因此，在补偿结构1、6和低掺杂半导体区2之间的过渡被平滑，即在阻断模式期间的电场分布，从而导致在器件操作期间的甚至更低的开关损耗。
此外，如上面关于图1解释的n型可耗尽半导体区18可布置在半导体器件202的***区域120中。
图6示出穿过电荷补偿半导体器件203的半导体主体40的垂直横截面。半导体器件203类似于上面关于图4解释的半导体器件201。
然而，最外边第一柱区1’和最外边第二柱区6’的垂直延伸低于在有源区域110中的第一和第二柱区1、6的垂直延伸。此外，邻接最外边第一柱区1’的第二柱区6’（从右边起第二个）和邻接第二柱区6’’的第一柱区1’’（从右边起第二个）具有在其间的垂直延伸。因此，在补偿结构1、6和低掺杂半导体区2之间的过渡也被平滑。***区域120的柱区1、6的垂直延伸也可朝着边缘41在一个或多个步骤中减小。
图7示出穿过电荷补偿半导体器件204的半导体主体40的垂直横截面。半导体器件204类似于上面关于图5解释的半导体器件202。然而，最外边主体区5’具有进一步朝着边缘41延伸并连接***区域120的内部第二柱区6中的一个或多个的部分，内部第二柱区6因此经由不可耗尽的半导体区与源极金属化连接。
图8示出穿过电荷补偿半导体器件205的半导体主体40的垂直横截面。半导体器件205类似于上面关于图7解释的半导体器件204。然而，可耗尽半导体区17、18延伸到边缘41。
此外，最外边的第二柱区6’是低掺杂的，如上面关于图5解释的。
甚至更进一步地，如上面关于图1和3解释的场停止区8被提供在边缘41处。
图9示出穿过电荷补偿半导体器件206的半导体主体40的垂直横截面。半导体器件206类似于上面关于图4解释的半导体器件202。然而，最外边的第一柱区1’和邻接最外边的第一柱区1’的第二柱区6’’中的至少一个比更接近于有源区域110并布置在有源区域110中的分别相应的第一和第二柱区1、6具有更高的掺杂浓度。因此，在补偿结构1、6和低掺杂半导体区2之间的过渡也被平滑。
图10示出在上面关于图3解释的半导体器件200上的平面图。图10也可对应于穿过半导体器件200的半导体主体40的水平横截面。
在示例性实施例中，半导体主体40在水平横截面中和当从上面看时分别具有矩形形状，而在有源区域110和有源区域120的内部分120a之间的边界45基本上是八边形的（一般八个不相交的直线段或侧边的闭合链）。然而，有源区域110在水平横截面中和当从上面看时一般分别不被成形为八边形。这可以是由于当从上面看时至少部分地被围绕的栅极焊盘12’的存在。为了清楚起见，在图10中没有示出可在x方向上延伸的交替的第一柱区1和第二柱区6。在栅极焊盘12’之下的第一和第二柱区1、6的掺杂浓度可与在有源区域110中的相同。
第一和第二柱区1、6可基本上分别被成形为当从上面看时在y方向上延伸的、具有大于大约10或甚至大于大约100的大高宽比的带和细长平行矩形。
虽然在内部分120a和外部分120b之间的左和右边界46可由在低掺杂半导体区2和相应的最外边第二柱区6（在图3中的6’）之间的pn结46形成，在内部分120a和外部分120b之间的边界46’一般在低掺杂半导体区2与交替的第一和第二柱区1、6之间形成。在示例性实施例中，在外部分120b和内部分120a之间的边界46、46’当从上面看时是矩形的。
第一和第二柱区1、6可在两个边界46’之间延伸，其具有内部第一和第二柱区1、6，所述内部第一和第二柱区1、6跨越有源区域110延伸，即从有源区域110延伸到***区域120的内部分120a中。
一般，与有源区域110比较，第一和第二柱区1、6的掺杂浓度在***区域120的内部分120a中更低。如图10中的虚点线所指示的，第一和第二柱区1、6的掺杂浓度在最内部的过渡区中可以更低，从大约100%到大约90%、80%、60%、50%、40%的较低值或甚至只有大约20%。因此，在阻断模式期间在等电位表面之间的间隔跨越半导体主体40可以更均匀。
在图11中，另外示出最外边的主体区5’的一般布置。
在图12中分别在平面图和水平横截面中示出的半导体器件200’类似于上面关于图3、10和11解释的半导体器件200。然而，当从上面看时，栅极焊盘12’只由有源区域110部分地围绕。此外，与有源区域110比较，第一和第二柱区1、6的掺杂浓度在栅极焊盘12’之下可以更低。
在另一实施例中，栅极焊盘当从上面看时在***区域120的外部分120b中形成。
在图13中分别在平面图和水平横截面中示出的半导体器件200’’类似于上面关于图3、10和11解释的半导体器件200。然而，***区域120的四个拐角区被不同地设计。当从上面看时且在水平横截面中，在半导体器件200’’的外部分120b和内部分120a之间的边界46、46’、46’’分别是八边形的，并具有与边缘41的四个垂直侧边41中的每一个形成45°的角度的四个边界46’’。
在其它实施例中，在***区域120的外部分120b和内部分120a之间的边界可在拐角区中具有与外边缘形成30°或60°的角度的部分。
根据电荷补偿半导体器件的实施例，电荷补偿半导体器件200、200’、200’’包括具有第一表面（101）、布置成与第一表面相对的第二表面（102）、以及在基本上平行于第一表面的水平方向上给半导体主体40定界的边缘41的半导体主体40。当从上面看时，半导体主体40一般被成形为矩形。当从上面看时，半导体主体40的有源区域110基本上被成形为八边形。***区域120布置在有源区域110和边缘41之间。具有掺杂剂的第一浓度的低掺杂半导体区2布置在***区域120的外部分120b中，并可延伸到边缘41。***区域120的内部分120a布置在有源区域110和***区域120的外部分120b之间。在***区域120的内部分120a和外部分120b之间的边界46、46’、46’’在紧靠边缘41的两个邻近垂直侧边的***区域120的拐角区中基本上平行于这两个垂直侧边之一或与边缘41形成大约60°、45°或30°的角度。例如，当从上面看时，在外部分120b和内部分120a之间的边界46、46’、46’’可以是多边形边界，例如矩形或八边形。源极金属化（10）布置在第一表面上，且漏极金属（11）布置成与源极金属化（10）相对。在基本上正交于第一表面的垂直横截面中，电荷补偿半导体器件还包括在有源区域110中与第二柱区6交替的多个第一柱区1。第一柱区1和第二柱区6延伸到***区域120的内部分120a中。第一柱区1具有比第一浓度高的第一导电类型的掺杂剂的第二浓度，并与漏极金属化（11）欧姆接触。第二柱区6具有第二导电类型并与源极金属化（10）欧姆接触。当从上面看时，第一柱区1基本上平行于彼此和第二柱区6。与有源区域110比较，第一柱区1和第二柱区6的相应的掺杂浓度在内部分120a中更低。
根据数字模拟（未示出），这个布局具有几个优点。在阻断模式期间，高电场强度可被避免（特别是在拐角区中）。在阻断模式期间耗尽区的曲率可以被微调。因此，特别高的阻断电压可被避免。此外，设计关于布局变化（制造容差）是更容忍的。
主要使用所谓的“多外延”工艺来生产电荷补偿半导体器件。在这种情况下，可以是几μm厚的n掺杂外延层首先在高n掺杂衬底上生长且通常被称为“缓冲外延（epi）”。除了在外延步骤中引入的掺杂水平之外，掺杂离子在第一充电位置中使用具有掺杂离子的注入（例如硼或磷掺杂）通过光致抗蚀剂掩模被引入到缓冲外延中。反向掺杂也可以与注入一起被使用（通过掩模或在整个表面上）。然而，也可能分离单独的外延层与所需的掺杂。在那之后，整个过程重复与所需的一样多的次数，直到具有足够的厚度并配备有电荷中心的n（多外延）层被创建为止。电荷中心被相互调整到彼此并垂直地堆叠在彼此的顶部上。这些中心然后与在起伏的垂直柱中的向外热扩散合并以形成邻近的p型电荷补偿区（补偿区）和n型电荷补偿区（漂移区）。然后此时可进行有源器件的制造。
用于制造电荷补偿半导体器件的另一常规技术涉及沟槽蚀刻和有沟槽填充的补偿。吸收电压的体积在单个外延步骤（n掺杂外延）中沉积在高n掺杂衬底上，使得厚度对应于多层外延结构的总厚度。在那之后，更深的沟槽被蚀刻，这确定p柱的形式。这个沟槽然后填充有没有晶体缺陷的p掺杂外延。然而，在外延过程期间的掺杂的集成可能只有相对大的波动。特别是在有非常小的尺寸的情况下，相应的波动快速超过为该工艺提供的窗口，这可导致相当大的产量损失。此外，掺杂轮廓（和因而还有场的强度的垂直发展）的垂直变化不是可能的。可能因此很难使用这种技术满足各种鲁棒性标准。由于这些原因，电荷补偿结构的n型和p型掺杂剂在下文中主要通过注入来引入。
这两种技术都可用于制造如上面关于图1到13解释的电荷补偿半导体器件。这样的方法可包括提供包括第一表面102、布置成与第一表面相对的第二表面101、延伸到第二表面102的第一导电类型的漏极区8、有源区域110以及围绕有源区域110的***区域120的半导体主体40，一般是晶片。在基本上正交于第一表面101的垂直横截面中，半导体主体40包括具有掺杂剂的第一浓度并布置在***区域中的低掺杂半导体区2，多个第一柱区1在有源区域110和***区域120中与第二柱区6交替。第一柱区1具有比第一浓度高的第一导电类型的掺杂剂的第二浓度。在邻接的第一柱区1和第二柱区2之间形成相应的pn结。第一柱区1的最外边部分和第二柱区6的最外边部分中的至少一个形成与低掺杂半导体区的界面46。第二导电类型的连接区17布置在***区域120中并邻接***区域120的第二柱区6的至少大部分。
该方法还可包括在***区域中形成至少紧靠第一表面的等电位结构（一个或多个等电位区）8、11a，在第一表面101上形成与有源区域110的第二柱区6和连接区17欧姆接触的源极金属化10，形成与源极金属化10相对并与等电位结构8、11a和第一柱区1欧姆接触的漏极金属化11，以及切割半导体主体40以形成在第一表面101和第二表面102之间延伸并围绕有源区域120的边缘41。该方法一般被形成，使得在界面46和等电位结构8、11a之间的水平距离d2、d2’除以在第一表面101和漏极区4之间的垂直距离d4是在从大约0.5到大约3、更一般地从大约0.8到大约1.5的范围内。
形成等电位区结构可包括下列中的至少一个：在第一表面101上形成场板11a，在第一表面之下形成邻接低掺杂半导体区2并具有比第一浓度高的掺杂剂的浓度的第一导电类型的场停止区8，和/或形成在场板11a和场停止区8之间的掺杂多晶硅区。
可使用如图14、15所示的掩模布局形成第一和第二柱区1、6。为了清楚起见，所示掩模布局对应于在图13中示出的小剖面250。
在提供具有延伸到主表面的低掺杂（例如本征）半导体层2的半导体主体（晶片）40之后，可限定八边形的有源区域110和具有外部分120b和布置在有源区域110和外部分120b之间的内部分120a的***区域120。
在下文中，可以通过布置在主表面上用于形成第一柱区1的第一注入掩模（第一掩模）1i注入施主离子，且可以通过布置在主表面上用于形成第二柱区6的第二注入掩模（第二掩模）6i注入受主离子。一般，在普通退火之前使用具有不同的离子能量的几个注入以激活所注入的施主和受主。
如图14和15所示，第一掩模1i、1’i具有在第一水平方向y上从有源区域110延伸到它们终止于的（多个）内部分120a中的第一开口1i，且第二掩模6i、6’i具有在y方向上从有源区域110延伸到它们终止于的***区域120的（多个）内部分120a中的第二开口6i。第一掩模1i、1’i和第二掩模6i、6’i一般还包括只布置在***区域120的内部分120a中但不在有源区域110中的相应的外部开口1’i、6’i。与内部分120a比较，在第二水平方向（x方向）上的第一开口1i和第二开口6i的水平延伸在有源区域110中更大。同样，外部开口1’i、6’i在x方向上的延伸低于在有源区域中的开口1i、6i在x方向上的延伸。
因此，与有源区域110比较在***部分120的内部分120a中具有减小的掺杂浓度的第一和第二柱区1、6以及与有源区域110比较在***区域120的内部分120a中具有减小的掺杂浓度的第二柱区1被形成，使得第一柱区1和第二柱区6至少分段地基本上平行于彼此，以及在***区域120的内部分120a和外部分120b之间的边界46’’在拐角区中（其中边缘41的两个垂直侧边至少接近于彼此），基本上平行于这两个垂直侧边之一或与这两个垂直侧边形成大约45°的角度。
虽然公开了本发明的各种示例性实施例，对本领域中的技术人员明显，可做出实现本发明的一些优点的各种改变和修改而不偏离本发明的精神和范围。对本领域中的有相当技能的人员明显，执行相同的功能的其它部件可适当地被替代。应提到，关于特定的附图解释的特征可与其它附图的特征组合，甚至在这没有被明确提到的那些情况下。对创造性概念的这样的修改被指定为由所附权利要求涵盖。
为了描述的容易而使用空间相对术语例如“在…下”、“在…之下”、“下部”、“在…之上”、“上部”等以解释一个元件相对于第二元件的定位。除了与在附图中描绘的那些方位不同的方位以外，这些术语意在还包括器件的不同方位。此外，术语例如“第一”、“第二”等也用于描述各种元件、区、区段等，且也没有被指定为限制性的。相似的术语在整个描述中指相似的元件。
如在本文使用的，术语“具有”、“包含”、“包括”、“含有”等是指示所指定的元件或特征的存在的开放术语，但并不排除额外的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另外清楚地指示。
记住变化和应用的上述范围，应理解，本发明并不由前述描述限制，它也不由附图限制。相反，本发明仅由下面的权利要求及其合法等效形式限制。

Claims (20)

1.一种电荷补偿半导体器件，包括：
-额定击穿电压；
-半导体主体，其包括第一表面、在基本上平行于所述第一表面的水平方向上给所述半导体主体定界的边缘、有源区域以及布置在所述有源区域和所述边缘之间的***区域；
-源极金属化，其布置在所述第一表面上；以及
-漏极金属化，其布置成与所述源极金属化相对，在基本上正交于所述第一表面的垂直横截面中，所述半导体主体还包括：
-内在半导体区，其布置在所述***区域中；以及
-多个第一柱区，其在所述有源区域和所述***区域中与第二柱区交替，所述第一柱区具有比所述内在半导体区更高的掺杂浓度，所述第一柱区与所述漏极金属化欧姆接触，所述有源区域的所述第二柱区经由具有比所述第二柱区高的掺杂浓度的相应的主体区与所述源极金属化欧姆接触，所述***区域的所述第二柱区的至少大部分邻接连接区，所述连接区具有与所述第二柱区相同的导电类型并具有比所述主体区的邻接的最外边部分低的掺杂浓度，在邻近的第一柱区和第二柱区之间形成相应的pn结，所述第一柱区的最外边部分和所述第二柱区的最外边部分中的至少一个在水平位置处形成与所述内在半导体区的界面，在所述水平位置处，当所述额定击穿电压施加在所述源极金属化和所述漏极金属化之间时，在所述第一表面处的电压是所述额定击穿电压的至少大约五分之一。
2.如权利要求1所述的电荷补偿半导体器件，其中所述界面在水平位置处形成，在所述水平位置处，当所述额定击穿电压施加在所述源极金属化和所述漏极金属化之间时，在所述第一表面处的电压是所述额定击穿电压的至少大约三分之一；和/或其中所述界面在水平位置处形成，在所述水平位置处，当所述额定击穿电压施加在所述源极金属化和所述漏极金属化之间时，在所述第一表面处的电压低于所述额定击穿电压的大约五分之四。
3.如权利要求1所述的电荷补偿半导体器件，其中所述***区域包括缺乏所述第一柱区和所述第二柱区的外部分以及布置在所述有源区域和所述外部分之间的内部分，其中在所述***区域的所述内部分和所述外部分之间的边界在紧靠所述边缘的两个邻近垂直侧边的所述***区域的拐角区中，基本上平行于所述两个垂直侧边之一或与所述边缘形成大约60°、45°或30°的角度。
4.如权利要求3所述的电荷补偿半导体器件，其中与所述有源区域比较，所述第一柱区的掺杂浓度在所述***区域的所述内部分中更低，和/或其中与所述有源区域比较，所述第二柱区的掺杂浓度在所述***区域的所述内部分中更低。
5.如权利要求1所述的电荷补偿半导体器件，其中在所述边缘和所述界面之间的水平距离除以在所述源极金属化和所述界面之间的水平距离是在从大约0.1到大约0.9的范围内。
6.如权利要求1所述的电荷补偿半导体器件，还包括下列中的至少一个：
-等电位区，其与所述漏极金属化欧姆接触并布置成紧靠所述边缘和所述第一表面，其中在所述界面和所述等电位区之间的水平距离除以在所述源极金属化和所述界面之间的水平距离是在从大约0.2到大约5的范围内；以及
-漏极区，其邻接在所述半导体主体的第二表面处的所述漏极金属化以及等电位区，所述漏极金属化与所述第一柱区欧姆接触并具有比所述第一柱区高的掺杂，所述等电位区与所述漏极金属化欧姆接触并布置成紧靠所述边缘和所述第一表面，其中在所述界面和所述等电位区之间的水平距离除以在所述第一表面和所述漏极区之间的垂直距离是在从大约0.5到大约3的范围内。
7.如权利要求6所述的电荷补偿半导体器件，其中所述等电位区包括布置在所述第一表面上的场板和邻接所述内在半导体区并具有比所述内在半导体区高的所述第一导电类型的掺杂剂的平均浓度的场停止区中的至少一个。
8.如权利要求6所述的电荷补偿半导体器件，其中所述连接区至少接近于所述场停止区延伸。
9.如权利要求1所述的电荷补偿半导体器件，其中所述第一柱区的掺杂浓度是所述内在半导体区的掺杂浓度的至少大约10倍。
10.如权利要求1所述的电荷补偿半导体器件，其中在所述***区域中的所述第二柱区中的至少一个基本上延伸到与所述有源区域中的所述第二柱区相同的深度内。
11.如权利要求1所述的电荷补偿半导体器件，其中在所述***区域中的所述第二柱区中的至少一个的垂直延伸低于在所述有源区域中的所述第二柱区的垂直延伸。
12.如权利要求1所述的电荷补偿半导体器件，其中在所述***区域中的所述第二柱区中的至少一个的掺杂浓度不同于在所述有源区域中的所述第二柱区的掺杂浓度。
13.如权利要求1所述的电荷补偿半导体器件，还包括可耗尽半导体区，其布置在所述连接区和所述第一表面之间，形成与所述连接区的pn结，具有比所述内在半导体区高的掺杂浓度。
14.一种电荷补偿半导体器件，包括：
-半导体主体，其包括第一表面、布置成与所述第一表面相对的第二表面、在基本上平行于所述第一表面的水平方向上给所述半导体主体定界的边缘、延伸到所述第二表面的第一导电类型的漏极区、有源区域以及布置在所述有源区域和所述边缘之间的***区域；
-源极金属化，其布置在所述第一表面上；以及
-漏极金属化，其布置在所述漏极区上并与所述漏极区欧姆接触，
在基本上正交于所述第一表面的垂直横截面中，所述电荷补偿半导体器件还包括：
-等电位区，其与所述漏极金属化欧姆接触并布置在所述***区域中并紧靠所述第一表面；
-低掺杂半导体区，其布置在所述***区域中并具有掺杂剂的第一浓度；以及
-多个第一柱区，其在所述有源区域和所述***区域中与所述第二柱区交替，所述第一柱区具有比掺杂剂的所述第一浓度高的第一导电类型的掺杂剂的第二浓度，所述第一柱区与所述漏极区欧姆接触，所述第二柱区具有第二导电类型并与所述源极金属化欧姆接触，所述第一柱区的最外边部分和第二柱区的最外边部分中的至少一个形成与所述低掺杂半导体区的界面，其中在所述界面和所述等电位区之间的水平距离除以在所述第一表面和所述漏极区之间的垂直距离是在从大约0.5到大约3的范围内。
15.如权利要求14所述的电荷补偿半导体器件，还包括下列中的至少一个：连接所述***区域的所述第二柱区的至少大部分的所述第二导电类型的第一可耗尽半导体区、具有高于掺杂剂的所述第一浓度的掺杂剂的浓度并布置在所述第一可耗尽半导体区和所述第一表面之间的所述第一导电类型的第二可耗尽半导体区、以及所述第二导电类型的多个主体区，所述主体区中的每一个在所述有源区域中具有比邻接的第二柱区高的掺杂浓度，且所述主体区的最外边部分具有比所述邻接的第一可耗尽半导体区高的掺杂浓度。
16.如权利要求14所述的电荷补偿半导体器件，其中所述等电位区包括布置在所述第一表面上的场板、邻接低掺杂半导体区并具有比掺杂剂的所述第一浓度高的掺杂剂的浓度的所述第一导电类型的场停止区、以及布置在所述场板和所述场停止区之间的多晶硅区中的至少一个。
17.如权利要求14所述的电荷补偿半导体器件，其中所述低掺杂半导体区具有小于大约1015cm-3的最大掺杂浓度。
18.如权利要求14所述的电荷补偿半导体器件，其中所述界面在水平位置处形成，在所述水平位置处，当额定击穿电压施加在所述源极金属化和所述漏极金属化之间时，在所述第一表面处的电压是所述电荷补偿半导体器件的额定击穿电压的至少大约五分之一。
19.一种用于制造电荷补偿半导体器件的方法，所述方法包括：
提供半导体主体，所述半导体主体包括第一表面、布置成与所述第一表面相对的第二表面、延伸到所述第二表面的第一导电类型的漏极区、有源区域以及围绕所述有源区域的***区域；
在基本上正交于所述第一表面的垂直横截面中，所述半导体主体包括：
-低掺杂半导体区，其布置在所述***区域中并具有掺杂剂的第一浓度；以及
-多个第一柱区，其在所述有源区域和所述***区域中与所述第二柱区交替，所述第一柱区具有比掺杂剂的第一浓度高的第一导电类型的掺杂剂的第二浓度，在邻接的第一柱区和第二柱区之间形成相应的pn结，所述第一柱区的最外边部分和所述第二柱区的最外边部分中的至少一个形成与所述低掺杂半导体区的界面；以及
-所述第二导电类型的连接区，其布置在所述***区域中并邻接所述***区域的所述第二柱区的至少大部分，所述方法还包括：
-在所述***区域中形成至少紧靠所述第一表面的等电位结构；
-在所述第一表面上形成与所述有源区域的所述第二柱区和与所述连接区欧姆接触的源极金属化；
-形成与所述源极金属化相对并与所述等电位结构和所述第一柱区欧姆接触的漏极金属化；以及
-切割所述半导体主体以形成在所述第一表面和所述第二表面之间延伸并围绕所述有源区域的边缘，
使得在所述界面和所述等电位结构之间的水平距离除以在所述第一表面和所述漏极区之间的垂直距离是在从大约0.5到大约3的范围内。
20.如权利要求19所述的方法，其中提供所述半导体主体包括下列中的至少一个：
-限定所述有源区域；
-限定所述***区域的外部分和所述***区域的内部分，所述内部分布置在所述有源区域和所述外部分之间，使得所述外部分的外边界基本上是矩形的，以及在所述***区域的所述内部分和所述外部分之间的边界紧靠基本上平行于所述外边界的线段的所述外边界的拐角或当从上面看时与所述线段形成大约60°、大约45°或大约30°的角度；
-使用包括第一开口的第一掩模形成所述第一柱区，所述第一开口在第一水平方向上从所述有源区域延伸到所述内部分中；以及使用包括第二开口的第二掩模形成所述第二柱区，所述第二开口在所述第一水平方向上从所述有源区域延伸到所述内部分中，其中与所述内部分比较，在基本上正交于所述第一方向的第二水平方向上的所述第一开口的水平延伸在所述有源区域中更大，和/或与所述内部分比较，所述第二开口的在所述第二水平方向上的水平延伸在所述有源区域中更大；以及
-与所述有源区域比较，在所述***区域的所述内部分中形成具有减小的掺杂浓度的所述第一柱区，以及与所述有源区域比较，在所述***区域的所述内部分中形成具有减小的掺杂浓度的所述第二柱区，使得所述第一柱区和所述第二柱区基本上平行于彼此，以及在所述***区域的所述内部分和所述外部分之间的边界在拐角区中，其中所述边缘的两个垂直侧边接近，所述边界基本上平行于所述两个垂直侧边之一或与所述边缘形成大约60°、45°或30°的角度。
CN201510360682.1A 2014-06-27 2015-06-26 电荷补偿结构及用于其的制造 Active CN105280711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/316987 2014-06-27
US14/316,987 US9281392B2 (en) 2014-06-27 2014-06-27 Charge compensation structure and manufacturing therefor

Publications (2)

Publication Number Publication Date
CN105280711A true CN105280711A (zh) 2016-01-27
CN105280711B CN105280711B (zh) 2019-02-22

Family

ID=54839955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510360682.1A Active CN105280711B (zh) 2014-06-27 2015-06-26 电荷补偿结构及用于其的制造

Country Status (3)

Country Link
US (1) US9281392B2 (zh)
CN (1) CN105280711B (zh)
DE (1) DE102015110112A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148558A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148557A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN112563142A (zh) * 2021-02-20 2021-03-26 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法
CN113437167A (zh) * 2020-03-20 2021-09-24 阿聚尔斯佩西太阳能有限责任公司 堆叠状的光子iii-v族半导体器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014109208A1 (de) * 2014-07-01 2016-01-07 Infineon Technologies Austria Ag Ladungskompensationsvorrichtung und ihre herstellung
DE102015110484B4 (de) * 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US9818828B2 (en) * 2016-03-09 2017-11-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate MOS devices
DE102016115758B3 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
DE102016115806A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Ladungskompensationshalbleitervorrichtungen
US10002920B1 (en) 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
US10355132B2 (en) * 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
DE102017130928A1 (de) 2017-12-21 2019-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kanalstopper-Gebiet
US11430862B2 (en) 2019-04-12 2022-08-30 Fuji Electric Co., Ltd. Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002205B2 (en) * 2000-02-09 2006-02-21 Fuji Electric Device Technology Co., Ltd. Super-junction semiconductor device and method of manufacturing the same
CN102623504A (zh) * 2012-03-29 2012-08-01 无锡新洁能功率半导体有限公司 具有新型终端结构的超结半导体器件及其制造方法
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936892B2 (en) * 1998-07-24 2005-08-30 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE10066053B4 (de) 2000-12-08 2006-03-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE10340131B4 (de) * 2003-08-28 2005-12-01 Infineon Technologies Ag Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP2006005275A (ja) 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
JP2007173418A (ja) 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4621708B2 (ja) 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法
JP2009004668A (ja) 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
US7875951B2 (en) * 2007-12-12 2011-01-25 Infineon Technologies Austria Ag Semiconductor with active component and method for manufacture
US8101997B2 (en) * 2008-04-29 2012-01-24 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
IT1397574B1 (it) 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US8476698B2 (en) 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002205B2 (en) * 2000-02-09 2006-02-21 Fuji Electric Device Technology Co., Ltd. Super-junction semiconductor device and method of manufacturing the same
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
CN102623504A (zh) * 2012-03-29 2012-08-01 无锡新洁能功率半导体有限公司 具有新型终端结构的超结半导体器件及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148558A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148557A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148558B (zh) * 2017-06-27 2021-08-10 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556B (zh) * 2017-06-27 2022-02-15 深圳尚阳通科技有限公司 超结器件及其制造方法
CN113437167A (zh) * 2020-03-20 2021-09-24 阿聚尔斯佩西太阳能有限责任公司 堆叠状的光子iii-v族半导体器件
CN113437167B (zh) * 2020-03-20 2023-07-14 阿聚尔斯佩西太阳能有限责任公司 堆叠状的光子iii-v族半导体器件
CN112563142A (zh) * 2021-02-20 2021-03-26 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法
CN112563142B (zh) * 2021-02-20 2021-06-04 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法

Also Published As

Publication number Publication date
US20150380542A1 (en) 2015-12-31
DE102015110112A1 (de) 2015-12-31
US9281392B2 (en) 2016-03-08
CN105280711B (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
US11888047B2 (en) Lateral transistors and methods with low-voltage-drop shunt to body diode
CN105280711A (zh) 电荷补偿结构及用于其的制造
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
TWI464885B (zh) 在金氧半場效電晶體元件中整合肖特基之結構及其方法
US7795638B2 (en) Semiconductor device with a U-shape drift region
US9418851B2 (en) Method for manufacturing a semiconductor device
TWI475614B (zh) 溝渠裝置結構及製造
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
CN106024857B (zh) 具有沟道截断环的半导体器件及生产其的方法
CN103311300B (zh) 电荷补偿半导体器件
CN104218087A (zh) 半导体器件及其制造方法
CN103311271B (zh) 电荷补偿半导体器件
US20160181416A1 (en) Charge-Compensation Device
US8742550B2 (en) Charge compensation semiconductor device
CN105280712A (zh) 电荷补偿器件及其制造
KR102088181B1 (ko) 반도체 트랜지스터 및 그 제조 방법
US9917180B2 (en) Trenched and implanted bipolar junction transistor
US20170154965A1 (en) Semiconductor Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant