CN216671641U - 一种具有混合栅电极结构的氮化镓常关型器件 - Google Patents

Abstract

本实用新型公开了一种具有混合栅电极结构的氮化镓常关型器件，该器件包括：依次设置于衬底层上的缓冲层、GaN沟道层、AlGaN层、P‑GaN帽层；设置于AlGaN层上的两个欧姆电极；设置于P‑GaN帽层上及P‑GaN帽层两侧的栅介质层；设置于欧姆电极与P‑GaN帽层两侧的栅介质层之间AlGaN层上的钝化层；设置于栅介质层上和填充栅介质层凹槽内的栅电极；其中，P‑GaN帽层上栅介质层上的栅电极和填充于若干凹槽内的栅电极构成MIS栅电极结构和肖特基栅电极结构的混合栅结构；P‑GaN帽层两侧的栅介质层上的栅电极和P‑GaN帽层两侧的栅介质层构成场板结构。本实用新型提高了器件栅电极的阈值电压，提高了器件的开关频率，同时提升了器件栅电极的长期可靠性。

Description

一种具有混合栅电极结构的氮化镓常关型器件

技术领域

本实用新型属于半导体功率器件技术领域，具体涉及一种具有混合栅电极结构的氮化镓常关型器件。

背景技术

以氮化镓(GaN)为代表的宽禁带半导体材料具有较高的临界击穿电场，可以在相同击穿电压下实现更低的电容及导通电阻，被公认为下一代功率器件材料。因此，发展氮化镓(GaN)功率器件替代传统的硅(Si)基器件是提高电能利用效率进而缓解能源危机的关键手段，有望在新兴市场中占有举足轻重的地位。作为氮化镓(GaN)代表器件，以AlGaN/GaN外延结构为基础的高电子迁移率晶体管(High electron mobility transistor，简称HEMT)，由于其独特的高迁移率二维电子气(Two-dimensional Electron Gas，简称2DEG)受到人们的广泛关注，并在高功率、高频等方面展现出卓越的性能。

常规AlGaN/GaN高电子迁移率晶体管(HEMT)为常开型器件，在实际工作中需要加载额外的栅电压截止沟道，造成了较复杂的电路设计以及不必要的功耗，同时还存在着较大的安全风险。鉴于常开型器件在实际操作中的不足，常关型AlGaN/GaN高电子迁移率晶体管(HEMT)成为发展的方向。目前，在众多方法中，利用P-GaN帽层实现常关型器件成为最为成熟的方案之一，并且成功实现商业化。通过与P-GaN接触类型不同，该类型常关型器件的栅电极结构又可以细分为欧姆栅电极，肖特基栅电极以及金属-介质层-半导体(Metal-Insulator-Semiconductor，简称MIS)栅电极。

但是，目前P-GaN帽层高电子迁移率晶体管(HEMT)栅电极的阈值电压维持在2V左右，无法达到实际操作中对栅电极阈值电压的要求。

实用新型内容

为了解决现有技术中存在的上述问题，本实用新型提供了一种具有混合栅电极结构的氮化镓常关型器件。本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型实施例提供了一种具有混合栅电极结构的氮化镓常关型器件，包括：衬底层；依次设置于衬底层上的缓冲层、GaN沟道层、AlGaN层和P-GaN帽层；

设置于所述AlGaN层上的两个欧姆电极；其中，所述两个欧姆电极分别设置于所述AlGaN层上表面的两端，所述P-GaN帽层设置于所述两个欧姆电极之间；

设置于所述P-GaN帽层上及所述P-GaN帽层两侧的栅介质层；其中，所述P-GaN帽层上的栅介质层上设置有若干间隔分布的凹槽，每个所述凹槽贯穿所述栅介质层至所述P-GaN帽层上表面；

设置于所述AlGaN层之上的钝化层，且所述钝化层位于所述欧姆电极与所述P-GaN帽层两侧的栅介质层之间；

设置于所述栅介质层上、填充于所述若干凹槽内的栅电极；其中，所述P-GaN帽层上的栅介质层上的栅电极和填充于所述若干凹槽内的栅电极构成MIS栅结构和肖特基栅结构的混合栅电极结构，所述P-GaN帽层两侧的栅介质层上的栅电极和所述P-GaN帽层两侧的栅介质层构成场板结构。

在本实用新型的一个实施例中，所述P-GaN帽层的厚度为50nm～150nm、掺杂浓度为1.0×10¹⁷cm^-3～1.0×10²¹cm^-3。

在本实用新型的一个实施例中，所述P-GaN帽层上的栅介质层的厚度为5nm～100nm。

在本实用新型的一个实施例中，每个所述凹槽的宽度为1μm～10μm，相邻凹槽之间的间隔为1μm～10μm。

在本实用新型的一个实施例中，所述P-GaN帽层两侧的栅介质层在垂直方向的厚度为55nm～250nm。

在本实用新型的一个实施例中，所述钝化层的厚度为5nm～1000nm。

在本实用新型的一个实施例中，还包括：

设置于所述栅电极以及所述欧姆电极上的Pad电极。

本实用新型的有益效果：

本实用新型提出的具有混合栅电极结构的氮化镓常关型器件，在常规P-GaN/AlGaN/GaN外延结构的基础上，栅电极采用MIS栅电极结构与肖特基栅电极结构相混合的栅电极结构，利用MIS栅电极结构提高了器件栅电极的阈值电压，结合肖特基栅电极结构的高电容高跨导的特性，使得实际操作中器件栅电极的阈值电压可达到3V；同时利用二维电子气沟道的高载流子迁移率，在维持器件栅电极的高阈值电压的情况下，进一步提高了常关型MIS栅电极结构器件的开关频率，同时栅电极两端与栅介质层形成场板结构，提升器件栅电极的长期可靠性。

以下将结合附图及实施例对本实用新型做进一步详细说明。

附图说明

图1是本实用新型实施例提供的一种具有混合栅电极结构的氮化镓常关型器件的结构示意图；

图2是本实用新型实施例提供的另一种具有混合栅电极结构的氮化镓常关型器件的结构示意图；

图3是本实用新型实施例提供的具有混合栅电极结构的氮化镓常关型器件的制备流程示意图；

图4a～图4i是本实用新型实施例提供的具有混合栅电极结构的氮化镓常关型器件的制备结构示意图；

图5是本实用新型实施例提供的另一种具有混合栅电极结构的氮化镓常关型器件的制备流程示意图。

附图标记说明：

1-衬底层；2-缓冲层；3-GaN沟道层；4-AlGaN层；5-P-GaN帽层；6-栅介质层；7-钝化层；8-欧姆电极；9-栅电极。

具体实施方式

下面结合具体实施例对本实用新型做进一步详细的描述，但本实用新型的实施方式不限于此。

实施例一

为了提高器件的阈值电压，本实用新型实施例提出了一种具有混合栅电极结构的氮化镓常关型器件，请参见图1，图1是本实用新型实施例提供的一种具有混合栅电极结构的氮化镓常关型器件的结构示意图，该器件包括：

衬底层1；

依次设置于衬底层1上的缓冲层2、GaN沟道层3和AlGaN层4；

设置于AlGaN层4上的P-GaN帽层5和两个欧姆电极8；其中，两个欧姆电极8分别设置于AlGaN层4上表面的两端，P-GaN帽层5设置于两个欧姆电极8之间；

设置于P-GaN帽层5上及P-GaN帽层5两侧的栅介质层6；其中，P-GaN帽层5上的栅介质层6上设置有若干间隔分布的凹槽，每个凹槽贯穿栅介质层6至P-GaN帽层5上表面；

设置于AlGaN层之上的钝化层7，且钝化层7位于欧姆电极与P-GaN帽层5两侧的栅介质层6之间；

设置于栅介质层6上、填充于若干凹槽内的栅电极；其中，P-GaN帽层5上的栅介质层6上的栅电极和填充于若干凹槽内的栅电极构成MIS栅结构和肖特基栅结构的混合栅电极结构，P-GaN帽层5两侧的栅介质层6上的栅电极和P-GaN帽层5两侧的栅介质层6构成场板结构。

具体而言，为了提高器件栅电极的阈值电压，本实用新型实施例以常规常关型MIS栅电极结构为基础，针对该结构中栅电极电容、跨导和开关频率较低的问题，在MIS栅电极结构中周期性的引入肖特基接触，提高常关型晶体管器件中栅电极电容、跨导以及开关频率，以提高器件栅电极的阈值电压，同时在栅电极周围利用栅金属和介质层形成场板结构，提升器件栅电极的长期可靠性。具体地：

本实用新型实施例在衬底层1上形成一P-GaN/AlGaN/GaN的外延异质结结构，在该外延异质结结构上设置有欧姆电极8，由P-GaN帽层5上的栅介质层6和该栅介质层6上的栅电极9构成的MIS栅电极结构及栅介质层6和填充于若干凹槽内与P-GaN帽层5接触的栅电极9构成的肖特基栅电极结构，形成周期性分布的MIS栅电极结构和肖特基栅电极结构的混合栅电极结构，以及P-GaN帽层5两侧的栅介质层6上的栅电极9和P-GaN帽层5两侧的栅介质层6构成的场板结构。形成的混合栅电极结构，在同一栅电极结构内集成了MIS栅电极和肖特基栅电极结构，在栅电极内部构成了MIS栅电极与肖特基栅电极周期排列的混合栅电极结构，其既提高了栅电极的阈值电压、栅电极漏电流，又提高了栅电极的跨导和转换速率，并且由于混合栅电极结构边缘利用栅介质层6上的栅金属和栅介质层6形成的场板结构，进一步增加了器件栅电极的长期可靠性。

优选地，衬底1为硅衬底。

优选地，缓冲层2厚度为0μm～5μm；GaN沟道层3的厚度为10nm～4000nm，GaN沟道层3为本征掺杂；AlGaN势垒层的厚度为10nm～25nm，AlGaN势垒层为本征掺杂。

优选地，P-GaN帽层5的厚度为50nm～150nm、掺杂浓度为1.0×10¹⁷cm^-3～1.0×10²¹cm^-3。

优选地，欧姆电极8为钛/铝/钛/金多层薄膜，厚度为200nm～500nm。

优选地，栅介质层6为氮化硅(SiN)，栅介质层6的厚度为5nm～100nm。

优选地，每个凹槽的宽度为1μm～10μm，相邻凹槽之间的间隔为1μm～10μm。

优选地，P-GaN帽层5两侧的栅介质层6在垂直方向的厚度为55nm～250nm。

优选地，钝化层7的厚度为5nm～1000nm。

优选地，栅电极9为钛/金多层薄膜，位于栅介质层6上的栅电极9的厚度为30nm～200nm。

本实用新型实施例的另一种可选方案，请参见图2，图2是本实用新型实施例提供的另一种具有混合栅电极结构的氮化镓常关型器件的结构示意图，该器件还包括：

设置于栅电极9上及欧姆电极8上的Pad电极。

优选地，Pad电极为金材质，Pad电极的厚度为0.1μm～5μm。

综上所述，本实用新型实施例提出的具有混合栅电极结构的氮化镓常关型器件，在常规P-GaN/AlGaN/GaN外延结构的基础上，P-GaN帽层5上的栅电极9采用MIS栅电极结构与肖特基栅电极结构相混合的栅电极结构，利用MIS栅电极结构提高了器件栅电极的阈值电压，结合肖特基栅电极结构的高电容高跨导的特性，使得实际操作中器件栅电极的阈值电压可达到3V；同时利用二维电子气沟道的高载流子迁移率，在维持器件栅电极高阈值电压的情况下，进一步提高了常关型MIS栅电极结构器件的开关频率，同时P-GaN帽层5两侧的栅介质层6上的栅电极9与P-GaN帽层5两侧的栅介质层6形成场板结构，提升器件栅电极的长期可靠性。

对于上述器件结构，可以采用如下制备方法进行制备，具体包括以下步骤：

S301、在衬底层1上依次形成缓冲层2、GaN沟道层3、AlGaN层4和P-GaN帽层5。

具体而言，请参见图4a，本实用新型实施例利用金属有机化学气相沉积法在衬底1表面依次沉积形成厚度为0μm～5μm的缓冲层2、厚度为10nm～4000nm的本征掺杂GaN沟道层3、厚度为10nm～25nm的本征掺杂AlGaN势垒层4、厚度为50nm～150nm、掺杂浓度为1.0×10¹⁷cm^-3～1.0×10²¹cm^-3的P-GaN帽层5。

S302、在包括衬底层1、缓冲层2、GaN沟道层3、AlGaN层4和P-GaN帽层5的整体结构中形成隔离区域，刻蚀隔离区域外的P-GaN帽层5、AlGaN层4和GaN沟道层3直至缓冲层2，形成器件之间的隔离。

具体而言，请参见图4b，本实用新型实施例采用光刻显影技术，用光刻胶作为掩膜层形成隔离区域，在包括衬底层1、缓冲层2、GaN沟道层3、AlGaN层4和P-GaN帽层5的整体结构中形成隔离区域，采用干法刻蚀技术刻蚀隔离区域外的P-GaN帽层、AlGaN势垒层和GaN沟道层3直至缓冲层2，形成器件间的隔离。

S303、在P-GaN帽层5上形成栅电极区域，刻蚀栅电极区域外的P-GaN帽层5直至AlGaN层4，栅电极区域的P-GaN帽层5。

具体而言，请参见图4c，本实用新型实施例采用光刻显影技术，用光刻胶作为掩膜层形成栅电极区域，在P-GaN帽层5上形成栅电极区域，采用干法刻蚀技术刻蚀栅电极区域外的P-GaN帽层5直至AlGaN层4，形成栅电极区域的P-GaN帽层5，即图1中所示P-GaN帽层5，后续步骤提到的所有P-GaN帽层5均为图1所示的在栅电极区域形成的P-GaN帽层5。

S304、在栅电极区域的P-GaN帽层5上及栅电极区域的P-GaN帽层5两侧沉积栅介质层6。

具体而言，请参见图4d，本实用新型实施例采用气相外延沉积技术在栅电极区域的P-GaN帽层5上沉积厚度为5nm～100nm的栅介质层6，及在P-GaN帽层5两侧沉积在垂直方向厚度为55nm～250nm的栅介质层6。其中，该栅介质层6可以为一层氮化硅(SiN)，但不局限于氮化硅。

S305、在未被栅介质层6覆盖的AlGaN层4上沉积钝化层7。

具体而言，请参见图4e，本实用新型实施例采用气相外延沉积技术在未被栅介质层6覆盖的AlGaN层4上沉积厚度为5nm～1000nm的钝化层7。其中，钝化层7可以为一层氮化硅(SiO₂)，但不局限于二氧化硅。

需要说明的是，本实用新型实施例S304沉积的栅介质层6和S305钝化层7可以是不同材质，也可以是相同材质，具体根据实际需要而沉积。若沉积的栅介质层6和钝化层7为同材质时，S304和S305可以采用一个步骤实现，无需分两个独立步骤实现。

S306、在钝化层7上形成欧姆区域，腐蚀欧姆区域内的钝化层7直至AlGaN层4。

具体而言，请参见图4f，本实用新型实施例采用光刻显影技术，用光刻胶作为掩膜层形成欧姆区域，在钝化层7上形成欧姆区域；采用湿法刻蚀技术，刻蚀欧姆区域内的钝化层7直至AlGaN层4，湿法刻蚀溶液为15％的HF溶液。本实用新型实施例通过湿法刻蚀提高欧姆区域的刻蚀精度。

S307、在AlGaN层4上依次沉积钛/铝/钛/金多层薄膜形成欧姆电极8。

具体而言，请参见图4g，本实用新型实施例采用磁控溅射法，在AlGaN层4上表面的两端依次沉积钛/铝/钛/金多层薄膜形成欧姆电极8。然后采用剥离方法将在AlGaN层4外的钛/铝/钛/金多层薄膜剥离，在氮气气氛中，进行热退火处理，退火温度为500℃～900℃，形成欧姆接触。

S308、在P-GaN帽层5上的栅介质层6上刻蚀若干间隔分布的凹槽，每个凹槽刻蚀直至P-GaN帽层5。

具体而言，请参见图4h，本实用新型实施例一种可选方案，采用光刻显影技术，用光刻胶作为掩膜层在P-GaN帽层5上的栅介质层6上形成凹槽区域；采用干法刻蚀技术，刻蚀凹槽区域内的栅介质层6形成若干间隔分布的凹槽，每个凹槽刻蚀直至P-GaN帽层5，形成肖特基栅电极位置。优选地，每个凹槽的宽度为1μm～10μm，相邻凹槽之间的间隔为1μm～10μm。

本实用新型实施例另一可选方案，在干法刻蚀过程中刻蚀凹槽区域外栅介质层6厚度的70％～80％之后，采用湿法刻蚀技术，刻蚀栅介质层6上肖特基栅电极位置，具体湿法刻蚀溶液为15％的HF溶液，刻蚀凹槽区域内剩余的栅介质层6直至P-GaN帽层5形成若干间隔分布的凹槽。本实用新型实施例通过湿法刻蚀可以提高凹槽的刻蚀精度。

干法或湿法刻蚀凹槽完成之后，采用快速退火技术，对如图4h所示的器件结构进行退火处理，退火温度为300℃～600℃，来提高栅介质层6与P-GaN帽层5(图1中的P-GaN帽层)的接触质量。

S309、在栅介质层6上、每个凹槽内依次沉积钛/金多层金属薄膜形成栅电极9；其中，P-GaN帽层5上的栅介质层6上和每个凹槽内形成的栅电极9构成MIS栅结构和肖特基栅结构的混合栅结构，P-GaN帽层5两侧的栅介质层6上的栅电极9和P-GaN帽层5两侧的栅介质层6构成场板结构。

具体而言，请参见图4i，本实用新型实施例采用磁控溅射法在栅介质层6上、每个凹槽内依次沉积钛/金多层薄膜形成栅电极9。然后采用剥离方法将栅电极区域外的金属剥离，P-GaN帽层5上的栅介质层6上和每个凹槽内形成的栅电极9构成MIS栅电极结构和肖特基栅电极结构的混合栅结构，P-GaN帽层5两侧的栅介质上的栅电极9和P-GaN帽层5两侧的栅介质6构成场板结构。栅电极9形成之后，采用快速退火技术，对如图4i所示的器件结构进行退火处理，退火温度为300℃～600℃，来提高栅电极9与P-GaN帽层5的接触质量。

本实用新型实施例提出的另一种可选方案，请参见图5，图5是本实用新型实施例提供的另一种具有混合栅电极结构的氮化镓常关型器件的制备流程示意图，在上述步骤S301～S309基础上，还包括：

S310、在栅电极9及欧姆电极8上形成Pad区域，在Pad区域内沉积金形成Pad电极10。

具体而言，请再参见图2，本实用新型实施例采用光刻显影技术，用光刻胶作为掩膜层在栅电极9及两个欧姆电极8上形成Pad区域，在Pad区域内采用磁控溅射法或电镀方法沉积金形成厚度为0.1μm～5μm的Pad电极10。

本实用新型实施例中提到的金属有机化学气相沉积法、磁控溅射法和剥离法等操作方法均为现有技术，此处不再赘述。

对于制备方法实施例而言，由于其基本相似于器件实施例，所以描述的比较简单，相关之处参见器件实施例的部分说明即可。

在本实用新型的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。

Claims (6)

1.一种具有混合栅电极结构的氮化镓常关型器件，其特征在于，包括：衬底层；依次设置于衬底层上的缓冲层、GaN沟道层和AlGaN层；

设置于所述AlGaN层上的P-GaN帽层和两个欧姆电极；其中，所述两个欧姆电极分别设置于所述AlGaN层上表面的两端，所述P-GaN帽层设置于所述两个欧姆电极之间；

设置于所述P-GaN帽层上及所述P-GaN帽层两侧的栅介质层；其中，所述P-GaN帽层上的栅介质层上设置有若干间隔分布的凹槽，每个所述凹槽贯穿所述栅介质层至所述P-GaN帽层上表面；

设置于所述AlGaN层之上的钝化层，且所述钝化层位于所述欧姆电极与所述P-GaN帽层两侧的栅介质层之间；

设置于所述栅介质层上、填充于所述若干凹槽内的栅电极；其中，所述P-GaN帽层上的栅介质层上的栅电极和填充于所述若干凹槽内的栅电极构成MIS栅结构和肖特基栅结构的混合栅电极结构，所述P-GaN帽层两侧的栅介质层上的栅电极和所述P-GaN帽层两侧的栅介质层构成场板结构。

2.根据权利要求1所述的具有混合栅电极结构的氮化镓常关型器件，其特征在于，所述P-GaN帽层上的栅介质层的厚度为5nm～100nm。

3.根据权利要求1所述的具有混合栅电极结构的氮化镓常关型器件，其特征在于，每个所述凹槽的宽度为1μm～10μm，相邻凹槽之间的间隔为1μm～10μm。

4.根据权利要求1所述的具有混合栅电极结构的氮化镓常关型器件，其特征在于，所述P-GaN帽层两侧的栅介质层在垂直方向的厚度为55nm～250nm。

5.根据权利要求1所述的具有混合栅电极结构的氮化镓常关型器件，其特征在于，所述钝化层的厚度为5nm～1000nm。

6.根据权利要求1所述的具有混合栅电极结构的氮化镓常关型器件，其特征在于，还包括：

设置于所述栅电极以及所述欧姆电极上的Pad电极。

Images