CN213366592U - 一种元器件引线框架结构 - Google Patents
一种元器件引线框架结构 Download PDFInfo
- Publication number
- CN213366592U CN213366592U CN202022802225.2U CN202022802225U CN213366592U CN 213366592 U CN213366592 U CN 213366592U CN 202022802225 U CN202022802225 U CN 202022802225U CN 213366592 U CN213366592 U CN 213366592U
- Authority
- CN
- China
- Prior art keywords
- pad
- lead
- frame structure
- lead frame
- package body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种元器件引线框架结构,包括上焊盘、下焊盘、上焊盘引出线和下焊盘引出线,所述上焊盘和下焊盘均水平设置,并上下间隔的设置,所述上焊盘和所述下焊盘上均设有至少一个上下贯穿其的连接孔,所述上焊盘引出线和下焊盘引出线相对设置,并分别与所述上焊盘和所述下焊盘连接。本实用新型提供一种元器件引线框架结构,其结构简单,能够将芯片与上焊盘和下焊盘牢固的焊接在一起,并防止了焊接部位空洞的产生,并对产品性能的保证与提升有一定的帮助。
Description
技术领域
本实用新型涉及贴片元器件加工辅助设备领域。更具体地说,本实用新型涉及一种元器件引线框架结构。
背景技术
随着生产自动化水平的不断提高与创新,如何提高生产效率、降低人工成本成为未来工业发展的主要课题之一。传统的插件元器件组装于PCB电路板上主要靠人工来实现,生产效率低下,一致性差,组装不良率高等不良现象制约着生产自动化水平的提高。同时,电路及元器件的集成化和产品小型化也是电子工业发展的一种趋势。插件电子产品相对与贴片电子产品更加占用组装空间。
将电路板上插件元器件切换为贴片元器件(此贴片元器件指具有绝缘包封外层或外壳的贴片元器件,包封外层或外壳通常以EMC注塑的方式制作而成),贴片元器件通过SMT制造工艺,与电路板自动化、高效率组装成为自动化生产的一种趋势。比如单层或多层陶瓷电容(包括低、中、高压瓷片电容、Y1/Y2陶瓷电容等)、薄膜电容、X电容、电解电容等、单层压敏电阻、热敏电阻、电感等被动元器件的贴片化。贴片元器件中,需要涉及到的引线框架的主要功能是为芯片提供机械支撑的载体,并作为导电介质内外连接芯片电路而形成电信号通路,以及与封装外壳一同向外散发芯片工作时产生热量的散热通路。同时,须确保在塑封过程中塑封料在不同位置的流动性好、填充致密度好,从而确保塑封体内外绝缘性能强,提升元器件在通电情况下耐电压和耐电流冲击能力。所以,引线框架端子与芯片的连接(焊接或粘结方式等)牢固、可靠性以及引线框架焊盘引出端在塑封体的结构分布会对元器件的性能产生影响。
实用新型内容
本实用新型的目的是提供一种元器件引线框架结构,其结构简单,能够将芯片与上焊盘和下焊盘牢固的焊接在一起,并防止了焊接部位空洞的产生,并对产品性能的保证与提升有一定的帮助。
本实用新型解决上述技术问题的技术方案如下:一种元器件引线框架结构,包括上焊盘、下焊盘、上焊盘引出线和下焊盘引出线,所述上焊盘和下焊盘均水平设置,并上下间隔的设置,所述上焊盘和所述下焊盘上均设有至少一个竖直设置的凸点或连接孔,所述上焊盘引出线和下焊盘引出线相对设置,并分别与所述上焊盘和所述下焊盘连接。
优选的是,所述的一种元器件引线框架结构中,还包括塑封体,所述塑封体将所述上焊盘、下焊盘、上焊盘引出线和下焊盘引出线包围成一个整体,所述上焊盘引出线和下焊盘引出线的一端分别与所述上焊盘和下焊盘连接,其另一端均穿出所述塑封体。
优选的是,所述的一种元器件引线框架结构中,所述塑封体由内部中空且上端开口的上塑封体和内部中空且下端开口的下塑封体拼接而成。
优选的是,所述的一种元器件引线框架结构中,所述上焊盘引出线包括第一水平部、第一竖直部和第一弧形部,所述第一水平部设置在所述下塑封体一侧,且其下端的高度低于所述下塑封体的下端的高度,所述第一竖直部的下端与所述第一水平部连接,其上端水平设有第一延伸部,所述第一延伸部穿过所述下塑封体并与设置在所述下塑封体内的所述第一弧形部的一端连接,所述第一弧形部的另一端向上弯曲延伸并与所述上焊盘连接。
优选的是,所述的一种元器件引线框架结构中,所述下塑封体上端的一侧设有与所述第一延伸部匹配的第一缺口,所述第一延伸部水平穿过所述第一缺口。
优选的是,所述的一种元器件引线框架结构中,所述第一水平部、第一竖直部、第一延伸部和第一弧形部为一体加工成型。
优选的是,所述的一种元器件引线框架结构中,所述下焊盘引出线包括第二水平部、第二竖直部和第二弧形部,所述第二水平部设置在所述下塑封体另一侧,且其下端的高度低于所述下塑封体的下端的高度,所述第二竖直部的下端与所述第二水平部连接,其上端水平设有第二延伸部,所述第二延伸部穿过所述下塑封体并与设置在所述上塑封体内的所述第二弧形部的一端连接,所述第二弧形部的另一端向下弯曲延伸并与所述下焊盘连接。
优选的是,所述的一种元器件引线框架结构中,所述下塑封体上端的另一侧设有与所述第二延伸部匹配的第二缺口,所述第二延伸部水平穿过所述第二缺口。
优选的是,所述的一种元器件引线框架结构中,所述第二水平部、第二竖直部、第二延伸部和第二弧形部为一体加工成型。
优选的是,所述的一种元器件引线框架结构中,所述上焊盘引出线和所述下焊盘引出线上均间隔设有多个通孔。
本实用新型的有益效果是:
1、本实用新型在上焊盘和下焊盘上均设有至少一个凸点或连接孔,提升了焊盘与芯片(不同形状的芯片)焊接时的牢固性,并防止了焊接部位空洞的产生;
2、本实用新型的上焊盘引出线和下焊盘引出线采用起翘、开孔(U型或其他形状开孔结构)结构,增大引线与芯片电极之间的距离(防止芯片电极与引线电场之间的相互影响,产生放电),同时减小在注塑过程中此位置的阻力,使注塑填充更加充分,从而增强了塑封料在此位置的填充体积致密度,加强了带电体内部的绝缘强度。
3、本实用新型的上焊盘引出线和下焊盘引出线起翘后从塑封体引出端位置引线外折远离芯片电极边,增大塑封体填充体积,增强此位置的绝缘强度。
本实用新型的其它优点、目标和特征将部分通过下面的说明体现,部分还将通过对本实用新型的研究和实践而为本领域的技术人员所理解。
附图说明
图1为本实用新型所述的元器件引线框架结构的结构示意图;
图2为本实用新型所述的元器件引线框架结构的俯视图。
具体实施方式
下面结合附图对本实用新型做进一步的详细说明,以令本领域技术人员参照说明书文字能够据以实施。
需要说明的是,在本实用新型的描述中,术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
图1-图2为本实用新型实施例提供的一种元器件引线框架结构,包括上焊盘1、下焊盘2、上焊盘引出线和下焊盘引出线,所述上焊盘1和下焊盘2均水平设置,并上下间隔的设置,所述上焊盘1和所述下焊盘2上均设有至少一个上下贯穿其的连接孔5,所述上焊盘引出线和下焊盘引出线相对设置,并分别与所述上焊盘1和所述下焊盘2连接。
该实施例中,在上焊盘1和下焊盘2上均设有至少一个上下贯穿其的连接孔5,再将芯片焊接在上焊盘1和下焊盘2之间时,焊接材料可以穿过连接孔5,从而通过连接孔5可以增强不同形状的芯片与上焊盘1和下焊盘2焊接时的牢固性。
优选地,作为本实用新型另外一个实施例,还包括塑封体,所述塑封体将所述上焊盘1、下焊盘2、上焊盘引出线和下焊盘引出线包围成一个整体,所述上焊盘引出线和下焊盘引出线的一端分别与所述上焊盘1和下焊盘2连接,其另一端均穿出所述塑封体;所述塑封体由内部中空且上端开口的上塑封体6和内部中空且下端开口的下塑封体7拼接而成。
该实施例中,塑封体由内部中空且上端开口的上塑封体6和内部中空且下端开口的下塑封体7拼接而成,便于塑封体的加工。
优选地,作为本实用新型另外一个实施例,所述上焊盘引出线包括第一水平部31、第一竖直部32和第一弧形部33,所述第一水平部31设置在所述下塑封体7一侧,且其下端的高度低于所述下塑封体7的下端的高度,所述第一竖直部32的下端与所述第一水平部31连接,其上端水平设有第一延伸部34,所述第一延伸部34穿过所述下塑封体7并与设置在所述下塑封体7内的所述第一弧形部33的一端连接,所述第一弧形部33的另一端向上弯曲延伸并与所述上焊盘1连接;所述下塑封体7上端的一侧设有与所述第一延伸部34匹配的第一缺口,所述第一延伸部34水平穿过所述第一缺口;所述第一水平部31、第一竖直部32、第一延伸部34和第一弧形部33为一体加工成型,其上均设置有通孔8。
该实施例中,上焊盘引出线采用起翘、开孔U型或其他形状开孔结构结构,增大引线与芯片电极之间的距离防止芯片电极与引线电场之间的相互影响,产生放电,同时减小在注塑过程中此位置的阻力,是注塑填充更加充分,从而增强了塑封料在此位置的填充体积致密度,加强了带电体外部的绝缘强度;本实施例的上焊盘引出线起翘后从塑封体引出端位置引线外折远离芯片电极边,增大塑封体填充体积,增强此位置的绝缘强度。
优选地,作为本实用新型另外一个实施例,所述下焊盘引出线包括第二水平部41、第二竖直部42和第二弧形部43,所述第二水平部41设置在所述下塑封体7另一侧,且其下端的高度低于所述下塑封体7的下端的高度,所述第二竖直部42的下端与所述第二水平部41连接,其上端水平设有第二延伸部44,所述第二延伸部44穿过所述下塑封体7并与设置在所述上塑封体6内的所述第二弧形部43的一端连接,所述第二弧形部43的另一端向下弯曲延伸并与所述下焊盘2连接;所述下塑封体7上端的另一侧设有与所述第二延伸部44匹配的第二缺口,所述第二延伸部44水平穿过所述第二缺口;所述第二水平部41、第二竖直部42、第二延伸部44和第二弧形部43为一体加工成型,其上均设置有通孔8。
该实施例中,下焊盘引出线采用起翘、开孔U型或其他形状开孔结构结构,增大引线与芯片电极之间的距离防止芯片电极与引线电场之间的相互影响,产生放电,同时减小在注塑过程中此位置的阻力,是注塑填充更加充分,从而增强了塑封料在此位置的填充体积致密度,加强了带电体外部的绝缘强度;本实施例的下焊盘引出线起翘后从塑封体引出端位置引线外折远离芯片电极边,增大塑封体填充体积,增强此位置的绝缘强度。
尽管本实用新型的实施方案已公开如上,但其并不仅仅限于说明书和实施方式中所列运用,它完全可以被适用于各种适合本实用新型的领域,对于熟悉本领域的人员而言,可容易地实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本实用新型并不限于特定的细节和这里示出与描述的实施例。
Claims (10)
1.一种元器件引线框架结构,其特征在于,包括上焊盘(1)、下焊盘(2)、上焊盘引出线和下焊盘引出线,所述上焊盘(1)和下焊盘(2)均水平设置,并上下间隔的设置,所述上焊盘(1)和所述下焊盘(2)上均设有至少一个竖直设置的凸点或连接孔(5),所述上焊盘引出线和下焊盘引出线相对设置,并分别与所述上焊盘(1)和所述下焊盘(2)连接。
2.如权利要求1所述的一种元器件引线框架结构,其特征在于,还包括塑封体,所述塑封体将所述上焊盘(1)、下焊盘(2)、上焊盘引出线和下焊盘引出线包围成一个整体,所述上焊盘引出线和下焊盘引出线的一端分别与所述上焊盘(1)和下焊盘(2)连接,其另一端均穿出所述塑封体。
3.如权利要求2所述的一种元器件引线框架结构,其特征在于,所述塑封体由内部中空且上端开口的上塑封体(6)和内部中空且下端开口的下塑封体(7)拼接而成。
4.如权利要求3所述的一种元器件引线框架结构,其特征在于,所述上焊盘引出线包括第一水平部(31)、第一竖直部(32)和第一弧形部(33),所述第一水平部(31)设置在所述下塑封体(7)一侧,且其下端的高度低于所述下塑封体(7)的下端的高度,所述第一竖直部(32)的下端与所述第一水平部(31)连接,其上端水平设有第一延伸部(34),所述第一延伸部(34)穿过所述下塑封体(7),并与设置在所述下塑封体(7)内的所述第一弧形部(33)的一端连接,所述第一弧形部(33)的另一端向上弯曲延伸,并与所述上焊盘(1)连接。
5.如权利要求4所述的一种元器件引线框架结构,其特征在于,所述下塑封体(7)上端的一侧设有与所述第一延伸部(34)匹配的第一缺口,所述第一延伸部(34)水平穿过所述第一缺口。
6.如权利要求4所述的一种元器件引线框架结构,其特征在于,所述第一水平部(31)、第一竖直部(32)、第一延伸部(34)和第一弧形部(33)为一体加工成型。
7.如权利要求3所述的一种元器件引线框架结构,其特征在于,所述下焊盘引出线包括第二水平部(41)、第二竖直部(42)和第二弧形部(43),所述第二水平部(41)设置在所述下塑封体(7)另一侧,且其下端的高度低于所述下塑封体(7)的下端的高度,所述第二竖直部(42)的下端与所述第二水平部(41)连接,其上端水平设有第二延伸部(44),所述第二延伸部(44)穿过所述下塑封体(7),并与设置在所述上塑封体(6)内的所述第二弧形部(43)的一端连接,所述第二弧形部(43)的另一端向下弯曲延伸,并与所述下焊盘(2)连接。
8.如权利要求7所述的一种元器件引线框架结构,其特征在于,所述下塑封体(7)上端的另一侧设有与所述第二延伸部(44)匹配的第二缺口,所述第二延伸部(44)水平穿过所述第二缺口。
9.如权利要求7所述的一种元器件引线框架结构,其特征在于,所述第二水平部(41)、第二竖直部(42)、第二延伸部(44)和第二弧形部(43)为一体加工成型。
10.如权利要求1-9任一项所述的一种元器件引线框架结构,其特征在于,所述上焊盘引出线和所述下焊盘引出线上均间隔设有多个通孔(8)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022802225.2U CN213366592U (zh) | 2020-11-27 | 2020-11-27 | 一种元器件引线框架结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022802225.2U CN213366592U (zh) | 2020-11-27 | 2020-11-27 | 一种元器件引线框架结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213366592U true CN213366592U (zh) | 2021-06-04 |
Family
ID=76137231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022802225.2U Active CN213366592U (zh) | 2020-11-27 | 2020-11-27 | 一种元器件引线框架结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213366592U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114914645A (zh) * | 2022-05-05 | 2022-08-16 | 福建火炬电子科技股份有限公司 | 一种多芯组电容滤波器及其生产方法 |
-
2020
- 2020-11-27 CN CN202022802225.2U patent/CN213366592U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114914645A (zh) * | 2022-05-05 | 2022-08-16 | 福建火炬电子科技股份有限公司 | 一种多芯组电容滤波器及其生产方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6816358B2 (en) | Chip-type solid electrolytic capacitor having a terminal of a unique shape and method of producing the same | |
EP0966007B1 (en) | Chip type solid electrolytic capacitor and its manufacturing method | |
US7320924B2 (en) | Method of producing a chip-type solid electrolytic capacitor | |
CN100479076C (zh) | 固态电解电容器及其制造方法 | |
US6040229A (en) | Method for manufacturing a solid electrolytic capacitor array | |
US20200135386A1 (en) | Inductor with an electrode structure | |
CN213366592U (zh) | 一种元器件引线框架结构 | |
CN105914036A (zh) | 一种低esl的多层陶瓷电容器 | |
CN111933635B (zh) | 电源模组封装结构和电源模组封装方法 | |
CN107958786A (zh) | 堆叠型固态电解电容器封装结构及其制作方法 | |
CN116487362A (zh) | 电子器件的封装结构及其制作方法 | |
CN214123718U (zh) | 一种表面安装型固态铝电解电容器 | |
JP3175609B2 (ja) | チップ型電子部品 | |
JP2007013043A (ja) | 電子素子搭載用電極アセンブリ及びこれを用いた電子部品、並びに固体電解コンデンサ | |
CN209526080U (zh) | 智能功率模块 | |
JP5931101B2 (ja) | タンタルキャパシタ及びその製造方法 | |
CN111524702A (zh) | 一种串联电容的制作方法及可贴装的串联电容 | |
CN220585010U (zh) | 一种注塑导线弯脚电子元件 | |
CN211295085U (zh) | 一种多芯片串联封装结构 | |
CN221596200U (zh) | 一种贴片式电子元件 | |
CN212648076U (zh) | 固体电解电容器 | |
CN211980432U (zh) | 一种可贴装的串联电容 | |
CN212485337U (zh) | 一种稳定型薄片三极管结构 | |
CN112687471B (zh) | 一种表面安装型固态铝电解电容器及其制备方法 | |
CN216212915U (zh) | 端电极片式固体电解质钽电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |