CN211980432U - 一种可贴装的串联电容 - Google Patents

Abstract

本实用新型提出了一种可贴装的串联电容，包括：绝缘涂装层、瓷介芯片、引线、焊料和金属电极面；正面金属电极面覆盖在瓷介芯片的正面上，背面金属电极面包括第一背面金属电极面和第二背面金属电极面，均覆盖在瓷介芯片的背面上；引线包括第一引线和第二引线，第一引线和第二引线通过焊料分别焊接在第一背面金属电极面和第二背面金属电极面上；绝缘涂装层包封在进行金属电极面覆盖和引线焊接后的瓷介芯片的外部；本实用新型实现了将原设计电路板上的两只电容串联变成只安装一只此串联电容，从而在电路板上只需一次贴装动作，减少一次插装和焊接动作，节约了时间，提高了生产效率；并适用于表面贴装，在电路板上安装时可减小安装空间位置。

Description

一种可贴装的串联电容

技术领域

本实用新型涉及电子元器件领域，尤其涉及一种可贴装的串联电容。

背景技术

在电路板上设计元器件安装中，为了保证元器件的可靠性，通常将两个瓷介电容器串联在电路板线路上。如下图1所示，传统的电容内有一个圆片瓷介芯片，两面金属电极化后焊接引线，外部包封绝缘涂装层，形成一个电容。由于设计的电路板线路上需串联两个瓷介电容，因此在电路板线路上安装瓷介电容时，需留足够的空间给两个电容，并且电路板正面装电容，引线穿过电路板后，焊接在电路板背面上，两面都要利用，在安装电容时需进行两次插装，效率较低。

实用新型内容

本实用新型提供了一种可贴装的串联电容，实现只需进行一次贴装动作，减少了一次插装和焊接动作，节约了时间，提高了生产效率；并适用于表面贴装，在电路板上安装时可减小安装空间位置。

为了解决上述技术问题，本实用新型实施例提供了一种可贴装的串联电容，包括：绝缘涂装层、瓷介芯片、引线、焊料和金属电极面；

所述金属电极面包括正面金属电极面和背面金属电极面，所述正面金属电极面包括第一正面金属电极面和第二正面金属电极面，所述第一正面金属电极面和第二正面金属电极面均覆盖在所述瓷介芯片的正面上，所述瓷介芯片的正面包括第一正面和第二正面；所述第一正面金属电极面覆盖在所述第一正面上，所述第二正面金属电极面覆盖在所述第二正面上，所述第一正面金属电极面和所述第二正面金属电极面通过导体材料相连接；

所述背面金属电极面包括第一背面金属电极面和第二背面金属电极面，所述第一背面金属电极面和所述第二背面金属电极面均覆盖在所述瓷介芯片的背面上；所述引线包括第一引线和第二引线，所述第一引线和所述第二引线通过所述焊料分别焊接在所述第一背面金属电极面和所述第二背面金属电极面上；所述绝缘涂装层包封在进行金属电极面覆盖和引线焊接后的瓷介芯片的外部。

作为优选方案，所述引线为直线引线或弯脚引线。

作为优选方案，所述引线方向根据使用要求在同一平面内可向各方向引出。

作为优选方案，所述引线为圆柱型可焊接导体或扁平型可焊接导体。

作为优选方案，所述第一背面金属电极面和所述第二背面金属电极面对称覆盖在所述瓷介芯片的背面上。

作为优选方案，所述第一背面金属电极面和所述第二背面金属电极面之间设有间隔距离。

作为优选方案，所述间隔距离带有凹槽。

作为优选方案，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度。

作为优选方案，所述凹槽的宽度大于0，且小于所述瓷介芯片的宽度。

作为优选方案，所述瓷介芯片的形状包括：长方体、圆柱体、纺锤体或哑铃型。

相比于现有技术，本实用新型实施例具有如下有益效果：

1、本实用新型技术方案将正面金属电极面覆盖在瓷介芯片的正面上，并在瓷介芯片的背面进行两部分的电极化形成两部分电极面后分别引出导体引线，形成一个具有串联效果的瓷介电容，实现在电路板上安装电容时只需进行一次贴装动作，减少了一次插装和焊接动作，节约了时间，提高了生产效率；并适用于表面贴装，在电路板上安装时可减小安装空间位置。

2、通过在瓷介芯片的背面进行电极化的两部分电极面中间设置凹槽，加大两电极面间隔距离，可以防止爬电情况出现，提高本串联电容的实用性。

附图说明

图1：为现有技术中的电容元件的结构示意图；

图2：为本实用新型实施例中的可贴装的串联电容的正面结构示意图；

图3：为本实用新型实施例中的可贴装的串联电容的背面结构示意图；

图4：为本发明实施例中的可贴装的串联电容带弯脚引线的轮廓示意图；

其中，说明书附图的附图标记如下：

①、绝缘涂装层；②、瓷介芯片；③、引线；④、焊料；⑤、金属电极面；⑥、弯脚引线(又称弯脚基片)。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参照图2-3，本实用新型优选实施例提供了一种可贴装的串联电容，包括：绝缘涂装层、瓷介芯片、引线、焊料和金属电极面；

所述金属电极面包括正面金属电极面和背面金属电极面，所述正面金属电极面覆盖在所述瓷介芯片的正面上，所述背面金属电极面包括第一背面金属电极面和第二背面金属电极面，所述第一背面金属电极面和所述第二背面金属电极面均覆盖在所述瓷介芯片的背面上；所述引线包括第一引线和第二引线，所述第一引线和所述第二引线通过所述焊料分别焊接在所述第一背面金属电极面和所述第二背面金属电极面上；所述绝缘涂装层包封在进行金属电极面覆盖和引线焊接后的瓷介芯片的外部。其中，导体引线方向根据使用要求在同一平面内可向各方向引出。

在优选实施例中，所述第一背面金属电极面和所述第二背面金属电极面对称覆盖在所述瓷介芯片的背面上，所述第一背面金属电极面和所述第二背面金属电极面之间设有间隔距离。在本实施例中，所述间隔距离带有凹槽。

应当说明的是，在上述任一实施例中，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度；所述凹槽的宽度大于0，且小于所述瓷介芯片的宽度。

在上述任一实施例中，所述瓷介芯片的形状包括：长方体、圆柱体、纺锤体或哑铃型。

具体地，本实用新型优选实施例的串联电容内有一个长方体的瓷介芯片，一面(正面)全部金属电极化或分对称的两部分金属电极化，两部分金属电极化必须用导体材料连接，且与背面对称的两部分金属电极化的位置、形状、大小相当；另一对面(背面)的金属电极化分对称的两部分，中间有用于增加两边电极间隔的带有凹槽距离，防止爬电，再在两边的电极面上焊接引线。整个电极化后的芯片外部包封绝缘涂装层，形成一个具有串联效果的可贴装电容。

本实用新型优选实施例在一个瓷介芯片上设计凹槽(防爬电)，并通过合理的电极面布置，再在芯片同一面被有两个相互不连接的电极面上分别引出导体引线。通过绝缘涂装后则可形成一个具有串联效果的瓷介电容。新的串联电容与原电容产品的外观形状不同，原电容主体外观形状为椭球体，引线从电容的两侧面引出，适合在电路板上插装；新的电容主体外观为长方体，且引线在电容的同一个侧面，适于在电路板上表面贴装(亦可插装)。本实用新型的Y电容在电路板线路上安装时具有两个优点。第一、本实用新型的电容适于表面贴装，在电路板上安装时可减小安装空间位置；当然，如果电路板的空间位置足够，亦可将引线加长进行插装；第二、电路板上安装两个原电容，则需进行两次插装和焊接动作；现将新的电容安装在电路板上，则只需进行一次贴装动作，减少了一次插装和焊接动作，节约了时间，提高了生产效率。

本实用新型实施例还提供了一种串联电容的制作方法，用于制作如上述实施例中任一项所述的可贴装的串联电容，其步骤包括：

S1，对瓷介芯片的正面进行金属电极化形成正面金属电极面。所述瓷介芯片的正面包括第一正面和第二正面，对所述第一正面进行金属电极化形成第一正面金属电极面，对所述第二正面进行金属电极化形成第二正面金属电极面，并通过导体材料将所述的第一正面金属电极面和第二正面金属电极面连接。

应当说明的是，正面金属电极化可以是整个正面，亦可以将正面分为两个对称的金属电极面，但两个金属电极面必须用导电体连接，同时两个正面金属电极面与两个背面金属电极面大小、形状、位置相对应，不能相差太大。

S2，将瓷介芯片的背面分为第一背面和第二背面，对所述第一背面进行金属电极化形成第一背面金属电极面，对所述第二背面进行金属电极化形成第二背面金属电极面。

S3，通过焊料将第一引线焊接在所述第一背面金属电极面上，以及将第二引线焊接在所述第二背面金属电极面上，得到电极化后的瓷介芯片；其中，导体引线方向根据使用要求在同一平面内可向各方向引出。

S4，对所述电极化后的瓷介芯片包封绝缘涂装层，形成具有串联效果的可贴装电容。

在优选实施例中，所述第一背面金属电极面和所述第二背面金属电极面对称覆盖在所述瓷介芯片的背面上，所述第一背面金属电极面和所述第二背面金属电极面之间设有间隔距离。在本实施例中，所述间隔距离带有凹槽。

应当说明的是，在上述任一实施例中，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度；所述凹槽的宽度大于0，且小于所述瓷介芯片的宽度。

在上述任一实施例中，所述瓷介芯片的形状包括：长方体、圆柱体、纺锤体或哑铃型。

本实用新型通过在现有生产技术的条件下，通过对陶瓷介质芯片的结构设计和适合的工艺生产加工，将一个长方体(圆柱体、纺锤体、哑铃型等)的瓷介芯片进行合理的金属电极化，并在同一侧引出两根导体引线后，对瓷介芯片进行绝缘体涂覆封装，形成一个单独的具有串联效果的可表面贴装的瓷介电容。该串联瓷介电容在电路板上进行表面贴装后，能够替代现有两个单独的瓷介电容插装串联后的效果，从而节省电路板后封装的空间，同时将后封装时的两次插件焊接过程变成一次表面贴装过程，减少了作业时间，提高了生产效率。

本实用新型创造的电容与现有电容对比：

现有电容串联在电路板线路上，需留足够的空间给两个电容，并且电路板正面装电容，引线穿过电路板后，焊接在电路板反面上，电路板两面都要利用。而且，安装电容时需进行两次插装，效率较低。

本实用新型创造的电容在一个瓷介芯片上形成具有串联效果的瓷介电容。新的串联电容与原电容产品的外观形状不同，原电容主体外观形状为椭球体，引线从电容两侧引出，适合在电路板上插装；新的电容主体外观为长方体，引线较短(亦可根据使用需要将引线加长，在电路板上插装)，且在电容的同一个侧面出引线，适于在电路板上表面贴装。

本实用新型的电容在电路板线路上安装时具有两个优点。第一、本实用新型的电容适于表面贴装，在电路板上安装时可减小安装空间位置；第二、电路板上安装两个原电容，则需进行两次插装和焊接动作；现将新的电容安装在电路板上，则只需进行一次贴装动作，减少了一次插装和焊接动作，节约了时间，提高了生产效率。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围。特别指出，对于本领域技术人员来说，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种可贴装的串联电容，其特征在于，包括：绝缘涂装层、瓷介芯片、引线、焊料和金属电极面；

所述金属电极面包括正面金属电极面和背面金属电极面，所述正面金属电极面包括第一正面金属电极面和第二正面金属电极面，所述第一正面金属电极面和第二正面金属电极面均覆盖在所述瓷介芯片的正面上，所述瓷介芯片的正面包括第一正面和第二正面；所述第一正面金属电极面覆盖在所述第一正面上，所述第二正面金属电极面覆盖在所述第二正面上，所述第一正面金属电极面和所述第二正面金属电极面通过导体材料相连接；

所述背面金属电极面包括第一背面金属电极面和第二背面金属电极面，所述第一背面金属电极面和所述第二背面金属电极面均覆盖在所述瓷介芯片的背面上；所述引线包括第一引线和第二引线，所述第一引线和所述第二引线通过所述焊料分别焊接在所述第一背面金属电极面和所述第二背面金属电极面上；所述绝缘涂装层包封在进行金属电极面覆盖和引线焊接后的瓷介芯片的外部。

2.如权利要求1所述的可贴装的串联电容，其特征在于，所述引线为直线引线或弯脚引线；所述引线方向根据使用要求在同一平面内可向各方向引出。

3.如权利要求1所述的可贴装的串联电容，其特征在于，所述引线为圆柱型可焊接导体或扁平型可焊接导体。

4.如权利要求1所述的可贴装的串联电容，其特征在于，所述第一背面金属电极面和所述第二背面金属电极面对称覆盖在所述瓷介芯片的背面上。

5.如权利要求4所述的可贴装的串联电容，其特征在于，所述第一背面金属电极面和所述第二背面金属电极面之间设有间隔距离。

6.如权利要求5所述的可贴装的串联电容，其特征在于，所述间隔距离带有凹槽。

7.如权利要求6所述的可贴装的串联电容，其特征在于，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度。

8.如权利要求6所述的可贴装的串联电容，其特征在于，所述凹槽的宽度大于0，且小于所述瓷介芯片的宽度。

9.如权利要求1至8中任一项所述的可贴装的串联电容，其特征在于，所述瓷介芯片的形状包括：长方体、圆柱体、纺锤体或哑铃型。

Images