CN212435673U - 锁相环电路及其校准电路和芯片 - Google Patents
锁相环电路及其校准电路和芯片 Download PDFInfo
- Publication number
- CN212435673U CN212435673U CN202021260515.2U CN202021260515U CN212435673U CN 212435673 U CN212435673 U CN 212435673U CN 202021260515 U CN202021260515 U CN 202021260515U CN 212435673 U CN212435673 U CN 212435673U
- Authority
- CN
- China
- Prior art keywords
- circuit
- filter
- band
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003379 elimination reaction Methods 0.000 claims abstract description 38
- 230000008030 elimination Effects 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims description 24
- 238000001914 filtration Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 15
- 230000010355 oscillation Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型提供了一种锁相环电路及其校准电路和芯片，所述锁相环电路包括首尾依次相连的鉴频鉴相器、电荷泵、滤波电路、压控振荡器和环路分频器，其中，所述滤波电路包括相互连接的低通滤波器和带阻滤波器。其能够减小锁相环的参考杂散。
Description
技术领域
本实用新型涉及与集成电路相关的锁相环技术，具体涉及一种锁相环电路及其校准电路和芯片。
背景技术
PLL的英文全称是Phase Locked Loop，中文名称“锁相环”。锁相环在时钟恢复，频率综合等方面有广泛的应用。PLL的结构有很多种，其中一种在集成电路中得到广泛应用的架构是CCPLL(Charge-Pump PLL，电荷泵锁相环)，如图1所示，CPPLL的基本功能是倍频(或称为频率综合)：其输入信号是一个具有固定频率的时钟信号，称为参考时钟；其输出是另一个时钟信号，输出时钟频率和输入频率之间满足
的关系，其中的N是由环路分频器决定的分频系数。
CPPLL包括部件：PFD(phase-frequency-detector，鉴频鉴相器)，CP(charge-pump，电荷泵)，LPF(low-pass-filter，低通滤波器)，VCO(voltage-controlled-oscillator，压控振荡器)，Loop Divider(环路分频器)，每个部件的功能如下：
PFD负责比较输入时钟和反馈时钟的相位/频率差，并输出一串与相位/频率误差成线性关系的脉冲；
CP接收到PFD输出的脉冲串，根据这些脉冲串的“超前-滞后”关系，将其转换为相应的电流脉冲信号，给到后面的LPF模块里面；
LPF用于滤除CP传递的电流脉冲中的高频成分，只保留低频信息；
VCO根据经过LPF过滤后的电压作为控制信号，控制VCO输出相应频率的时钟；
Loop Divider负责把VCO输出的时钟分频，分频系数为N，N可以是整数或者分数。
简单来说，CPPLL是针对“相位”的反馈***，把输入相位的变化按照设定的参数转换到输出，相位对时间的微分即为频率，所以最终实现了倍频功能。
CPPLL存在的其中一个问题，是所谓的“参考杂散”，图2所示为简化版的“PFD+CP+LPF”的电路示意图以及工作波形：A是参考时钟，B是反馈时钟，是PFD输出的脉冲信号，该脉冲信号作用于开关S1,S2，控制灌电流I1和拉电流I2开启或关闭，电流流到电容CP上面，形成VCO的控制电压。从这个过程可以看到，PFD的相位比较是按照参考时钟的周期进行的，这导致VCO的控制电压存在周期性的纹波，尤其考虑到PFD/CP这些部件的不匹配，LPF电容的非理想(例如漏电)等因素，进一步加剧了VCO电压的纹波特性。
VCO是由电压控制的振荡器，控制电压的变化会反映到振荡频率上面，令输出时钟的频率发生周期性的变化，这就是所谓的参考杂散，从输出时钟的相位功率谱密度上看，就是在参考时钟频率偏移处出现一个毛刺。这个毛刺导致输出时钟的纯度变差，例如在射频通信应用中，LO-PLL的毛刺可能导致倒易混频，影响RX的接收质量。
实用新型内容
有鉴于上述参考杂散的问题，本实用新型的目的在于提供一种锁相环电路及其校准电路和芯片，其能够减小锁相环的参考杂散。
上述目的由以下方案实现：
第一方面，本实用新型提供了一种锁相环电路，所述锁相环电路包括首尾依次相连的鉴频鉴相器、电荷泵、滤波电路、压控振荡器和环路分频器，其中，所述滤波电路包括相互连接的低通滤波器和带阻滤波器。
具体的，所述低通滤波器为二阶RC滤波器。
具体的，所述带阻滤波器为双T型滤波器。
具体的，所述带阻滤波器内嵌于所述低通滤波器。
第二方面，本实用新型提供了一种上述滤波电路的校准电路，包括依次连接的放大器组件和微处理器，其中，所述放大器组件与带阻滤波器组成RC振荡电路，微处理器采集RC振荡电路输出的频率信号，与参考频率对比，并根据对比结果校准所述带阻滤波器。
具体的，所述放大器组件包括第一分压电阻、第二分压电阻、放大器和反馈电阻，其中，
第一分压电阻一端与偏置电压连接，另一端分别与放大器同相输入端、第二分压电阻连接；
放大器的反相输入端与带阻滤波器输入端连接，输出端与带阻滤波器输出端连接，并通过反馈电阻连接至同相输入端。
具体的，所述放大器包括运放电路和AGC电路，所述运放电路包括相互连接的第一级运放电路和第二级运放电路，所述AGC电路耦合到第二级运放电路。
具体的，所述AGC电路包括第一场效应管和第二场效应管，其中，
第一场效应管栅极与第二级运放电路的输出端连接，源极与第二级运放电路的输入端连接，漏极与偏置电压连接；
第二场效应管栅极与第二级运放电路的输出端连接，源极与第二级运放电路的输入端连接，漏极接地。
具体的，所述根据对比结果校准所述带阻滤波器具体为，根据对比结果，调整带阻滤波器的电阻阻值。
具体的，所述校准电路还包括比较器，所述放大器组件通过比较器与微处理器连接，比较器的输入端与放大器组件的输出端连接，输出端与微处理器连接。
具体的，所述带阻滤波器的输入端和输出端分别通过开关与所述校准电路连接。
具体的，所述带阻滤波器的输入端和输出端分别通过开关与电荷泵、压控振荡器连接。
第三方面，本实用新型提供了一种集成电路芯片，该集成电路芯片包括上述锁相环电路和校准电路。
本实用新型第一方面提供的锁相环电路，在传统LPF中添加了带阻滤波器，改变了原有LPF传递函数，进而改变了PLL环路特性，在保持输出频率稳定性的前提下，衰减了CP电流的周期抖动，减小了PLL参考杂散。
另外本实用新型第二方面提供的校准电路，电路实现手段简便，基于双T形带阻滤波器的原始结构，与放大器组件结合组成RC振荡电路，通过微处理器采集比较器输出的振荡频率，对比参考频率以调整带阻滤波器电阻元件阻值进行校准，并在放大器组件内部引入了自动增益控制，实现了锁相环振荡频率的精确校准。
附图说明
附图1为现有技术中的CCPLL电路架构示意图。
附图2为现有技术CCPLL中PFD+CP+LPF的电路示意图。
附图3为本实用新型提供的锁相环电路架构示意图。
附图4为本实用新型提供的低通滤波器的具体电路图。
附图5为本实用新型提供的带阻滤波器的具体电路图。
附图6为本实用新型提供的低通滤波器与带阻滤波器的位置关系示意图。
附图7A为低通滤波器与带阻滤波器的另一种位置关系示意图。
附图7B为低通滤波器与带阻滤波器的另一种位置关系示意图。
附图8为本实用新型提供的校准电路架构示意图。
附图9为本实用新型提供的校准电路的具体电路示意图。
附图10为本实用新型提供的校准电路进一步的具体电路示意图。
附图11为本实用新型提供的校准电路中放大器的具体电路图。
附图12为本实用新型提供的校准电路和锁相环滤波电路的连接关系示意图。
具体实施方式
下面将结合本实用新型中附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分，而不是全部。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。基于本实用新型，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施手段，都属于本实用新型保护的范围。
针对现有锁相环存在的参考杂散问题，本实用新型提供了一种减少锁相环参考杂散的滤波电路，参照图3所示，所述锁相环电路包括首尾依次相连的鉴频鉴相器、电荷泵、滤波电路、压控振荡器和环路分频器，其中，所述滤波电路包括相互连接的低通滤波器和带阻滤波器。
在一个可选的实施例中，上述低通滤波器为二阶RC滤波器，具体为二阶无源RC滤波器，如图4所示，低通滤波器包括RZ、CZ、CP、RP3、CP3，其中RZ和CZ构成第一阶RC滤波，RP3和CP3构成第二阶RC滤波。
在一个可选的实施例中，上述带阻滤波器为双T型滤波器，如图5所示，该带阻滤波器包括R1、R2、R3、C1、C2、C3，双T型滤波器由RC低通滤波器和RC高通滤波器并联而成，该双T型滤波器为电子电路领域中滤除特定频率信号的常用滤波器，本领域技术人员可从现有技术中轻易获取，本实用新型在此不另做具体介绍。
在一个可选的实施例中，上述带阻滤波器内嵌于所述低通滤波器，如图6所示，带阻滤波器设置于低通滤波器的第一阶RC滤波和第二阶RC滤波之间。本实用新型在现有低通滤波器内部添加了带阻滤波器，目的在于根据带阻滤波器的特定频率衰减特性，针对参考杂散问题，带阻滤波器在滤波电路中与低通滤波器之间的位置关系不影响本实用新型目的，本实用新型对此不作限定，在此基础上可以有多种类似实现手段，如图7A所示带阻滤波器前置于所述低通滤波器，或者如图7B所示带阻滤波器后置于所述低通滤波器，诸如此类。
在上述实施例中，低通滤波器和带阻滤波器的器件取值需要满足下面的关系：
在满足上述关系的前提下，带阻滤波器本身的传递函数可以表示为：
其中，
Vin为带阻滤波器的输出信号幅值；
Vout为带阻滤波器的输入信号幅值；
j为旋转因子；
ω为带阻滤波器的角频率；
Q＝1/4＝0.25。
从上述传递函数可以得出，这种双T形结构的阻容网络，具有带阻特性，可以视为一个带阻滤波器。
在ω不同取值下，上述带阻滤波器的幅频特性为：
从上面的公式可以看出，若令ωn＝ref，其中ωref＝2πfref，ωref为锁相环参考时钟的角频率，fref为参考时钟的频率，因此带阻滤波器就可以衰减前面电荷泵电流的周期抖动。
在低通滤波器加入带阻滤波器之后，会改变原有的滤波器传递函数，进而改变锁相环的环路特性，但可以证明的是，只要滤波电路各器件的取值合适，就可以做到忽略带阻滤波器造成的额外影响。
关于上述滤波电路各器件的取值，作为一种可选的具体实现手段，保持原有低通滤波器的RZ、CZ、CP、RP3、CP3取值不变，令带阻滤波器的R1＝R2＝R3、C1＝C2＝C3/2，且R1+R2+RP3,new＝RP3、
满足该取值约束条件后，尽管滤波电路的传递函数发生了改变，但是在锁相环环路带宽频率以下的频段，影响很小可以接受，锁相环仍然可以保证原有的稳定性。
在本实用新型的另一方面，集成电路中，电阻和电容都有可能因工艺波动偏离设计值，进而导致带阻滤波器的中心频率ωn发生偏移，影响滤波效果。因此，针对该问题，本实用新型进一步提供了一种基于上述滤波电路的校准电路，参照图8所示，该校准电路包括依次连接的放大器组件和微处理器，其中，所述放大器组件与带阻滤波器组成RC振荡电路，微处理器采集RC振荡电路输出的频率信号，与参考频率对比，并根据对比结果校准所述带阻滤波器。
上述参考频率为已知的准确振荡频率，由微处理器的时钟源提供。
在一个可选的实施例中，上述放大器组件包括第一分压电阻、第二分压电阻、放大器和反馈电阻，其中，第一分压电阻一端与偏置电压连接，另一端分别与放大器同相输入端、第二分压电阻连接；放大器的反相输入端与带阻滤波器输入端连接，输出端与带阻滤波器输出端连接，并通过反馈电阻连接至同相输入端。
参照图9，其示出了上述实施例的具体电路图，校准电路包括图中上方所示虚框的带阻滤波器和下方所示虚框的放大器组件，放大器组件与带阻滤波器构成了一个振荡器，理论上的振荡频率是
通过微处理器(图中未示出)采集放大器输出，识别振荡频率并与参考频率作对比，根据对比结果校准滤波电路。
图9所示校准电路中，第一分压电阻Rdiv1、第二分压电阻Rdiv2和反馈电阻Rfb形成放大器amp的正反馈，带阻滤波器形成放大器amp的负反馈，在低频和高频处，负反馈都强于正反馈，在带阻滤波器的带阻频率处，正反馈强于负反馈，并且反馈网络的相移交越到0°，满足了巴克豪森判据，电路起振。
进一步的，作为一种示例，上述滤波电路中带阻滤波器的电阻R1、R2、R3在本实用新型中优选为可调电阻，以及，上述根据对比结果校准滤波电路具体为，根据对比结果，调整带阻滤波器的电阻阻值。
进一步的，作为另一种示例，上述滤波电路中带阻滤波器的电容C1、C2、C3在本实用新型中优选为可调电容，以及，上述根据对比结果校准滤波电路具体为，根据对比结果，调整带阻滤波器的电容容值。
作为上述实施例的进一步可选实现手段，参照图10所示，上述校准电路还包括比较器，放大器组件通过比较器与微处理器连接，比较器的输入端与放大器组件的输出端连接，输出端与微处理器连接。通过比较器对放大器的输出波形进行整形，便于微处理器识别、计算。
实用新型人在上述校准电路的实际应用中发现，由放大器组件和带阻滤波器构成的振荡器其实际频率与理论频率
有一定的差异，这种差异的根源在于电路的非线性。因此，在本实用新型中，进一步在放大器组件中引入AGC(Au tomatic Gain Control，自动增益控制)。在一个可选的实施例中，所述放大器包括运放电路和AGC电路，运放电路为现有通用二级运放电路，包括相互连接的第一级运放电路和第二级运放电路，所述AGC电路耦合到第二级运放电路。
在上述可选的实施例中，参照图11所示，AGC电路包括第一场效应管和第二场效应管，其中，第一场效应管栅极与第二级运放电路的输出端连接，源极与第二级运放电路的输入端连接，漏极与偏置电压连接；第二场效应管栅极与第二级运放电路的输出端连接，源极与第二级运放电路的输入端连接，漏极接地。
上述放大器电路在静态工作点处，图11所示pg节点和Vout节点的电压比较接近，M1和M2都不导通，amp作为普通运放，具有很高的增益，电路起振，此时pg节点和Vout节点反相变化。当Vout升高，pg降低，达到一定程度时，M1导通，上拉pg节点，从而令Vout从高点向下变化；当Vout降低，pg升高，达到一定程度时，M2导通，下拉pg节点，从而令Vout从低点向上变化。如此便完成了AGC的功能。
在一个可选的实施例中，上述带阻滤波器的输入端和输出端分别通过开关与所述校准电路连接；类似的，带阻滤波器的输入端和输出端分别通过开关与电荷泵、压控振荡器连接。参照图12所示，带阻滤波器分别通过开关Sw1和Sw2与电荷泵和压控振荡器连接，以及通过开关Sw3和Sw4与校准电路连接。
在上述实施例中，在对带阻滤波器进行校准时，开关Sw1和Sw2断开，开关Sw3和Sw4闭合，带阻滤波器接入校准电路，通过微处理器识别校准电路所输出的振荡频率后，调节电阻R1、R2、R3的阻值，使振荡频率接近于参考频率。
此外，本实用新型还提供了一种集成电路芯片，该集成电路芯片集成了上述滤波电路及其校准电路。
尽管展示、描述并指出了应用于其优选实施方式的本实用新型的基本新颖特征，但是应该理解，本领域的熟练技术人员可以对所描述的设备和方法的形式和细节进行各种删节、替换和变更，而并不背离本实用新型的实质。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种锁相环电路，其特征在于，包括首尾依次相连的鉴频鉴相器、电荷泵、滤波电路、压控振荡器和环路分频器，其中，所述滤波电路包括相互连接的低通滤波器和带阻滤波器。
2.如权利要求1所述的锁相环电路，其特征在于，所述低通滤波器为二阶RC滤波器，所述带阻滤波器为双T型滤波器。
3.如权利要求2所述的锁相环电路，其特征在于，所述带阻滤波器设置于所述低通滤波器的第一阶RC滤波和第二阶RC滤波之间。
4.一种校准权利要求1-3任一项所述锁相环电路的校准电路，其特征在于，包括依次连接的放大器组件和微处理器，其中，所述放大器组件与带阻滤波器组成RC振荡电路，所述微处理器采集RC振荡电路输出的频率信号，与参考频率对比，并根据对比结果校准所述带阻滤波器。
5.如权利要求4所述的校准电路，其特征在于，所述放大器组件包括第一分压电阻、第二分压电阻、放大器和反馈电阻，其中，
第一分压电阻一端与偏置电压连接，另一端分别与放大器同相输入端、第二分压电阻连接；
放大器的反相输入端与带阻滤波器输入端连接，输出端与带阻滤波器输出端连接，并通过反馈电阻连接至同相输入端。
6.如权利要求5所述的校准电路，其特征在于，所述放大器包括运放电路和AGC电路，所述运放电路包括相互连接的第一级运放电路和第二级运放电路，所述AGC电路耦合到第二级运放电路。
7.如权利要求6所述的校准电路，其特征在于，所述AGC电路包括第一场效应管和第二场效应管，其中，
第一场效应管栅极与第二级运放电路的输出端连接，源极与第二级运放电路的输入端连接，漏极与偏置电压连接；
第二场效应管栅极与第二级运放电路的输出端连接，源极与第二级运放电路的输入端连接，漏极接地。
8.如权利要求4-7任一项所述的校准电路，其特征在于，所述根据对比结果校准所述带阻滤波器具体为，根据对比结果，调整带阻滤波器的电阻阻值或/和电容容值。
9.如权利要求4-7任一项所述的校准电路，其特征在于，所述带阻滤波器的输入端和输出端分别通过开关与所述校准电路连接，且所述带阻滤波器的输入端和输出端分别通过开关与电荷泵、压控振荡器连接。
10.一种芯片，其特征在于，包括权利要求1-3任一项所述锁相环电路和权利要求4-9任一项所述校准电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021260515.2U CN212435673U (zh) | 2020-07-01 | 2020-07-01 | 锁相环电路及其校准电路和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021260515.2U CN212435673U (zh) | 2020-07-01 | 2020-07-01 | 锁相环电路及其校准电路和芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212435673U true CN212435673U (zh) | 2021-01-29 |
Family
ID=74278047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021260515.2U Active CN212435673U (zh) | 2020-07-01 | 2020-07-01 | 锁相环电路及其校准电路和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212435673U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113726332A (zh) * | 2021-08-18 | 2021-11-30 | 上海聆芯科技有限公司 | 锁相环电路参考杂散消除方法、消除装置及锁相环*** |
| CN114006603A (zh) * | 2021-11-02 | 2022-02-01 | 哈尔滨工业大学 | 一种可重构N-path型滤波器 |
-
2020
- 2020-07-01 CN CN202021260515.2U patent/CN212435673U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113726332A (zh) * | 2021-08-18 | 2021-11-30 | 上海聆芯科技有限公司 | 锁相环电路参考杂散消除方法、消除装置及锁相环*** |
| CN113726332B (zh) * | 2021-08-18 | 2023-07-07 | 上海聆芯科技有限公司 | 锁相环电路参考杂散消除方法、消除装置及锁相环*** |
| CN114006603A (zh) * | 2021-11-02 | 2022-02-01 | 哈尔滨工业大学 | 一种可重构N-path型滤波器 |
| CN114006603B (zh) * | 2021-11-02 | 2022-05-03 | 哈尔滨工业大学 | 一种可重构N-path型滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298221B2 (en) | Phase-locked loop circuits with current mode loop filters | |
| US11201625B2 (en) | Phase locked loop | |
| US7180364B2 (en) | Filter apparatus including slave gm-C filter with frequency characteristics automatically tuned by master circuit | |
| US7420427B2 (en) | Phase-locked loop with a digital calibration loop and an analog calibration loop | |
| US7863972B2 (en) | Self-calibration of continuous-time filters and systems comprising such filters | |
| CN212435673U (zh) | 锁相环电路及其校准电路和芯片 | |
| EP2425533A1 (en) | Supply-regulated phase-locked loop (pll) and method of using | |
| EP1216508A1 (en) | Pll loop filter with switched-capacitor resistor | |
| CN110572150B (zh) | 时钟产生电路及时钟产生方法 | |
| US20060139109A1 (en) | PLL-based frequency synthesizer | |
| US20240146311A1 (en) | High Gain Detector Techniques for Low Bandwidth Low Noise Phase-Locked Loops | |
| CN101414784A (zh) | 电荷泵 | |
| US8258832B2 (en) | Loop filter and phase locked loop including the same | |
| EP1658678A1 (en) | Calibrating a loop-filter of a phase locked loop | |
| EP1889358A1 (en) | Filter calibration | |
| CN114499512A (zh) | 双环路锁相环 | |
| WO2023184575A1 (zh) | 用于锁相环的环路滤波器以及锁相环 | |
| CN201550100U (zh) | 一种基于变容二极管的频率合成*** | |
| CN101917176B (zh) | 一种滤波器截止频率的自调谐方法和电路 | |
| US6919759B2 (en) | Digitally controlled tuner circuit | |
| CN211063586U (zh) | 一种跨导电容滤波器及电路 | |
| JPH11514830A (ja) | 電荷ポンプを有する周波数合成回路 | |
| CN111800127A (zh) | 锁相环电路 | |
| CN101557208B (zh) | 调校电路,应用其的集成电路及信号滤波方法 | |
| CN112073065B (zh) | 一种毫米波亚采样dds混频小数分频锁相环结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |