CN212182335U - 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 - Google Patents
一种新型碳化硅纵向扩散金属氧化物半导体晶体管 Download PDFInfo
- Publication number
- CN212182335U CN212182335U CN202020923588.9U CN202020923588U CN212182335U CN 212182335 U CN212182335 U CN 212182335U CN 202020923588 U CN202020923588 U CN 202020923588U CN 212182335 U CN212182335 U CN 212182335U
- Authority
- CN
- China
- Prior art keywords
- drift region
- silicon carbide
- conductivity type
- type
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本新型涉及一种新型碳化硅纵向扩散MOSFET，包括具有第二导电类型的碳化硅衬底；具有第二导电类型的漂移区，设置于衬底上，其中漂移区具有掺杂浓度于纵向方向上呈梯度分布；一个或一个以上的接触设置于漂移区的表面，每一个接触是利用离子注入的方式形成且包含第一导电类型阱区以及第二导电类型源极，接触之间的距离可以定义出MOSFET的沟道大小；栅极氧化层形成于漂移区与衬底相反方向的表面上并沿横向延伸跨越源极之间并覆盖部分个别源极；所述个别源极接触形成于漂移区与碳化硅衬底相反方向的表面上并覆盖每个所述接触中的个别第二导电类型源极与第一导电类型阱区；及一个漏极接触形成于衬底与第二导电类型漂移区相反方向的表面上。
Description
技术领域
本实用新型涉及一种碳化硅功率半导体器件，特别是一种新型碳化硅纵向扩散金属氧化物半导体晶体管(VDMOS)。
背景技术
碳化硅(SiC)材料具备宽能隙、高导热度、低膨胀系数等特征，作为具有补充硅所不足的物性的半导体材料，可以应用于高频率、高电力、高功率装置上。与其他宽能隙半导体材料，例如氮化镓(GaN)，相比，碳化硅(SiC)材料可以利用热氧化方式直接生成二氧化硅(SiO2)，这项优点使SiC成为制作大功率MOSFET器件的理想材料。
功率晶体管器件通常应用于传输大电流以及支撑高电压，功率MOSFET器件因为其工艺与今日VLSI集成电路的工艺兼容，其广泛的应用于现代电力电子器件。具有纵向结构的功率MOSFET，与横向结构的功率MOSFET相比具有较高的单位面积元件密度，其一个源极接触与栅极接触位于功率MOSFET的第一表面并由一个形成于衬底上的漂移区与一个漏极接触分开。通常纵向结构的功率MOSFET又称为纵向扩散MOSFET，由于其纵向结构因此该功率MOSFET的额定电压与漂移区的厚度以及掺杂有关。
功率器件广泛的应用于电力电子领域，许多的应用场合要求其必须能承受较高的电压，VDMOS器件中电压的耐受性取决于所述漂移区的厚度以及掺杂浓度。为了解决所述SiC-VDMOS器件中电压的耐受性问题，本实用新型利用改变漂移区的掺杂来提高传统SiC-VDMOS的电压耐受性。
实用新型内容
本实用新型提出了一种新型碳化硅纵向扩散金属氧化物半导体晶体管，所述晶体管包括：具有第二导电类型的碳化硅衬底；具有第二导电类型的漂移区，设置于该碳化硅衬底上，其中该第二导电类型的漂移区的掺杂浓度于纵向方向上呈梯度分布；一个或一个以上的接触设置于该漂移区的表面，每一个接触是利用离子注入的方式形成且包含第一导电类型阱区以及第二导电类型源极，所述接触之间的距离可以定义出该金属氧化物半导体晶体管的沟道大小；栅极氧化层形成于该漂移区与该碳化硅衬底相反方向的表面上并沿横向延伸跨越该源极之间并覆盖个别源极；所述个别源极接触形成于该漂移区与该碳化硅衬底相反方向的表面上并覆盖每个所述接触中的个别第二导电类型源极与第一导电类型阱区；一个漏极接触形成于该碳化硅衬底与该第二导电类型漂移区相反方向的表面上。
所述第一导电类型为P型，第二导电类型为N型。
根据本实用新型的一个观点，形成所述的掺杂浓度于纵向方向上呈梯度分布的第二导电类型漂移区的方法包括：淀积的第二导电类型碳化硅漂移区于所述第二导电类型碳化硅衬底上；由与碳化硅漂移区相反方向的碳化硅衬底表面上向该碳化硅漂移区内注入第二导电类型离子；利用镭射退火工艺于该漂移区内形成的第二导电类型掺杂浓度于纵向方向上呈梯度分布。
附图说明
图1是传统SiC-VDMOS器件结构剖面示意图；
图2是本实用新型具有纵向梯度掺杂分布(doping profile)漂移区的SiC-VDMOS器件结构剖面示意图；
图3-6显示本实用新型SiC-VDMOS器件制作方法步骤的结构剖面示意图；
主要器件符号说明
10 传统SiC-VDMOS器件(功率VDMOS器件) 12 SiC衬底 14 漂移区 16 接触
20 P型阱区 24 N型源极 28 栅极氧化层 30 栅极接触
32 源极接触 34 漏极接触 10A SiC- VDMOS 结构 112 SiC衬底
114 N型掺杂浓度梯度的漂移区 116 接触 120 P型阱区
124 N型源极 128 栅极氧化层 134 漏极接触
130 栅极接触 132 源极接触 132a 源极接触窗口
具体实施方式
现在将更详细地描述本实用新型的一些较佳实施例。然而，应该认识到，提供本实用新型的较佳实施例是为了说明而不是限制本实用新型。另外，除了明确描述的那些实施例之外，本实用新型还可以在广泛的其他实施例中实施，除非在所附权利要求中指定，否则本实用新型的范围不受明确限制。
实施例一
图1是一般传统SiC-VDMOS器件10，其包括一N型掺杂的SiC衬底12、一N型掺杂的漂移区14形成于衬底12上、一个或一个以上的接触16掺杂于漂移区14的表面，每一个接触16是利用离子注入的方式形成且包含P型阱区20以及N型源极24，接触16之间的距离可以定义出MOSFET的沟道大小。栅极氧化层28形成于漂移区14与衬底12相反方向的表面上并沿横向延伸跨越N型源极24之间并覆盖部分个别N型源极24。栅极接触30形成于栅极氧化层28的上方。两个源极接触32形成于漂移区14与衬底相反方向的表面上并覆盖每个接触16中的个别N型源极24与P型阱区20。漏极接触34形成于衬底12与漂移区14相反方向的表面上。
在器件操作时，当一个偏压低于器件的阈值电压施加到栅极接触30和每个P型阱区20和漂移区14之间的连接点是反向偏置，常规功率VDMOS器件10处于OFF状态。处于OFF状态传统的功率VDMOS器件10，任何电压在源极接触32和漏极接触34之间是由漂移区14支撑。由于纵向结构传统的功率VDMOS器件10，因此大电压可以在不损坏设备的情况下设置在源极接触32和漏极接触34之间。
在操作传统的功率VDMOS器件时，当器件处于ON的状态时，正电压被外加于功率VDMOS器件10的漏极接触34相对于源极接触32并且其栅极偏压增加至高于功率VDMOS器件10的阈值电压，反型层会形成于漂移区14位于栅极氧化层28下方的表面。当功率VDMOS器件10处于开启状态时，电流会由漏极接触34流向器件的每个源极接触32。
基本上，功率VDMOS器件其击穿电场与导通电阻之间存在着矛盾，为了提高SiC-VDMOS器件中电压的耐受性又不至于影响其导通电阻，本实用新型提出改变漂移区的掺杂分布(doping profile)来提高传统SiC-VDMOS的电压耐受性。
如图2所示，本实用新型提出将原有的N型掺杂的漂移区由一具有N型掺杂浓度梯度的漂移区114所取代，图2显示本实用新型所提出的SiC-VDMOS结构10A，其包括一N型掺杂的SiC衬底112、一具有N型掺杂浓度梯度的漂移区114形成于衬底112上、一个或一个以上的接触116掺杂于漂移区114的表面，每一个接触116是利用离子注入的方式形成且包含一P型阱区120以及一N型源极124，接触116之间的距离可以定义出MOSFET的沟道大小。一栅极氧化层128形成于漂移区114与衬底相反方向的表面上并沿横向延伸跨越N型源极124之间并覆盖部分个别N型源极124。一栅极接触130形成于栅极氧化层128之上方。两个源极接触132形成于漂移区14与衬底相反方向的表面上并覆盖每个接触116中的个别N型源极124与P型阱区120。一个漏极接触134形成于衬底112与漂移区114相反方向的表面上。
接着，如图4所示，图案化漂移区114，以形成掩膜版，对漂移区114进行离子注入，以形成P型阱区120于漂移区114表面，以一较佳实施例而言，形成P型阱区的方式是利用Al离子掺杂，掺杂浓度为5e15cm-3～5e18cm-3。
如图5所示，在形成P型阱区120后，移除原先掩膜版，以另一掩膜版(未显示)对漂移区114表面的P型阱区120进行离子注入，以形成N型源极124于P型阱区120表面，以一较佳实施例而言，形成N型源极的方式是利用N离子掺杂，掺杂浓度为1e19cm-3～5e20cm-3。
后续，如图6(A)所示，于漂移区114上利用牺牲氧化方式形成栅极氧化层128，所述栅极氧化层厚度范围为至20nm～80nm，并利用图案化栅极氧化层128工艺形成源极接触窗口132a，然后如图6(B)分别于栅极氧化层128上、N型源极124(透过源极接触窗口132a)、以及SiC衬底112背面形成栅极接触130、源极接触132、以及漏极接触134。最终形成如图2所示的SiC-VDMOS器件。
如本领域技术人员可以理解的，本实用新型的前述较佳实施例是用以说明本实用新型而非限制本实用新型。其中已经结合较佳实施例描述了本实用新型，将对本领域技术人员提出修改。因此，本实用新型不限于该实施例所描述的技术内容，而是本实用新型旨在覆盖包括在所附权利要求的精神和范围内的各种修改和类似布置，其范围应该被赋予最宽的解释，由此涵盖所有这些修改和类似的结构。其上虽然已经说明和描述了本实用新型的优选实施例，但应该理解，可以在不脱离本实用新型的精神和范围的情况下做出各种改变。
Claims (7)
1.一种新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，所述晶体管包括：具有第二导电类型的碳化硅衬底；具有第二导电类型的漂移区，设置于该碳化硅衬底上，其中该第二导电类型的漂移区的掺杂浓度于纵向方向上呈梯度分布；一个或一个以上的接触设置于该漂移区的表面，每一个接触是利用离子注入的方式形成且包含第一导电类型阱区以及第二导电类型源极，所述接触之间的距离可以定义出该金属氧化物半导体晶体管的沟道大小；栅极氧化层形成于该漂移区与该碳化硅衬底相反方向的表面上并沿横向延伸跨越该源极之间并覆盖个别源极；所述个别源极接触形成于该漂移区与该碳化硅衬底相反方向的表面上并覆盖每个所述接触中的个别第二导电类型源极与第一导电类型阱区；一个漏极接触形成于该碳化硅衬底与该第二导电类型漂移区相反方向的表面上。
2.根据权利要求1所述新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，所述第一导电类型为P型，第二导电类型为N型。
3.根据权利要求1所述新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，形成所述具有掺杂浓度于纵向方向上呈梯度分布的第二导电类型漂移区的方法包括：淀积第二导电类型碳化硅漂移区于所述第二导电类型碳化硅衬底上；由与碳化硅漂移区相反方向的碳化硅衬底表面上向该碳化硅漂移区内布值第二导电类型离子；利用镭射退火于该漂移区内形成具有第二导电类型掺杂浓度于纵向方向上呈梯度分布。
4.根据权利要求1所述新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，所述第二导电类型的漂移区的厚度范围为5μm至100μm之间。
5.根据权利要求2所述新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，所述第一导电类型阱区的掺杂浓度为5e15cm-3～5e18cm-3之间。
6.根据权利要求2所述新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，所述第二导电类型源极的掺杂浓度为1e19cm-3～5e20cm-3之间。
7.根据权利要求1所述新型碳化硅纵向扩散金属氧化物半导体晶体管，其特征在于，所述栅极氧化层厚度范围为20nm至80nm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020923588.9U CN212182335U (zh) | 2020-05-27 | 2020-05-27 | 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020923588.9U CN212182335U (zh) | 2020-05-27 | 2020-05-27 | 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212182335U true CN212182335U (zh) | 2020-12-18 |
Family
ID=73788307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020923588.9U Active CN212182335U (zh) | 2020-05-27 | 2020-05-27 | 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212182335U (zh) |
-
2020
- 2020-05-27 CN CN202020923588.9U patent/CN212182335U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| US6946705B2 (en) | Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device | |
| KR0167273B1 (ko) | 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법 | |
| JP4744958B2 (ja) | 半導体素子及びその製造方法 | |
| US7728336B2 (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| US8237195B2 (en) | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| US20060102908A1 (en) | Semiconductor device | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
| US11791408B2 (en) | Semiconductor device | |
| JP4645705B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| CN113659009B (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN110660858A (zh) | 碳化硅半导体装置 | |
| CN108885999B (zh) | 半导体装置及其制造方法 | |
| JP5037103B2 (ja) | 炭化珪素半導体装置 | |
| TWI829085B (zh) | 的碳化矽金屬氧化物半導體場效電晶體 | |
| CN212182335U (zh) | 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| US10811494B2 (en) | Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices | |
| JP3916874B2 (ja) | 半導体装置 | |
| JP2020126932A (ja) | トレンチゲート型半導体装置 | |
| CN111316447B (zh) | 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |