CN211670204U

CN211670204U - 一种具有dbr分层结构的led芯片

Info

Publication number: CN211670204U
Application number: CN202020781423.2U
Authority: CN
Inventors: 张亚
Original assignee: Jiangxi Zhao Chi Semiconductor Co Ltd
Current assignee: Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date: 2020-05-13
Filing date: 2020-05-13
Publication date: 2020-10-13
Anticipated expiration: 2030-05-13

Abstract

本实用新型公开了一种具有DBR分层结构的LED芯片，包括P电极、PSS衬底、LED外延结构、CBL电流阻挡层、TCL透明导电层、N型半导体台面、N电极、DBR结构；其中：PSS衬底上生长有LED外延结构，LED外延结构上沉积有CBL电流阻挡层，LED外延结构上沉积TCL透明导电层，以MESA图层为掩模对LED外延结构进行等离子干法刻蚀（ICP），形成N型半导体台面，在TCL透明导电层、N型半导体台面上分别制作有P电极、N电极。本实用新型的优点在于：通过对LED芯片的DBR结构进行优化，将DBR结构分为接触层和交替叠层，采用不同的方法制作，改善了DBR结构接触层的反透射率和台阶披覆性，降低了常规方法制作的DBR结构所产生的LED芯片内部应力，从而提高了LED芯片的出光率和使用寿命。

Description

一种具有DBR分层结构的LED芯片

技术领域

本实用新型涉及半导体器件技术领域，尤其涉及一种具有DBR分层结构的LED芯片。

背景技术

随着半导体发光技术的不断发展，发光二极管（LED）已被广泛的应用于显示装置和固态照明设备。常规的LED芯片，包括正装结构和倒装结构，其有源层所发出的光朝向多个方向，因而LED芯片产品必须依靠布拉格反射镜（DBR）良好的镜面反射能力来提高出光率，因此DBR的性能在LED芯片中至关重要。

目前，LED芯片DBR结构的制作通常是一步法制得，工艺简单，但是常规工艺制备的半导体结构为晶体。由于晶体的各向异性，在非平台上的膜厚度均一性不高，尤其是台阶披覆性差，存在DBR结构对光的反射有限以及LED芯片使用寿命短等问题。对于质量追求愈发严苛的市场，对LED芯片产品也有了更高的要求，常规的制作方法得到的LED芯片的性能已不足以适配更高标准的显示装置和固态照明设备，因此需优化制备工艺来获得具有更高出光率，更长使用寿命的LED芯片。

发明内容

（一）解决的技术问题

针对现有技术的不足，本实用新型提供了一种具有DBR分层结构的LED芯片，解决了现有技术中由于晶体的各向异性，在非平台上的膜厚度均一性不高，尤其是台阶披覆性差，存在DBR结构对光的反射有限以及LED芯片使用寿命短等问题。

（二）技术方案

为实现上述目的，本实用新型提供如下技术方案：一种具有DBR分层结构的LED芯片，包括P电极、PSS衬底、LED外延结构、CBL电流阻挡层、TCL透明导电层、N型半导体台面、N电极、DBR结构；其中：PSS衬底上生长有LED外延结构，LED外延结构上沉积有CBL电流阻挡层，LED外延结构上沉积TCL透明导电层，以MESA 图层为掩模对LED外延结构进行等离子干法刻蚀（ICP），形成N型半导体台面，在TCL透明导电层、N型半导体台面上分别制作有P电极、N电极，所述DBR结构为分层结构，所述分层的DBR结构包括与TCL透明导电层或PSS衬底接触的DBR接触层、高低折射率材料交替沉积的DBR交替叠层。

进一步的，与TCL透明导电层或PSS衬底接触的DBR接触层，由PECVD方法实现，其厚度范围为1000Å～10000Å，所述DBR交替叠层为多层膜结构，为高低折射率交替的介质多层膜交替生长而形成，所述DBR交替叠层每层膜厚为发光二极管芯片波长的1/4。

进一步的，所述TCL透明导电层材料包括但不限于ITO（铟锡氧化物）、GZO（镓锌氧化物）。

进一步的，所述DBR交替叠层材料包括但不限于TiO₂、Ti3O₅、SiO₂。

进一步的，所述DBR交替叠层厚度范围为2μm～6μm。

（三）有益效果

与现有技术相比，本实用新型提供了一种具有DBR分层结构的LED芯片，具备以下有益效果：本实用新型通过对LED芯片的DBR结构进行优化，将DBR结构分为接触层和交替叠层，采用不同的方法制作，改善了DBR结构接触层的反透射率和台阶披覆性，降低了常规方法制作的DBR结构所产生的LED芯片内部应力，从而提高了LED芯片的出光率和使用寿命。

附图说明

图1 为本实用新型实施例1中的倒装LED芯片剖面示意图。

图2 为本实用新型实施例2中的正装LED芯片剖面示意图。

附图标记：

P电极101、PSS衬底102、LED外延结构103、CBL电流阻挡层104、TCL透明导电层105、N型半导体台面106、N电极107、DBR接触层108、DBR交替叠层109、焊盘110。

P电极201、PSS衬底202、LED外延结构203、CBL电流阻挡层204、TCL透明导电层205、N型半导体台面206、N电极207、PV保护层208、DBR接触层209、DBR交替叠层210。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1，如图1所示，为根据本实施例的倒装LED芯片的剖面示意图，本实施例LED芯片为倒装结构。

一种具有DBR分层结构的LED芯片，包括P电极101、PSS衬底102、LED外延结构103、CBL电流阻挡层104、TCL透明导电层105、N型半导体台面106、N电极107、DBR结构；其中：PSS衬底102上生长有LED外延结构103，LED外延结构103上沉积有CBL电流阻挡层104，LED外延结构103上沉积TCL透明导电层105，以MESA 图层为掩模对LED外延结构103进行等离子干法刻蚀（ICP），形成N型半导体台面106，在TCL透明导电层105、N型半导体台面106上分别制作有P电极101、N电极107，所述DBR结构为分层结构。

本实施例中，所述分层的DBR结构包括与TCL透明导电层105接触的DBR接触层108、高低折射率材料交替沉积的DBR交替叠层109。

本实施例对所述DBR分层结构生长方法进行说明，所述DBR分层结构具体生长方法包括以下步骤：

步骤S1，提供一衬底，在衬底上制作图形得到PSS（patterned sapphiresubstrates）衬底102；

步骤S2，在PSS衬底102上生长LED 外延结构103，在LED 外延结构103上沉积CBL电流阻挡层104，本实施例中CBL电流阻挡层104所使用的材料为SiO₂；

步骤S3，在LED 外延片上沉积TCL透明导电层105，以MESA 图层为掩模对LED片外延进行等离子干法刻蚀（ICP），形成N型半导体台面106；

步骤S4，制作isolation（ISO）隔离槽。以ISO图层为掩膜进行ICP刻蚀漏出底层PSS材料衬底102，形成ISO隔离槽；

步骤S5，在LED 外延片上进行P电极101和N电极107的制作，同时，进行DBR接触层108和DBR交替叠层109的制作，漏出P电极101和N电极107：

具体的，在进行DBR结构108接触层的制作时，采用等离子增强化学气象沉积法（PECVD）进行，在150℃-250℃环境下，沉积1000Å-10000Å的无定形SiO2为接触层；在DBR接触层108沉积之后，由常规镀膜法实现DBR交替叠层109的制作；

步骤S6，最后在P电极101和N电极107上制作焊盘110。

实施例2，如图2所示，为根据本实施例的正装LED芯片的剖面示意图，本实施例与实施例1不同之处在于，该实施例LED芯片为正装结构。

一种具有DBR分层结构的LED芯片，包括P电极201、PSS衬底202、LED外延结构203、CBL电流阻挡层204、TCL透明导电层205、N型半导体台面206、N电极207、DBR结构；其中：PSS衬底202上生长有LED外延结构103，LED外延结构203上沉积有CBL电流阻挡层204，LED外延结构203上沉积TCL透明导电层205，以MESA 图层为掩模对LED外延结构203进行等离子干法刻蚀（ICP），形成N型半导体台面206。

本实施例与实施例在制备方法上的差异为无需制作ISO隔离槽，在P电极201、N电极207制作完成后，进行PV保护层208的制作，然后在减薄后的PSS衬底202上沉积DBR接触层209和DBR交替叠层210。

需要说明的是，以上制作实例为本实用新型的优选实施方案的举例，具体的制作方法实际可采用的制作方案是很多的，凡依本实用新型构思进行设计发明的发光二极管结构均属于本实用新型所涵盖的范围。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims

1.一种具有DBR分层结构的LED芯片，包括P电极、PSS衬底、LED外延结构、CBL电流阻挡层、TCL透明导电层、N型半导体台面、N电极、DBR结构；其特征在于：PSS衬底上生长有LED外延结构，LED外延结构上沉积有CBL电流阻挡层，LED外延结构上沉积TCL透明导电层，以MESA图层为掩模对LED外延结构进行等离子干法刻蚀（ICP），形成N型半导体台面，在TCL透明导电层10、N型半导体台面上分别制作有P电极、N电极，所述DBR结构为分层结构，所述分层的DBR结构包括与TCL透明导电层或PSS衬底接触的DBR接触层、高低折射率材料交替沉积的DBR交替叠层。

2.根据权利要求1所述的一种具有DBR分层结构的LED芯片，其特征在于：与TCL透明导电层或PSS衬底接触的DBR接触层，由PECVD方法实现，其厚度范围为1000Å～10000Å，所述DBR交替叠层为多层膜结构，为高低折射率交替的介质多层膜交替生长而形成，所述DBR交替叠层每层膜厚为发光二极管芯片波长的1/4。

3.根据权利要求1所述的一种具有DBR分层结构的LED芯片，其特征在于：所述TCL透明导电层材料包括但不限于ITO（铟锡氧化物）、GZO（镓锌氧化物）。

4.根据权利要求1所述的一种具有DBR分层结构的LED芯片，其特征在于：所述DBR交替叠层材料包括但不限于TiO₂、Ti3O₅、SiO₂。

5.根据权利要求1所述的一种具有DBR分层结构的LED芯片，其特征在于：所述DBR交替叠层厚度范围为2μm～6μm。