CN114267760A - 一种正装led芯片及其制作方法 - Google Patents
一种正装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN114267760A CN114267760A CN202111577874.XA CN202111577874A CN114267760A CN 114267760 A CN114267760 A CN 114267760A CN 202111577874 A CN202111577874 A CN 202111577874A CN 114267760 A CN114267760 A CN 114267760A
- Authority
- CN
- China
- Prior art keywords
- layer
- transparent conductive
- conductive layer
- current blocking
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 118
- 230000000903 blocking effect Effects 0.000 claims description 90
- 238000002834 transmittance Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- XOLBLPGZBRYERU-UHFFFAOYSA-N SnO2 Inorganic materials O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000005282 brightening Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种正装LED芯片及其制作方法,涉及显示元件技术领域,本申请所提供的技术方案当中,主要对透明导电层的结构进行了改进,透明导电层包括第一透明导电层和第二透明导电层,其中,第一透明导电层用于和半导体层相连接,其自身电阻率较低,以使得第一透明导电层与半导体层之间容易形成良好的欧姆接触,而第二透明导电层则层叠于第一透明导电层上,以满足芯片对于透明导电层透光率的需求,透明导电层与半导体层容易形成良好欧姆接触的同时,还兼顾了透射率,改善了芯片的出光效率。
Description
技术领域
本发明涉及显示元件技术领域,具体而言,尤其涉及一种正装LED芯片及其制作方法。
背景技术
在LED芯片结构技术领域中,P型半导体层与P型欧姆金属电极直接电性接触会在两者间引起较高的接触电阻和低透射率,造成LED芯片工作电压增大,出现能量损失、可靠性降低的缺陷。所以一般会在P型半导体层上设置透明导电层,用于使P型半导体层与P型欧姆金属电极形成电性连接。
对于透明导电层而言,理想情况下,期望透明导电层与P型半导体层形成良好的欧姆接触的同时,透明导电层还兼顾有较高的透射率,以提升芯片的出光效率。而现有的透明导电层不能够同时兼顾电阻率和透射率。
发明内容
综上所述,本申请所要解决的技术问题是:提供一种正装LED芯片,其透明导电层容易与半导体层形成良好的欧姆接触,并且透射率较高。
而本申请为解决上述技术问题所采用的方案为:
第一方面,本申请提供了一种正装LED芯片,包括:
衬底;
第一半导体层、第二半导体层和有源层,所述第一半导体层和所述第二半导体层的导电类型彼此相反,所述第一半导体层、所述有源层和所述第二半导体层依次层叠设置在所述衬底上;
透明导电层,所述透明导电层设置在所述第二半导体层上并用于与电极相连接,所述透明导电层为层叠结构并至少包括第一透明导电层和第二透明导电层,所述第一透明导电层连接在所述第二半导体层上;
其中,所述第一透明导电层的电阻率被配置成小于所述第二透明导电层,并且所述第二透明导电层的透射率被配置成大于所述第一透明导电层。
综上所述,由于采用了上述技术方案,本申请至少包括有益效果:
本申请所提供的技术方案当中,主要对透明导电层的结构进行了改进,透明导电层包括第一透明导电层和第二透明导电层,其中,第一透明导电层用于和半导体层相连接,其自身电阻率较低,导致其界面阻抗较低,从而使得第一透明导电层与半导体层之间容易形成良好的欧姆接触,而第二透明导电层则层叠于第一透明导电层上,以满足芯片对于透明导电层透光率的需求,透明导电层容易与半导体层形成良好欧姆接触的同时,还兼顾了透射率,改善了芯片的出光效率。
可选的,在本申请部分实施例中,所述第一透明导电层和所述第二透明导电层直接连接,所述第一透明导电层和所述第二透明导电层采用组分相同但组分比不同的材料制成。
其中,采用相同组分但组分比不同的第一透明导电层和第二透明导电层能够有效提升两者的接纳性,即便在制作阶段、使用阶段,第一透明导电层和第二透明导电层接触界面间发生金属离子的迁移,第一透明导电层和第二透明导电层间也并不会存在有杂质。
可选的,在本申请部分实施例中,所述第一透明导电层和所述第二透明导电层采用ITO、IZO、AZO、GZO、FTO、ATO中的任意一种制成。
可选的,在本申请部分实施例中,所述第一透明导电层和所述第二透明导电层均采用ITO材料制成,所述第一透明导电层中In2O3和SnO2的组分比为9:1,所述第二透明导电层中In2O3和SnO2的组分比为9.5:0.5。
可选的,在本申请部分实施例中,所述第一透明导电层与所述第二透明导电层直接连接,还包括:
电流阻挡层,所述电流阻挡层设于所述第二半导体层上;
所述透明导电层至少设置在所述第二半导体层上,并且包裹所述电流阻挡层;
所述电流阻挡层包括由所述第二半导体层延伸并穿过所述第一透明导电层的第一电流阻挡层,所述电流阻挡层还包括自所述第一电流阻挡层背向所述第二半导体层一面延伸至所述第二透明导电层中的第二电流阻挡层;所述第一透明导电层背向于所述第二半导体层一面和所述第一电流阻挡层背向于所述第二半导体层一面齐平设置。
其中,通过如上设置能够避免膜层厚度较薄的第一透明导电层于电流阻挡层的坡面转角轮廓面上发生缺陷,利用较厚的第二透明导电层对电流阻挡层坡面转角轮廓面进行覆盖。
可选的,在本申请部分实施例中,所述第一透明导电层背向于所述第二半导体层一面和所述第一电流阻挡层背向于所述第二半导体层一面均为粗糙面,所述第二透明导电层分别与所述第一透明导电层背向于所述第二半导体层一面、所述第一电流阻挡层背向于所述第二半导体层一面相连接。
其中,第二透明导电层同时与第一透明导电层、第一电流阻挡层进行了连接,第二透明导电层的黏附效果不再仅受到膜层厚度较薄的第一透明导电层影响,其能够直接和电流阻挡层进行连接,黏附效果更为理想。
可选的,在本申请部分实施例中,所述第一电流阻挡层在正方向上的投影覆盖所述第二电流阻挡层在正方向上的投影。
可选的,在本申请部分实施例中,所述第一透明导电层的膜层厚度为101至2001,所述第二透明导电层的膜层厚度为1001至10001。
第二方面,本申请提供了一种正装LED芯片的制作方法,包括:
提供一衬底;
在所述衬底的一面上依次层叠设置第一半导体层、有源层和第二半导体层,所述第一半导体层和所述第二半导体层的导电类型彼此相反;
在所述第二半导体层上设置透明导电层,所述透明导电层为层叠结构并至少包括层叠设置的第一透明导电层和第二透明导电层,所述第一透明导电层与所述第二半导体层相连接,其中,所述第一透明导电层的电阻率被配置成小于所述第二透明导电层,并且所述第二透明导电层的透射率被配置成大于所述第一透明导电层。
可选地,在本申请部分实施例中,所述在所述第二半导体层上设置透明导电层,包括:
在所述第二半导体层上设置第一电流阻挡层;
在所述第一电流阻挡层上设置第一透明导电层,以使所述第一透明导电层包裹所述第一电流阻挡层;
对所述第一透明导电层进行刻蚀,以使所述第一电流阻挡层背向于所述第二半导体层一侧显露;
对所述第一透明导电层、所述第一电流阻挡层背向于所述第二半导体层一面进行图案化处理,以使两者成为相互齐平的粗糙面;
在所述第一透明导电层、所述第一电流阻挡层背向于所述第二半导体层一面上设置第二电流阻挡层、第二透明导电层。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1为本发明所提供实施例1中正装LED芯片的结构示意图;
图2为本发明所提供实施例1中透明导电层与第二半导体层之间的接触示意图;
图3、图4和图5为本发明所提供实施例1中透明导电层和电流阻挡层的制作过程示意图;
图6为本发明所提供实施例1中制作方法的流程示意图。
附图标记说明:
1-衬底,2-第一半导体层,3-有源层,4-第二半导体层,5-透明导电层,51-第一透明导电层,52-第二透明导电层,6-电流阻挡层,61-第一电流阻挡层,62-第二电流阻挡层,71-N型电极,72-P型电极。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下获得的所有其他实施例,都属于本发明保护的范围。
本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有独特的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明或者隐含地包括一个或者更多个特征。在本发明的描述中,“多个”的含义两个或两个以上,除非另有明确具体的限定。
在申请中,“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为示例性”的任何实施例不一定被解释为比其他实施例更优选或更具优势。为使本领域任何技术人员能够实现和使用本发明,给出了以下描述。在以下描述,为了解释的目的而列出了细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本发明。在其他实例中,不会对已知的结构和过程进行详细阐述,以避免不必要的细节使本发明的描述变得晦涩。因此,本发明并非旨在限于所示的实施例,而是与符合本申请所公开的原理的最广范围相一致。
实施例1
本实施例的主体是一种正装LED芯片,请参见图1和图2,正装LED芯片的结构示意图,在本实施例所提供的技术方案当中,上述正装LED芯片包括:
衬底1;
第一半导体层2、第二半导体层4和有源层3,第一半导体层2和第二半导体层4的导电类型彼此相反,第一半导体层2、有源层3和第二半导体层4依次层叠设置在衬底1上;
透明导电层5,透明导电层5设置在第二半导体层4上并用于与电极相连接,透明导电层5为层叠结构并至少包括第一透明导电层51和第二透明导电层52,第一透明导电层51连接在第二半导体层4上;
其中,第一透明导电层51的电阻率被配置成小于第二透明导电层52,并且第二透明导电层52的透射率被配置成大于第一透明导电层51。
在本实施例中,上述第一半导体层2具体为N型半导体层,第二半导体层4具体为P型半导体层,第一半导体层2上连接有N型电极71,第二半导体层4通过透明导电层5而与P型电极72相连接。在本实施例所提供的技术方案中,透明导电层5包括第一透明导电层51和第二透明导电层52,其中,第一透明导电层51用于和半导体层相连接,由于其自身电阻率较低,所以第一透明导电层51容易与半导体层之间形成良好的欧姆接触,而第二透明导电层52则层叠于第一透明导电层51上,以满足芯片对于透明导电层5透光率的需求。透明导电层5容易与半导体层形成良好欧姆接触的同时,还兼顾了透射率,改善了芯片的出光效率。
可以理解的是,对于透明导电层5而言,其一般具有预设的膜层厚度,也就是说,相较于传统方式,本实施例所提供的技术方案,通过将透明导电层5设置为层叠结构,这样能够在不改动透明导电层5膜层厚度的情况下,通过第一透明导电层51来与半导体层形成良好欧姆接触的同时,保障透明导电层5的透射率。需要说明的是,透明导电层5中亦可以包括有多层第二透明导电层52,只要保障各个第二透明导电层52的透射率均大于第一透明导电层51即可。在透明导电层5包括第一透明导电层51和多层第二透明导电层52时,可以使得第一透明导电层51、多层第二透明导电层52依次层叠设置。
另外,虽然本实施例中第一透明导电层51和第二透明导电层52之间直接连接,但这并不应当理解为对透明导电层5结构的限制,第一透明导电层51和第二透明导电层52之间可以额外设置例如第三透明导电层的结构。
需要说明的是,上述第一透明导电层51和第二透明导电层52可以采用具有相同组分的材料,也可以采用具有不同组分的材料。上述第一透明导电层51和第二透明导电层52可以采用ITO、IZO、AZO、GZO、FTO、ATO中的任意一种制成。
进一步的,对于第一透明导电层51和第二透明导电层52采用不同组分材料制成的技术方案,无论是在制作阶段还是在使用阶段,第一透明导电层51和第二透明导电层52接触界面间发生游离金属离子的迁移之后,即会造成第一透明导电层51、第二透明导电层52存在有杂质,影响第一透明导电层51和第二透明导电层52的自身的性能,对应于此,在本实施例中,上述第一透明导电层51和第二透明导电层52之间采用相同组分但组分比不同的材料制成,即便在制作阶段、使用阶段,第一透明导电层51和第二透明导电层52接触界面间发生金属离子的迁移,第一透明导电层51和第二透明导电层52间也并不会存在有杂质,第一透明导电层51和第二透明导电层52之间的接纳性更为理想。
氧化铟锡ITO(In2O3:SnO2)具有优异的光电性能(高透过率和低电阻率),是目前应用最广泛的一种透明导电层5材料。对于ITO而言,Sn掺杂越多,能隙就越宽,例如In2O3:SnO2的组分比为95:5时,膜层透射率高,具有提亮效果,In2O3:SnO2的组分比为9:1时,电阻率低,容易形成良好欧姆接触。对应于此,在本实施例中,第一透明导电层51和第二透明导电层52均采用ITO材料制成,第一透明导电层51中In2O3和SnO2的组分比为9:1,第二透明导电层52中In2O3和SnO2的组分比为9.5:0.5。更为具体的,在本实施例中,第一透明导电层51的膜层厚度为101-2001,第二透明导电层52的膜层厚度为1001-10001。可以理解的是,由于第一透明导电层51主要用于实现良好的欧姆接触,所以第一透明导电层51的膜层厚度一般小于第二透明导电层52的膜层厚度。
相关技术方案当中,在第二半导体层4与透明导电层5之间会沉积一部分覆盖第二半导体层4表面的电流阻挡层6(CBL),透明导电层5导入未受到电流阻挡层6绝缘效应的区域,这样电流能够在电流阻挡层6的作用下达到分散均匀和提亮效果,增加LED芯片的发光面积,提升LED芯片亮度和光效。
同时,在相关技术方案当中,由于仅设置一层透明导电层5,较厚的透明导电层5能够直接包裹电流阻挡层6,而在透明导电层5为多层结构时,每一透明导电层5是依次沉积在电流阻挡层6之上的。请参见图3,正如前文当中所描述的,在本实施例中,第一透明导电层51主要用于实现欧姆接触,其厚度一般配置成小于第二透明导电层52,第一透明导电层51的膜层厚度较小,在爬坡角度不定的情况下,第一透明导电层51容易于第一电流阻挡层61的坡面转角轮廓面上发生开裂、断裂等缺陷,影响后续第二透明导电层52的沉积效果。
所以,请参见图5,在本实施例中,第一透明导电层51与第二透明导电层52直接连接,还包括:
电流阻挡层6,电流阻挡层6设于第二半导体层4上;
透明导电层5至少设置在第二半导体层4上,并且包裹电流阻挡层6;
其中,电流阻挡层6包括由第二半导体层4延伸并穿过第一透明导电层51的第一电流阻挡层61,电流阻挡层6还包括自第一电流阻挡层61背向第二半导体层4一面延伸至第二透明导电层52中的第二电流阻挡层62;第一透明导电层51背向于第二半导体层4一面和第一电流阻挡层61背向于第二半导体层4一面齐平设置。
也就是说,本实施例主要将电流阻挡层6分为第一电流阻挡层61和第二电流阻挡层62,第一透明导电层51形成与第一电流阻挡层61呈互补形状的通孔,第一电流阻挡层61延伸并穿过第一透明导电层51与第二电流阻挡层62相连接、第二透明导电层52相连接。也就是说,第一透明导电层51并不会对第一电流阻挡层61的坡面转角轮廓面进行完整覆盖,本实施例具体是利用较厚的第二透明导电层52对电流阻挡层6坡面转角轮廓面进行覆盖,进而避免了膜层厚度较薄的第一透明导电层51于电流阻挡层6的坡面转角轮廓面上发生缺陷。
另外,在本实施例中,为提升电流阻挡层6与透明导电层5之间黏附效果,在本实施例中,第一透明导电层51背向于第二半导体层4一面和第一电流阻挡层61背向于第二半导体层4一面均为粗糙面,第二透明导电层52分别与第一透明导电层51背向于第二半导体层4一面、第一电流阻挡层61背向于第二半导体层4一面相连接。其中,第一透明导电层51背向于第二半导体一面和第一电流阻挡层61背向于第二半导体层4一面可以在显露后同时进行图案化处理,以期提升两者粗糙度,获得粗糙面。实施人员可以选用图案化处理的具体手段,本申请对此不做特别限定。
此外,在本实施例中,第一电流阻挡层61在正方向上的投影覆盖第二电流阻挡层62在正方向上的投影,以使得第二透明导电层52能够同时与第一透明导电层51、第一电流阻挡层61进行接触、连接。这里所指的正方向平行于第一半导体层2、有源层3和第二半导体层4层叠方向。
可以理解的是,相较于第一透明导电层51、第二透明导电层52依次沉积在电流阻挡层6上的技术方案。在本实施例中,第二透明导电层52同时与第一透明导电层51、第一电流阻挡层61进行了连接,第二透明导电层52的黏附效果不再仅受到膜层厚度较薄的第一透明导电层51影响,其能够直接和电流阻挡层6进行连接,黏附效果更为理想。
本实施例还提供了如上正装LED芯片的制作方法,包括:
S1、提供一衬底1;
S2、在衬底1的一面上依次层叠设置第一半导体层2、有源层3和第二半导体层4,第一半导体层2和第二半导体层4的导电类型彼此相反;
S3、在第二半导体层4上设置透明导电层5,透明导电层5为层叠结构并至少包括层叠设置的第一透明导电层51和第二透明导电层52,第一透明导电层51与第二半导体层4相连接,其中,第一透明导电层51的电阻率被配置成小于第二透明导电层52,并且第二透明导电层52的透射率被配置成大于第一透明导电层51。
关于步骤S1和步骤S2,相关技术方案当中已经公开了一些在衬底1上依次层叠设置第一半导体层2、有源层3和第二半导体层4的技术方案,所以本申请对此不再进行累述。
关于步骤S3,请参见图6,并结合图3至图5,在本实施例中,具体包括:
S31、在第二半导体层4上设置第一电流阻挡层61;
S32、在第一电流阻挡层61上设置第一透明导电层51,以使第一透明导电层51包裹第一电流阻挡层61;
S33、对第一透明导电层51进行刻蚀,以使第一电流阻挡层61背向于第二半导体层4一侧显露;
S34、对第一透明导电层51、第一电流阻挡层61背向于第二半导体层4一面进行图案化处理,以使两者成为相互齐平的粗糙面;
S35、在第一透明导电层51、第一电流阻挡层61背向于第二半导体层4一面上设置第二电流阻挡层62、第二透明导电层52。
可以理解的是,于本实施例,在步骤S33和S34中,通过对第一透明导电层51、第一电流阻挡层61的部分去除而消除了膜层厚度较薄的第一透明导电层51于电流阻挡层6的坡面转角轮廓面上发生缺陷的风险。另外,上述图案化处理可以是粗化处理。
详细的,在本实施例中,第一电流阻挡层61和第二电流阻挡层62的材质均为SiO2,沉积后通过光刻工艺而形成。第一透明导电层51和第二透明导电层52均沉积形成。
需要说明的是,在设置透明导电层5时,实施人员可以依据自身需求而具体选合适的蒸镀、退火条件以达到提高亮度和降低电压的效果,实施人员可以依据自身需求以及实际情况而具体设置,本申请对此不做特别限定。
另外,在完成透明导电层5的设置后,还包括步骤:
在透明导电层5以及第一半导体层2上蒸镀金属电极层,金属电极层的材质可以为Ag、Cu、Cr、Ti、Al、Ni、Pt和Au中的一种或多种;
在芯片表面沉积绝缘保护层,并对绝缘保护层进行刻蚀,以使金属电极层显露,绝缘保护层的厚度可以在5001-50001之间选用。
上文已对基本概念做了描述,显然,对于本领域技术人员来说,上述详细披露仅仅作为示例,而并不构成对本申请的限定。虽然此处并没有明确说明,本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议,所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时,本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理,应当注意的是,为了简化本申请披露的表述,从而帮助对一个或多个发明实施例的理解,前文对本申请实施例的描述中,有时会将多种特征归并至一个实施例、附图或对其的描述中。但是,这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上,实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字,应当理解的是,此类用于实施例描述的数字,在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明,“大约”、“近似”或“大体上”表明数字允许有±%的变化。相应地,在一些实施例中,说明书和权利要求中使用的数值参数均为近似值,该近似值根据个别实施例所需特点可以发生改变。在一些实施例中,数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值,在具体实施例中,此类数值的设定在可行范围内尽可能精确。
针对本申请引用的每个专利、专利申请、专利申请公开物和其他材料,如文章、书籍、说明书、出版物、文档等,特此将其全部内容并入本申请作为参考,但与本申请内容不一致或产生冲突的申请历史文件除外,对本申请权利要求最广范围有限制的文件(当前或之后附加于本申请中的)也除外。需要说明的是,如果本申请附属材料中的描述、定义、和/或术语的使用与本申请内容有不一致或冲突的地方,以本申请的描述、定义和/或术语的使用为准。
Claims (10)
1.一种正装LED芯片,其特征在于,包括:
衬底;
第一半导体层、第二半导体层和有源层,所述第一半导体层和所述第二半导体层的导电类型彼此相反,所述第一半导体层、所述有源层和所述第二半导体层依次层叠设置在所述衬底上;
透明导电层,所述透明导电层设置在所述第二半导体层上并用于与电极相连接,所述透明导电层为层叠结构并至少包括第一透明导电层和第二透明导电层,所述第一透明导电层连接在所述第二半导体层上;
其中,所述第一透明导电层的电阻率被配置成小于所述第二透明导电层,并且所述第二透明导电层的透射率被配置成大于所述第一透明导电层。
2.如权利要求1所述正装LED芯片,其特征在于,所述第一透明导电层和所述第二透明导电层直接连接,所述第一透明导电层和所述第二透明导电层采用组分相同但组分比不同的材料制成。
3.如权利要求1所述正装LED芯片,其特征在于,所述第一透明导电层和所述第二透明导电层采用ITO、IZO、AZO、GZO、FTO、ATO中的任意一种制成。
4.如权利要求2所述正装LED芯片,其特征在于,所述第一透明导电层和所述第二透明导电层均采用ITO材料制成,所述第一透明导电层中In2O3和SnO2的组分比为9:1,所述第二透明导电层中In2O3和SnO2的组分比为9.5:0.5。
5.如权利要求1所述正装LED芯片,其特征在于,所述第一透明导电层与所述第二透明导电层直接连接,还包括:
电流阻挡层,所述电流阻挡层设于所述第二半导体层上;
所述透明导电层至少设置在所述第二半导体层上,并且包裹所述电流阻挡层;
其中,所述电流阻挡层包括由所述第二半导体层延伸并穿过所述第一透明导电层的第一电流阻挡层,所述电流阻挡层还包括自所述第一电流阻挡层背向所述第二半导体层一面延伸至所述第二透明导电层中的第二电流阻挡层;所述第一透明导电层背向于所述第二半导体层一面和所述第一电流阻挡层背向于所述第二半导体层一面齐平设置。
6.如权利要求5所述正装LED芯片,其特征在于,所述第一透明导电层背向于所述第二半导体层一面和所述第一电流阻挡层背向于所述第二半导体层一面均为粗糙面,所述第二透明导电层分别与所述第一透明导电层背向于所述第二半导体层一面、所述第一电流阻挡层背向于所述第二半导体层一面相连接。
7.如权利要求6所述正装LED芯片,其特征在于,所述第一电流阻挡层在正方向上的投影覆盖所述第二电流阻挡层在正方向上的投影。
8.如权利要求5所述正装LED芯片,其特征在于,所述第一透明导电层的膜层厚度为101至2001,所述第二透明导电层的膜层厚度为1001至10001。
9.一种正装LED芯片的制作方法,其特征在于,包括:
提供一衬底;
在所述衬底的一面上依次层叠设置第一半导体层、有源层和第二半导体层,所述第一半导体层和所述第二半导体层的导电类型彼此相反;
在所述第二半导体层上设置透明导电层,所述透明导电层为层叠结构并至少包括层叠设置的第一透明导电层和第二透明导电层,所述第一透明导电层与所述第二半导体层相连接,其中,所述第一透明导电层的电阻率被配置成小于所述第二透明导电层,并且所述第二透明导电层的透射率被配置成大于所述第一透明导电层。
10.如权利要求9所述正装LED芯片的制作方法,其特征在于,所述在所述第二半导体层上设置透明导电层,包括:
在所述第二半导体层上设置第一电流阻挡层;
在所述第一电流阻挡层上设置第一透明导电层,以使所述第一透明导电层包裹所述第一电流阻挡层;
对所述第一透明导电层进行刻蚀,以使所述第一电流阻挡层背向于所述第二半导体层一侧显露;
对所述第一透明导电层、所述第一电流阻挡导电层背向于所述第二半导体层一面进行图案化处理,以使两者成为相互齐平的粗糙面;
在所述第一透明导电层、所述第一电流阻挡层背向于所述第二半导体层一面上设置第二电流阻挡层、第二透明导电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111577874.XA CN114267760B (zh) | 2021-12-22 | 2021-12-22 | 一种正装led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111577874.XA CN114267760B (zh) | 2021-12-22 | 2021-12-22 | 一种正装led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114267760A true CN114267760A (zh) | 2022-04-01 |
CN114267760B CN114267760B (zh) | 2024-06-25 |
Family
ID=80828626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111577874.XA Active CN114267760B (zh) | 2021-12-22 | 2021-12-22 | 一种正装led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114267760B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201133933A (en) * | 2010-03-24 | 2011-10-01 | Hon Hai Prec Ind Co Ltd | Light emitting diode chip and making method thereof |
CN103280501A (zh) * | 2013-05-22 | 2013-09-04 | 上海蓝光科技有限公司 | Led芯片及其制造方法 |
CN107275446A (zh) * | 2017-07-25 | 2017-10-20 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
CN108470809A (zh) * | 2018-05-28 | 2018-08-31 | 江西乾照光电有限公司 | 具有透明导电层复合膜组的led芯片及其制作方法 |
CN110246944A (zh) * | 2019-03-14 | 2019-09-17 | 佛山市国星半导体技术有限公司 | 一种电流均匀的led芯片及其制作方法 |
CN110459661A (zh) * | 2019-08-20 | 2019-11-15 | 佛山市国星半导体技术有限公司 | 一种高光效紫光led芯片及其制备方法 |
CN211670204U (zh) * | 2020-05-13 | 2020-10-13 | 江西兆驰半导体有限公司 | 一种具有dbr分层结构的led芯片 |
CN113745385A (zh) * | 2021-07-28 | 2021-12-03 | 厦门士兰明镓化合物半导体有限公司 | 垂直结构led芯片及其制造方法 |
-
2021
- 2021-12-22 CN CN202111577874.XA patent/CN114267760B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201133933A (en) * | 2010-03-24 | 2011-10-01 | Hon Hai Prec Ind Co Ltd | Light emitting diode chip and making method thereof |
CN103280501A (zh) * | 2013-05-22 | 2013-09-04 | 上海蓝光科技有限公司 | Led芯片及其制造方法 |
CN107275446A (zh) * | 2017-07-25 | 2017-10-20 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
CN108470809A (zh) * | 2018-05-28 | 2018-08-31 | 江西乾照光电有限公司 | 具有透明导电层复合膜组的led芯片及其制作方法 |
CN110246944A (zh) * | 2019-03-14 | 2019-09-17 | 佛山市国星半导体技术有限公司 | 一种电流均匀的led芯片及其制作方法 |
CN110459661A (zh) * | 2019-08-20 | 2019-11-15 | 佛山市国星半导体技术有限公司 | 一种高光效紫光led芯片及其制备方法 |
CN211670204U (zh) * | 2020-05-13 | 2020-10-13 | 江西兆驰半导体有限公司 | 一种具有dbr分层结构的led芯片 |
CN113745385A (zh) * | 2021-07-28 | 2021-12-03 | 厦门士兰明镓化合物半导体有限公司 | 垂直结构led芯片及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114267760B (zh) | 2024-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5913809B2 (ja) | 透明電極基板、その製造方法、該透明電極基板を有する電子デバイス及び太陽電池 | |
EP2669952B1 (en) | Photovoltaic device and method of manufacturing same | |
EP2560462B1 (en) | Organic electroluminescent illumination device | |
JP4971618B2 (ja) | 表示用電極パターン製造方法 | |
US20110240989A1 (en) | Transparent conductive film and photoelectric converion element | |
KR101519888B1 (ko) | 하이브리드 투명전극 및 이의 제조방법 | |
CN102159514B (zh) | 具有抗反射涂层的太阳能电池前电极 | |
CN106935668A (zh) | 包含图案化金属功能层的透明导电层堆叠及其制造方法 | |
CN114267760B (zh) | 一种正装led芯片及其制作方法 | |
JP4844014B2 (ja) | 有機el素子、表示装置、及び有機el素子の製造方法 | |
CN110021645B (zh) | 一种显示面板及其制作方法、以及显示装置 | |
CN111312077A (zh) | 显示面板及其制备方法 | |
JP6494001B2 (ja) | 透明導電性基板及び透明積層構造体 | |
KR101892804B1 (ko) | 다층 투명전극 및 그 제조방법 | |
CN209747526U (zh) | 一种太阳能电池 | |
JP2015528186A (ja) | Oled用透明被支持電極 | |
CN111240507A (zh) | 导电性薄膜和其图案化方法 | |
US8390188B2 (en) | Light emitting unit of electroluminescence device capable of increasing aperture rate manufacturing method thereof | |
KR20100108058A (ko) | 휨 특성이 뛰어난 투명 전도막, 및 그것을 이용한 투명 전극 및 유기 전자 소자 | |
CN110164987B (zh) | 一种太阳能电池及其制备方法 | |
KR102353359B1 (ko) | 투명전극 및 그의 제조방법 | |
JP7326918B2 (ja) | 積層体 | |
CN208570135U (zh) | 一种复合薄膜 | |
CN117687529A (zh) | 显示面板及移动终端 | |
CN116632085A (zh) | 一种太阳能薄膜电池的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |