CN211629117U - 复合沟道igbt器件 - Google Patents

复合沟道igbt器件 Download PDF

Info

Publication number
CN211629117U
CN211629117U CN202020571498.8U CN202020571498U CN211629117U CN 211629117 U CN211629117 U CN 211629117U CN 202020571498 U CN202020571498 U CN 202020571498U CN 211629117 U CN211629117 U CN 211629117U
Authority
CN
China
Prior art keywords
type
region
heavily doped
grid
insulating medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020571498.8U
Other languages
English (en)
Inventor
朱袁正
周锦程
杨卓
叶鹏
童鑫
徐浩
刘倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN202020571498.8U priority Critical patent/CN211629117U/zh
Application granted granted Critical
Publication of CN211629117U publication Critical patent/CN211629117U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型涉及一种复合沟道IGBT器件,它包括集电极金属、P型集电极区、N型缓冲区、N型外延层、载流子存储层与P型体区;在栅极沟槽的侧壁与底面、P型体区的上表面设有栅极氧化层,在栅极多晶硅上开设有呈间隔设置的块状窗口,在块状窗口内以及栅极多晶硅的上表面设置绝缘介质层,在对应块状窗口位置的绝缘介质层上开设有接触孔,在接触孔的底面设有重掺杂P区,在重掺杂P区的上方以及绝缘介质层的上表面设有发射极金属,发射极金属通过接触柱与重掺杂N型发射区欧姆接触。本实用新型有效地抑制了短沟道效应,提高器件的短路能力,有效地抑制寄生三极管开启,且制造工艺保留了部分绝缘栅双极型晶体管结构的制造工艺,具有良好的兼容性。

Description

复合沟道IGBT器件
技术领域
本实用新型主要涉及功率半导体器件技术领域,具体涉及一种复合沟道IGBT(Insulated Gate Bipolar Translator,绝缘栅双极型晶体管)器件。
背景技术
IGBT器件不仅具有驱动功率小、开关速度快、饱和压降低,而且还具有耐高压、电流处理能力强等一系列应用上的优点,因此受到人们的青睐。目前,有关IGBT的导通特性以及关断特性等综合性能已经得到大幅度改善。各个国家对IGBT器件研发的重视推动IGBT器件向大功率化方向迅速发展。
由于电子产品正在向更小体积的趋势发展,其内部所用芯片面积需要相应减小,因此段沟道效应变得明显。另一方面,IGBT器件结构中存在寄生三极管,一旦寄生三极管开启将会影响器件性能甚至是毁坏器件。因此目前IGBT器件发展的一个重要方向就是抑制短沟道效应提高器件短路能力,同时避免器件中寄生三极管开启。传统的绝缘栅双极型晶体管器件结构如图1所示。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种驱动功率小而饱和压降低的复合沟道IGBT器件。
按照本实用新型提供的技术方案,所述复合沟道IGBT器件,在集电极金属的上表面设有P型集电极区,在P型集电极区的上表面设有N型缓冲区,在N型缓冲区的上表面设有N型外延层,在N型外延层的上表面设有载流子存储层,在载流子存储层的上表面设有P型体区;在所述P型体区的上表面设有互相平行的条形的栅极沟槽,所述栅极沟槽的底部穿透P型体区与载流子存储层,最后进入N型外延层内,在栅极沟槽的侧壁与底面、P型体区的上表面设有栅极氧化层,在栅极氧化层的表面淀积有栅极多晶硅,栅极多晶硅与栅极氧化层填充满栅极沟槽,在对应相邻两个栅极沟槽之间的P型体区的上表面设有条状的重掺杂N型发射区,重掺杂N型发射区远离所述栅极沟槽侧壁位置的栅极氧化层,在栅极多晶硅上开设有呈间隔设置的块状窗口,在块状窗口内以及栅极多晶硅的上表面设置绝缘介质层,在对应块状窗口位置的绝缘介质层上开设有接触孔,接触孔的底部穿透绝缘介质层与重掺杂N型发射区,最后进入P型体区内,在接触孔的底面设有重掺杂P区,在重掺杂P区的上方以及绝缘介质层的上表面设有发射极金属,在重掺杂P区上方的接触孔内形成接触柱,所述发射极金属通过接触柱与重掺杂N型发射区与重掺杂P区欧姆接触。
作为优选,所述块状窗口开设在对应重掺杂N型发射区上方且避开所述的栅极沟槽。
作为优选,所述重掺杂N型发射区的延伸方向与栅极沟槽的延伸方向一致。
作为优选,所述重掺杂P区整***于重掺杂N型发射区的下方。
与现有技术相比,本实用新型具有以下优点:
1.本实用新型有效地抑制了短沟道效应,提高器件的短路能力。
2.本实用新型器件能够有效地抑制寄生三极管开启。
3.本实用新型器件的制造工艺保留了部分绝缘栅双极型晶体管结构的制造工艺,具有良好的兼容性。
附图说明
图1传统的绝缘栅双极型晶体管器件的三维立体结构示意图。
图2为本实用新型制造步骤一中形成载流子存储层、P型体区、N型发射区的三维立体结构示意图。
图3为本实用新型制造步骤二中形成栅极沟槽的三维立体结构示意图。
图4为本实用新型制造步骤三中形成栅极氧化层的三维立体结构示意图。
图5为本实用新型制造步骤四中形成栅极多晶硅的三维立体结构示意图。
图6为本实用新型制造步骤五中形成块状窗口的三维立体结构示意图。
图7为本实用新型制造步骤六中形成绝缘介质层与通孔的三维立体结构示意图。
图8为本实用新型制造步骤七中形成P区的三维立体结构示意图。
图9为本实用新型制造步骤八中形成发射极金属的三维立体结构示意图。
图10为本实用新型制造步骤九中形成N型缓冲区、P型集电极区与集电极金属的三维立体结构示意图,也是本实用新型提出的新型复合沟道绝缘栅双极型晶体管器件三维立体结构示意图。
图11为沿着图10中的由ABC三点构成的面截得的横截面示意图。
具体实施方式
下面结合具体实施例对本实用新型作进一步说明。
一种复合沟道IGBT器件,在集电极金属1的上表面设有P型集电极区2,在P型集电极区2的上表面设有N型缓冲区3,在N型缓冲区3的上表面设有N型外延层4,在N型外延层4的上表面设有载流子存储层5,在载流子存储层5的上表面设有P型体区6;在所述P型体区6的上表面设有互相平行的条形的栅极沟槽7,所述栅极沟槽7的底部穿透P型体区6与载流子存储层5,最后进入N型外延层4内,在栅极沟槽7的侧壁与底面、P型体区6的上表面设有栅极氧化层8,在栅极氧化层8的表面淀积有栅极多晶硅9,栅极多晶硅9与栅极氧化层8填充满栅极沟槽7,在对应相邻两个栅极沟槽7之间的P型体区6的上表面设有条状的重掺杂N型发射区10,重掺杂N型发射区10远离所述栅极沟槽7侧壁位置的栅极氧化层8,在栅极多晶硅9上开设有呈间隔设置的块状窗口14,在所述块状窗口14内不设有栅极多晶硅9,在块状窗口14内以及栅极多晶硅9的上表面设置绝缘介质层12,在对应块状窗口14位置的绝缘介质层12上开设有接触孔15,接触孔15的底部穿透绝缘介质层12与重掺杂N型发射区10,最后进入P型体区6内,在接触孔15的底面设有重掺杂P区11,在重掺杂P区11的上方以及绝缘介质层12的上表面设有发射极金属13,在重掺杂P区11上方的接触孔15内形成接触柱,所述发射极金属13通过接触柱与重掺杂N型发射区10与重掺杂P区11欧姆接触。
所述块状窗口14开设在对应重掺杂N型发射区10上方且避开所述的栅极沟槽7。
所述重掺杂N型发射区10的延伸方向与栅极沟槽7的延伸方向一致。
所述重掺杂P区11整***于重掺杂N型发射区10的下方。
上述复合沟道IGBT器件的制备方法包括以下步骤:
第一步:在N型外延层4上进行N型杂质的注入,热退火后形成载流子存储层5,然后在载流子存储层5上进行P型杂质的注入,热退火后形成P型体区6,之后选择性的进行N型杂质的注入形成条状的重掺杂N型发射区10,如图2所示。
第二步:在P型体区6、载流子存储层5和N型外延层4内选择性刻蚀出栅极沟槽7,如图3所示;
第三步:在栅极沟槽7的底面、侧壁及P型体区6的上表面形成栅极氧化层8,如图4所示;
第四步:在栅极氧化层8的表面淀积导电多晶硅,形成栅极多晶硅9,如图5所示;
第五步:在P型体区6的上表面选择性的刻蚀栅极多晶硅9,形成块状窗口14,如图6所示;
第六步:在块状窗口14内与栅极多晶硅9的上表面淀积绝缘介质层12,然后在对应块状窗口14内的绝缘介质层12上选择性的刻蚀出接触孔15,日提7所示;
第七步:在所述接触孔15的底面进行P型杂质掺杂形成重掺杂P区11,如图8所示;
第八步:在重掺杂P区11的上方以及绝缘介质层12的上表面淀积金属形成发射极金属13,如图9所示;
第九步:在N型外延层4的底部注入N型杂质,激活后形成N型缓冲区3,然后在N型缓冲区3的底部注入P型杂质,激活后形成P型集电极区2,最后在P型集电极区2的下方形成集电极金属1,如图10和图11所示。
本实用新型器件利用了沟槽栅和平面栅的混合结构,在沟槽中形成栅极氧化层8和栅极多晶硅9的同时,在P型体区6的上表面也形成栅极氧化层8和栅极多晶硅9,这样可得到含有沟槽栅和平面栅的混合结构。栅极多晶硅9上加上栅极电压时既有沟槽栅形成的竖直方向上的沟道,也有平面栅形成的水平方向上的沟道,大大增加了沟道的长度。所以,本实用新型有效地抑制了短沟道效应,提高了器件的短路能力。
抑制IGBT结构中寄生三极管的开启通常有两种方法,一是改变空穴电流的路径,减小流经寄生三极管的基极的电流;另一个是减小空穴电流路径上的电阻从而减小压降。本实用新型器件通过改变N型发射区的位置改变了空穴电流的路径,使得空穴电流不再经过N型发射区下方,从而有效的抑制了寄生三极管的开启。

Claims (4)

1.一种复合沟道IGBT器件,在集电极金属(1)的上表面设有P型集电极区(2),在P型集电极区(2)的上表面设有N型缓冲区(3),在N型缓冲区(3)的上表面设有N型外延层(4),在N型外延层(4)的上表面设有载流子存储层(5),在载流子存储层(5)的上表面设有P型体区(6);其特征是:在所述P型体区(6)的上表面设有互相平行的条形的栅极沟槽(7),所述栅极沟槽(7)的底部穿透P型体区(6)与载流子存储层(5),最后进入N型外延层(4)内,在栅极沟槽(7)的侧壁与底面、P型体区(6)的上表面设有栅极氧化层(8),在栅极氧化层(8)的表面淀积有栅极多晶硅(9),栅极多晶硅(9)与栅极氧化层(8)填充满栅极沟槽(7),在对应相邻两个栅极沟槽(7)之间的P型体区(6)的上表面设有条状的重掺杂N型发射区(10),重掺杂N型发射区(10)远离所述栅极沟槽(7)侧壁位置的栅极氧化层(8),在栅极多晶硅(9)上开设有呈间隔设置的块状窗口(14),在块状窗口(14)内以及栅极多晶硅(9)的上表面设置绝缘介质层(12),在对应块状窗口(14)位置的绝缘介质层(12)上开设有接触孔(15),接触孔(15)的底部穿透绝缘介质层(12)与重掺杂N型发射区(10),最后进入P型体区(6)内,在接触孔(15)的底面设有重掺杂P区(11),在重掺杂P区(11)的上方以及绝缘介质层(12)的上表面设有发射极金属(13),在重掺杂P区(11)上方的接触孔(15)内形成接触柱,所述发射极金属(13)通过接触柱与重掺杂N型发射区(10)与重掺杂P区(11)欧姆接触。
2.根据权利要求1所述的复合沟道IGBT器件,其特征是:所述块状窗口(14)开设在对应重掺杂N型发射区(10)上方且避开所述的栅极沟槽(7)。
3.根据权利要求1所述的复合沟道IGBT器件,其特征是:所述重掺杂N型发射区(10)的延伸方向与栅极沟槽(7)的延伸方向一致。
4.根据权利要求1所述的复合沟道IGBT器件,其特征是:所述重掺杂P区(11)整***于重掺杂N型发射区(10)的下方。
CN202020571498.8U 2020-04-17 2020-04-17 复合沟道igbt器件 Active CN211629117U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020571498.8U CN211629117U (zh) 2020-04-17 2020-04-17 复合沟道igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020571498.8U CN211629117U (zh) 2020-04-17 2020-04-17 复合沟道igbt器件

Publications (1)

Publication Number Publication Date
CN211629117U true CN211629117U (zh) 2020-10-02

Family

ID=72622255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020571498.8U Active CN211629117U (zh) 2020-04-17 2020-04-17 复合沟道igbt器件

Country Status (1)

Country Link
CN (1) CN211629117U (zh)

Similar Documents

Publication Publication Date Title
CN110379852B (zh) 能降低米勒电容的沟槽型igbt器件
CN110518058B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN202282352U (zh) 通过外延方法形成fs层的高压igbt
CN105870180B (zh) 双***沟槽栅电荷存储型rc-igbt及其制造方法
US9502547B2 (en) Charge reservoir IGBT top structure
CN114823886B (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
WO2000010204A1 (en) Trench-gate semiconductor device
CN103531614B (zh) 电荷补偿半导体器件
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
CN101764101B (zh) Bcd集成工艺
CN111326576B (zh) 一种具有纵向分离阳极的sa-ligbt器件
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN111725306B (zh) 一种沟槽型功率半导体器件及其制造方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN111341843A (zh) 复合沟道igbt器件及其制造方法
CN211629117U (zh) 复合沟道igbt器件
CN111370464A (zh) 沟槽栅功率器件及其制造方法
CN114975621A (zh) 能提升短路能力的igbt器件及制备方法
CN110504168B (zh) 一种多槽栅横向高压功率器件制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant