CN210837732U - 氮化镓hemt的封装结构 - Google Patents

氮化镓hemt的封装结构 Download PDF

Info

Publication number
CN210837732U
CN210837732U CN201921898945.4U CN201921898945U CN210837732U CN 210837732 U CN210837732 U CN 210837732U CN 201921898945 U CN201921898945 U CN 201921898945U CN 210837732 U CN210837732 U CN 210837732U
Authority
CN
China
Prior art keywords
pad
conductive
electrically connected
gallium nitride
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921898945.4U
Other languages
English (en)
Inventor
莫锦添
邹艳波
盛健健
姚卫刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN201921898945.4U priority Critical patent/CN210837732U/zh
Application granted granted Critical
Publication of CN210837732U publication Critical patent/CN210837732U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型公开了一种氮化镓HEMT的封装结构，待封装氮化镓HEMT芯片的栅极位于源极和漏极之间，设置第二导电焊盘、第三导电焊盘以及基盘引脚区位于芯片靠近源极的一侧，第一导电焊盘位于芯片靠近漏极的另一侧，通过第一电连接部件电连接漏极和第一导电焊盘，通过第二电连接部件电连接源极和基盘引脚区，通过第四电连接部件电连接源极和第二导电焊盘，通过第三电连接部件电连接栅极与第三导电焊盘，可以使得芯片各电极之间满足耐压距离；通过第四电连接部件电连接源极和第二导电焊盘，形成开尔文源极，以减小驱动回路的寄生电感；待封装氮化镓HEMT芯片固定且电连接在散热区，提高了封装结构的散热性能。

Description

氮化镓HEMT的封装结构
技术领域
本实用新型涉及半导体芯片封装技术领域，更具体的说，涉及一种氮化镓HEMT(高电子迁移率晶体管)的封装结构。
背景技术
作为第三代半导体材料的典型代表，宽禁带半导体氮化镓(GaN)具有许多硅材料不具备的优异性能，是高频、高压和大功率应用的优良半导体材料，在民用和军事领域具有广阔的应用前景。
尽管宽禁带半导体材料氮化镓较硅材料在性能上具有很大的优势，但是目前传统功率器件封装技术都是基于传统硅材料功率器件设计的，利用传统封装技术对宽禁带半导体材料氮化镓制备的半导体器件进行封装时，会影响半导体器件的性能。
实用新型内容
有鉴于此，本实用新型提供了一种氮化镓HEMT的封装结构，提高了氮化镓HEMT封装结构的性能。
为了实现上述目的，本实用新型提供如下技术方案：
一种氮化镓HEMT的封装结构，所述封装结构包括：
待封装氮化镓HEMT芯片，所述待封装氮化镓HEMT芯片的正面具有栅极、源极以及漏极；所述栅极位于所述源极以及所述漏极之间；
导电基盘，所述导电基盘具有用于固定所述待封装氮化镓HEMT芯片的散热区和基盘引脚区；
引线框架，所述引线框架上设置有第一导电焊盘、第二导电焊盘以及第三导电焊盘；所述导电基盘与所述引线框架相对固定；
其中，所述第一导电焊盘位于所述待封装氮化镓HEMT芯片具有所述漏极的一侧，所述第二导电焊盘以及所述第三导电焊盘位于所述待封装氮化镓HEMT芯片具有所述源极的一侧；所述待封装氮化镓HEMT芯片的背面与所述散热区固定且电连接；所述漏极通过第一电连接部件与所述第一导电焊盘电连接，所述源极通过第二电连接部件与所述基盘引脚区电连接，所述栅极通过第三电连接部件与所述第三导电焊盘电连接，且所述源极还通过第四电连接部件与所述第二导电焊盘电连接。
优选的，在上述封装结构中，所述基盘引脚区、所述第一导电焊盘、所述第二导电焊盘以及所述第三导电焊盘均包括焊接区以及和所述焊接区一体的引脚；
其中，所述第一导电焊盘、所述第二导电焊盘以及所述第三导电焊盘的所述焊接区和所述引脚连接处均具有弯折部，使得所述焊接区高于所述引脚。
优选的，在上述封装结构中，所述第一导电焊盘通过至少一根所述第一电连接部件与所述漏极电连接；
所述第一导电焊盘包括：漏极焊接区以及和所述漏极焊接区一体的至少一个漏极引脚；
其中，所述漏极焊接区通过所述第一电连接部件与所述漏极电连接。
优选的，在上述封装结构中，所述基盘引脚区通过至少一根所述第二电连接部件与所述源极电连接，所述第二导电焊盘通过一根所述第四电连接部件与所述源极电连接；
所述基盘引脚区包括：源极焊接区以及和所述源极焊接区一体的至少一个源极引脚；其中，所述源极焊接区通过所述第二电连接部件与所述源极电连接；
所述第二导电焊盘包括：开尔文源极焊接区和一个开尔文源极；其中，所述开尔文源极焊接区通过所述第四电连接部件与所述源极电连接。
优选的，在上述封装结构中，所述第三导电焊盘通过一根所述第三电连接部件与所述栅极电连接。
优选的，在上述封装结构中，所述第三导电焊盘包括：栅极焊接区和一个栅极引脚；
其中，所述栅极焊接区通过所述第三电连接部件与所述栅极电连接。
优选的，在上述封装结构中，所述待封装氮化镓HEMT芯片的背面通过软焊料与所述散热区固定。
优选的，在上述封装结构中，还包括：对所述待封装氮化镓HEMT芯片进行密封保护的封装层，所述封装层覆盖所述待封装氮化镓HEMT芯片以及各电连接部件。
优选的，在上述封装结构中，所述封装层为环氧树脂层。
通过上述描述可知，本实用新型技术方案提供的氮化镓HEMT的封装结构及封装方法中，采用横向结构的待封装氮化镓HEMT芯片进行封装，其栅极位于源极和漏极之间，这样，可以设置第二导电焊盘、第三导电焊盘以及基盘引脚区位于待封装氮化镓HEMT芯片的同一侧，且靠近源极，第一导电焊盘位于待封装氮化镓HEMT芯片的另一侧，且靠近漏极，通过第一电连接部件电连接漏极和第一导电焊盘，通过第二电连接部件电连接源极和基盘引脚区，通过第四电连接部件电连接源极和第二导电焊盘，通过第三电连接部件电连接栅极与第三导电焊盘，充分考虑到漏极和源极，漏极和栅极间电流较大，而源极和栅极间的电流较小的差异，使得待封装氮化镓HEMT芯片各电极之间满足耐压距离，进而满足了封装结构的电性能指标。而且通过第四电连接部件电连接源极和第二导电焊盘，形成开尔文源极(kelvin source)，可以减小驱动回路的寄生电感，进而可以减少由于寄生电感导致的损耗，进一步提高封装结构的电性能指标。同时，导电基盘包括散热区和基盘引脚区，待封装氮化镓HEMT芯片固定且电连接在散热区，使得基盘引脚区在芯片背面通过芯片的半导体衬底与源极电连接，使得导电基盘兼具了散热片和基岛功能，提高了封装结构的散热性能。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种典型的PDFN(Power Dual Flat No-lead，双列扁平无引脚功率封装)封装结构的示意图；
图2为图1所示封装结构塑封后的俯视图；
图3为本实用新型实施例提供的一种氮化镓HEMT的封装结构的示意图；
图4为图3所示封装结构塑封后的俯视图；
图5为本实用新型实施例提供的另一种氮化镓HEMT的封装结构的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
目前传统功率器件封装技术都是基于传统硅材料功率器件设计的，如图1和图2所示，图1为一种典型的PDFN(Power Dual Flat No-lead，双列扁平无引脚功率封装)封装结构的示意图，图2为图1所示封装结构塑封后的俯视图，图1中左图为封装结构塑封前的正面俯视图，右图为塑封前的侧视图，图2中左图为塑封后的正面俯视图，右图为塑封后的背面俯视图。
所示封装结构包括：框架基盘，具有引线框架120和导电基盘121；待封装芯片130，固定在导电基盘121上。待封装芯片130为垂直结构器件，正面具有源极131和栅极132，背面具有漏极。框架基盘具有位于待封装芯片130同一侧的第一导电焊盘122和第二导电焊盘123，源极131通过对应电连接部件150电连接到第二导电焊盘123的焊接区，进而和相应管脚电连接，栅极132通过对应电连接部件150电连接第一导电焊盘122的焊接区，进而和相应管脚电连接。待封装芯片130通过软焊料140和导电基盘121焊接固定，进而使得漏极电连接导电基盘121的焊接区，以电连接到位于待封装芯片另一侧的相应管脚。将待封装芯片130的各极与相应管脚电连接后，通过塑封层160将待封装芯片130和电连接部件150密封保护。
氮化镓HEMT芯片是横向结构的功率器件，其源极、栅极和漏极均位于芯片正面，作为基底的衬底与源极相连，如果采用图1所示封装方式，衬底和导电基盘121焊接固定，源极通过衬底和导电基盘121电连接，进而与焊接区电连接，那么漏极和栅极将和引线框架导电基盘另一侧的不同焊接区分别电连接，由于漏极和栅极间具有大电流，该方式无法保证漏极和栅极间的耐压距离。若保证漏极和栅极间的耐压距离，需要先将衬底绝缘后再和导电基盘121焊接固定，使得漏极电连接引线框架导电基盘的焊接区，使得源极和栅极分别电连接引线框架导电基盘一侧的不同焊接区，该方式需要将衬底和导电基盘121绝缘处理，无法保证芯片的散热性能。
有鉴于此，本实用新型实施例提供了一种氮化镓HEMT的封装结构及封装方法，提高了氮化镓HEMT封装结构的性能。
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参考图3和图4，图3为本实用新型实施例提供的一种氮化镓HEMT的封装结构的示意图，图4为图3所示封装结构塑封后的俯视图，图3中左图为封装结构塑封前的正面俯视图，右图为塑封前的侧视图，图4中左图为塑封后的正面俯视图，右图为塑封后的背面俯视图。
所述封装结构包括：待封装氮化镓HEMT芯片70，所述待封装氮化镓HEMT芯片70的正面具有栅极(Gate)72、源极(Source)73以及漏极(Drain)71；所述栅极72位于所述源极73以及所述漏极71之间；导电基盘92，所述导电基盘具有用于固定所述待封装氮化镓HEMT芯片70的散热区和基盘引脚区93；引线框架90，所述引线框架90上设置有第一导电焊盘91、第二导电焊盘94以及第三导电焊盘95；所述导电基盘92与所述引线框架90相对固定，二者绝缘。第一导电焊盘91、第二导电焊盘94以及第三导电焊盘95相互绝缘。
其中，所述第一导电焊盘91位于所述待封装氮化镓HEMT芯片70具有所述漏极71的一侧，所述第二导电焊盘94以及所述第三导电焊盘95所述待封装氮化镓HEMT芯片70具有所述源极73的一侧；所述待封装氮化镓HEMT芯片70的背面与所述散热区固定且电连接；所述漏极71通过第一电连接部件81与所述第一导电焊盘91电连接，所述源极73通过第二电连接部件82与所述基盘引脚区93电连接，所述栅极72通过第三电连接部件83与所述第三导电焊盘95电连接，且所述源极73还通过第四电连接部件84与所述第二导电焊盘95电连接。
可选的，所述待封装氮化镓HEMT芯片的背面通过软焊料60与所述散热区焊接固定。其中，所述软焊料60由以下质量百分比的组分组成：铅95.5％、锡2％以及银2.5％，以保证具有较好的散热性能。所述软焊料60具体组成成分和质量百分比不限于本实用新型实施例说明，可以基于需求设置。
本实用新型实施例所述封装结构中，设置第二导电焊盘94、第三导电焊盘95以及基盘引脚区93位于待封装氮化镓HEMT芯片70的同一侧，且靠近源极73，第一导电焊盘91位于待封装氮化镓HEMT芯片70的另一侧，且靠近漏极91，通过第一电连接部件81电连接漏极71和第一导电焊盘91，通过第二电连接部件82电连接源极73和基盘引脚区93，通过第四电连接部件84电连接源极73和第二导电焊盘94，通过第三电连接部件83电连接栅极72与第三导电焊盘95，充分考虑到漏极71和源极73，漏极71和栅极72间电流较大，而源极73和栅极72间的电流较小的差异，使得待封装氮化镓HEMT芯片各电极之间满足耐压距离，满足了封装结构的电性能指标。而且通过第四电连接部件84电连接源极73和第二导电焊盘94，形成开尔文源极，可以减小驱动回路的寄生电感，进一步提高封装结构的电性能指标。同时，导电基盘92包括散热区和基盘引脚区93，待封装氮化镓HEMT芯片70固定且电连接在散热区，使得基盘引脚区93通过芯片衬底与源极73电连接，使得导电基盘92兼具了散热片和基岛功能，提高了封装结构的散热性能。
本实用新型实施例所述封装结构中，所述第一导电焊盘91、所述第二导电焊盘94以及所述第三导电焊盘95均包括焊接区以及和所述焊接区一体的引脚；其中，所述焊接区和所述引脚连接处具有弯折部，使得所述焊接区高于所述引脚。这样，便于后续通过打线工艺中各电连接部件80与对应的导电焊盘的焊接，减少了打线长度，降低成本。可选的，所述第一导电焊盘91通过至少一根所述第一电连接部件81与所述漏极71电连接。每个第一导电焊盘91单独对应一个外露引脚，并单独对应一条第一电连接部件81，第一电连接部件81的数量根据芯片所需电流设定，以至少为1条。
所述第一导电焊盘91包括：漏极焊接区以及和所述漏极焊接区一体的至少一个漏极引脚；其中，所述漏极焊接区通过所述第一电连接部件81与所述漏极71电连接。图3所示方式中，具有四个漏极焊接区，分别对应一个漏极引脚，每个漏极焊接区通过以第一电连接部件81与漏极71电连接。可以基于需求设置漏极焊接区的数量，不局限于图3所示方式。
所述基盘引脚区93通过至少一根所述第二电连接部件82与所述源极73电连接，所述第二导电焊盘94通过一根所述第四电连接部件84与所述源极73电连接。每个基盘引脚区93单独对应一个外露引脚，并单独对应一条第二电连接部件82，第二电连接部件82的数量根据芯片所需电流设定，以至少为1条。第二导电焊盘94与导电基盘具有绝缘间隙，与第三导电焊盘95具有绝缘间隙，形成开尔文源极。由于开尔文源极通流要求较低，一般对应设置一条电连接部件即可，故第二导电焊盘94一根所述第四电连接部件84与所述源极73，第三导电焊盘95通过一根第三电连接部件83与所述栅极72电连接。
所述基盘引脚区93包括：源极焊接区以及和所述源极焊接区一体的至少一个源极引脚；其中，所述源极焊接区通过所述第二电连接部件82与所述源极73电连接；所述第二导电焊盘94包括：开尔文源极焊接区KS和一个开尔文源极；其中，所述开尔文源极焊接区KS通过所述第四电连接部件84与所述源极73电连接。图3所示方式中，具有2个源极焊接区，分别对应一个源极引脚，每个源极焊接区通过以第四电连接部件84与源极73电连接。可以基于需求设置第四电连接部件84的数量，不局限于图3所示方式。
图3所示方式中，所述第三导电焊盘95通过一根所述第三电连接部件83与所述栅极72电连接。所述第三导电焊盘95包括：栅极焊接区和一个栅极引脚；其中，所述栅极焊接区通过所述第三电连接部件83与所述栅极72电连接。
本实用新型实施例中，待封装氮化镓HEMT芯片70为横向结构，漏极71和源极73分别设置在芯片正面相对两长边，为长条区域。栅极72位于芯片正面的以短边。这样，漏极71可以通过多条第一电连接部件81以分别和第一导电焊盘90电连接，源极73可以通过多条第二电连接部件82和基盘引脚区93电连接，并通过一第四电连接部件84和第二导电焊盘94电连接，在实现芯片各电极在连接到框架各导电焊盘后仍有足够耐压距离的同时，便于实现开尔文源极。
如图3和图4所示，所述封装结构还包括：对所述待封装氮化镓HEMT芯片70进行密封保护的封装层50，所述封装层50覆盖所述待封装氮化镓HEMT芯片70以及各电连接部件80。可选的，所述封装层50为环氧树脂层。
在图3和图4所示实施例中，所述电连接部件80中，以第一电连接部件81、第二电连接部件82、第三电连接部件83以及第四电连接部件84均为导线为例进行说明。容易知道的，本实用新型实施例所述封装结构中，电连接部件实现方式可以基于需求设置，不局限于图3和图4所示方式，如还可以如图5所示方式。
参考图5，图5为本实用新型实施例提供的另一种氮化镓HEMT的封装结构的示意图，该方式与图3和图4所示方式不同在于，电连接部件100中，第一电连接部件101和第二电连接部102均为金属带，第三电连接部件83和第四电连接部件84均为导线。金属带可以为铝带。金属带相对于导线具有更小的阻抗，可以减少打线数量。
基于上述实施例，本实用新型另一实施例还提供了一种氮化镓HEMT的封装方法，所述封装方法包括：
步骤S11：提供一待封装氮化镓HEMT芯片。
所述待封装氮化镓HEMT芯片正面具有栅极、源极以及漏极；所述栅极位于所述源极以及所述漏极之间。栅极、源极以及漏极位于半导体衬底上。
该步骤中，所述提供一待封装氮化镓HEMT芯片包括：首先，提供一晶圆；然后，对所述晶圆的背面进行减薄处理后，通过划片工艺将所述晶圆分割为多个所述待封装氮化镓HEMT芯片。
可以将晶圆减薄20-300μm，可以通过刻蚀或是机械掩膜或是二者结合的方式对晶圆进行减薄处理。可以通过激光开槽至半导体衬底再进行划片分割。
步骤S12：将所述待封装氮化镓HEMT芯片固定在框架基盘上。
可以通过软焊料将待封装氮化镓HEMT芯片固定在框架基盘上。所述框架基盘具有相对固定的导电基盘与引线框架；所述导电基盘具有用于固定所述待封装氮化镓HEMT芯片的散热区和基盘引脚区；所述封装氮化镓HEMT芯片的背面与所述散热区固定且电连接；所述引线框架上设置有第一导电焊盘、第二导电焊盘以及第三导电焊盘；所述导电基盘与所述引线框架相对固定；所述第一导电焊盘位于所述待封装氮化镓HEMT芯片具有所述漏极的一侧，所述基盘引脚区、所述第二导电焊盘以及所述第三导电焊盘所述待封装氮化镓HEMT芯片具有所述源极的一侧；
步骤S13：通过打线工艺将所述待封装氮化镓HEMT芯片与各导电焊盘以及所述基盘引脚区电互联。
打线工艺与常规PDFN工艺相同。所述漏极通过第一电连接部件与所述第一导电焊盘电连接，所述源极通过第二电连接部件与所述基盘引脚区电连接，所述栅极通过第三电连接部件与所述第三导电焊盘电连接，且所述源极还通过第四电连接部件与所述第二焊盘电连接。
可选的，所述封装方法还包括：通过塑封工艺对所述待封装氮化镓HEMT芯片进行密封保护的封装层，使得封装层覆盖所述待封装氮化镓HEMT芯片以及各电连接部件。塑封工艺与传统塑封工艺相同。
与传统PDFN工艺相同，后续再通过固化、磨胶、锡化、打印、产品分离、检验和包装等后续工艺流程完成最终产品封装。
本实用新型实施例所述封装方法，可以用于制备上述实施例所述封装结构，工艺简单，成本低，而且可以制备散热性能好和高电性能指标的封装结构。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的封装方法而言，由于其与实施例公开的封装结构相对应，所以描述的比较简单，相关之处参见封装结构对应部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种氮化镓HEMT的封装结构，其特征在于，所述封装结构包括：
待封装氮化镓HEMT芯片，所述待封装氮化镓HEMT芯片的正面具有栅极、源极以及漏极；所述栅极位于所述源极以及所述漏极之间；
导电基盘，所述导电基盘具有用于固定所述待封装氮化镓HEMT芯片的散热区和基盘引脚区；
引线框架，所述引线框架上设置有第一导电焊盘、第二导电焊盘以及第三导电焊盘；所述导电基盘与所述引线框架相对固定；
其中，所述第一导电焊盘位于所述待封装氮化镓HEMT芯片具有所述漏极的一侧，所述第二导电焊盘以及所述第三导电焊盘位于所述待封装氮化镓HEMT芯片具有所述源极的一侧；所述待封装氮化镓HEMT芯片的背面与所述散热区固定且电连接；所述漏极通过第一电连接部件与所述第一导电焊盘电连接，所述源极通过第二电连接部件与所述基盘引脚区电连接，所述栅极通过第三电连接部件与所述第三导电焊盘电连接，且所述源极还通过第四电连接部件与所述第二导电焊盘电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述基盘引脚区、所述第一导电焊盘、所述第二导电焊盘以及所述第三导电焊盘均包括焊接区以及和所述焊接区一体的引脚；
其中，所述第一导电焊盘、所述第二导电焊盘以及所述第三导电焊盘的焊接区和所述引脚连接处均具有弯折部，使得所述焊接区高于所述引脚。
3.根据权利要求1所述的封装结构，其特征在于，所述第一导电焊盘通过至少一根所述第一电连接部件与所述漏极电连接；
所述第一导电焊盘包括：漏极焊接区以及和所述漏极焊接区一体的至少一个漏极引脚；
其中，所述漏极焊接区通过所述第一电连接部件与所述漏极电连接。
4.根据权利要求1所述的封装结构，其特征在于，所述基盘引脚区通过至少一根所述第二电连接部件与所述源极电连接，所述第二导电焊盘通过一根所述第四电连接部件与所述源极电连接；
所述基盘引脚区包括：源极焊接区以及和所述源极焊接区一体的至少一个源极引脚；其中，所述源极焊接区通过所述第二电连接部件与所述源极电连接；
所述第二导电焊盘包括：开尔文源极焊接区和一个开尔文源极；其中，所述开尔文源极焊接区通过所述第四电连接部件与所述源极电连接。
5.根据权利要求1所述的封装结构，其特征在于，所述第三导电焊盘通过一根所述第三电连接部件与所述栅极电连接。
6.根据权利要求5所述的封装结构，其特征在于，所述第三导电焊盘包括：栅极焊接区和一个栅极引脚；
其中，所述栅极焊接区通过所述第三电连接部件与所述栅极电连接。
7.根据权利要求1所述的封装结构，其特征在于，所述待封装氮化镓HEMT芯片的背面通过软焊料与所述散热区固定。
8.根据权利要求1-7任一项所述的封装结构，其特征在于，还包括：对所述待封装氮化镓HEMT芯片进行密封保护的封装层，所述封装层覆盖所述待封装氮化镓HEMT芯片以及各电连接部件。
9.根据权利要求8所述的封装结构，其特征在于，所述封装层为环氧树脂层。
CN201921898945.4U 2019-11-05 2019-11-05 氮化镓hemt的封装结构 Active CN210837732U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921898945.4U CN210837732U (zh) 2019-11-05 2019-11-05 氮化镓hemt的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921898945.4U CN210837732U (zh) 2019-11-05 2019-11-05 氮化镓hemt的封装结构

Publications (1)

Publication Number Publication Date
CN210837732U true CN210837732U (zh) 2020-06-23

Family

ID=71262286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921898945.4U Active CN210837732U (zh) 2019-11-05 2019-11-05 氮化镓hemt的封装结构

Country Status (1)

Country Link
CN (1) CN210837732U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169150A (zh) * 2021-03-10 2021-07-23 英诺赛科(苏州)半导体有限公司 Iii族氮基半导体封装结构及其制造方法
CN116093058A (zh) * 2023-02-28 2023-05-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169150A (zh) * 2021-03-10 2021-07-23 英诺赛科(苏州)半导体有限公司 Iii族氮基半导体封装结构及其制造方法
CN113169150B (zh) * 2021-03-10 2022-06-14 英诺赛科(苏州)半导体有限公司 Iii族氮基半导体封装结构及其制造方法
US12040259B2 (en) 2021-03-10 2024-07-16 Innoscience (suzhou) Semiconductor Co., Ltd. III-nitride-based semiconductor packaged structure and method for manufacturing the same
CN116093058A (zh) * 2023-02-28 2023-05-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构
CN116093058B (zh) * 2023-02-28 2024-01-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构

Similar Documents

Publication Publication Date Title
US7242078B2 (en) Surface mount multichip devices
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
US7659559B2 (en) Semiconductor package having insulated metal substrate and method of fabricating the same
CN109075148B (zh) 半导体封装体、安装有半导体封装体的模块及电气设备
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
TW201133724A (en) Stacked dual chip package and method of fabrication
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
JP2003234442A (ja) 半導体装置及びその製造方法
DE112007000919T5 (de) Gemeinsames Gehäuse für eine hohe Leistungsdichte aufweisende Bauteile, insbesondere für IGBTs und Dioden, mit niedriger Induktivität und drahtfreien Bond-Verbindungen
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN210837732U (zh) 氮化镓hemt的封装结构
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
US9716057B1 (en) Offset leadframe cascode package
US11978692B2 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor package and a semiconductor module
JP5271778B2 (ja) 半導体装置の製造方法
CN112768427A (zh) 氮化镓hemt的封装结构及封装方法
CN110634812A (zh) 具有夹互连和双侧冷却的半导体器件封装
CN102074539A (zh) 半导体器件的封装
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
TWI427717B (zh) 一種倒裝晶片的封裝方法
CN113394209A (zh) 氮化镓器件封装结构
CN214378414U (zh) 智能功率级模块的封装结构及晶圆结构
JP5512845B2 (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant