CN210742772U - 一种稳定电流产生电路 - Google Patents
一种稳定电流产生电路 Download PDFInfo
- Publication number
- CN210742772U CN210742772U CN201922420672.9U CN201922420672U CN210742772U CN 210742772 U CN210742772 U CN 210742772U CN 201922420672 U CN201922420672 U CN 201922420672U CN 210742772 U CN210742772 U CN 210742772U
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- circuit
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本实用新型提供了一种稳定电流产生电路。该稳定电流产生电路包括主电路、电流调整电路及输出电路;其中,该主电路用于产生驱动电流,电流调整电路与主电路相连,用于采集驱动电流并将采集的电流与一基准电流对比,并将对比结果输出至输出电路,该输出电路与电流调整电路相连,用于根据比较结果输出稳定的驱动电流Iout,从而实现了该带电流产生电路的稳定输出,避免了因输出电流过小而引起的LED工作异常。
Description
技术领域
本实用新型涉及一种模拟集成电路设计领域,具体地,涉及一种稳定电流产生电路。
背景技术
由于LED的优点突出,因而LED的应用也越来越广泛,而LED驱动电流电流对LED的性能影响至关重要,因此,人们对LED的驱动电流电路的要求也越来越高。现有技术中,通常通过调节电路中的电阻单元,从而得到不同要求的驱动电路,以满足不同用户的需要。
但是由于电阻的生产工艺以及环境等因素,阻值不可避免的在标准值附近波动,例如,电阻的阻值会随着温度的变化而变化,而LED在工作时会产生一定的热量,从而引起电阻阻值的变化,当电阻的阻值过大时可能会导致输出电流变小,而过小的驱动电流会导致LED工作的异常,甚至LED不能工作,从而影响整体照明效果。因此,如何设计出一种稳定性好,在异常情况引起的电路内部阻值过大时依然能够稳定驱动LED的驱动电流电流,是一项至关重要的电路设计难题。
实用新型内容
针对上述现有技术的不足,本实用新型的目的在于:提供一种稳定电流产生电路,该电路能够解决现有的LED驱动电流电路的输出不够稳定以及受电阻阻值影响大的问题。
为了实现上述目的,本实用新型通过下列技术方案来实现:
一种稳定电流产生电路,包括主电路,电流调整电路和输出电路;其中主电路用于产生驱动电流I0,电流调整电路与主电路相连,用于采集驱动电流I0,并将采集得到的电流I6与一基准电流I1对比,并将对比结果输出至输出电路,输出电路与电流调整电路相连,用于根据比较结果输出稳定的驱动电流Iout,从而实现了该电流产生电路的稳定输出。
其中,主电路包括:运放P1、电阻R1、R2、晶体管MN1、MP1;运放P1的正相输入端连接基准电压Vref,反相输入端连接电阻R1、R2的公共端,电阻R2的另一端接地,电阻R1的另一端连接晶体管MN1的源极,晶体管MN1的栅极连接运放P1的输出端,晶体管MN1的漏极连接晶体管MP1的漏极和栅极,晶体管MP1的源极连接电源电压VDD。
电流调整电路包括:晶体管MP2-MP6、MN2、MN3,电流源I。其中晶体管MP2与晶体管MP1构成镜像电路,用以将驱动电路I0进行镜像;晶体管MN2、MN3构成镜像电路;其中晶体管MP2的源极连接电源电压VDD,栅极连接晶体管MP1的栅极,漏极连接晶体管MN2的漏极,晶体管MN2的漏极连接晶体管MN2的栅极以及晶体管MN3的栅极,晶体管MN2、MN3的源极接地;晶体管MN3的漏极连接电流源I的一端以及晶体管MP4的漏极;电流源I的另一端连接晶体管MP3的漏极、栅极,晶体管MP3的栅极连接晶体管MP6的栅极,晶体管MP3-MP6的源极连接电源电压VDD;晶体管MP4的栅极连接其漏极以及晶体管MP5的栅极,晶体管MP5的漏极连接晶体管MP6的漏极。
输出电路包括晶体管MN4、MN5,其中,晶体管MN4、MN5构成电流镜电路,用于镜像电流I5,并作为输出电流Iout;其中,晶体管MN4的漏极连接其栅极以及晶体管MP6的漏极,晶体管MN4的栅极连接晶体管MN5的栅极,晶体管MN4、MN5的源极接地。
其中,晶体管MP1-MP6为PMOS晶体管,晶体管MN1-MN5为NMOS晶体管。
有益效果
本实用新型提供的一种稳定电流产生电路,能够输出稳定的电流,与现有技术相比具有如下的有益效果:
1、电路具有反馈结构,能够实现自适应的稳定调节,使电路输出稳定的电流。
2、当由于电阻的影响导致输出电流过小时,本实用新型电路通过电流调整电路的采集、对比,调整,从而实现输出电流的稳定,保证LED的正常工作。
3、该电路的电路结构简单,且该电路能够工作在较低的供电电压下,其漏电流小,具有较高的信噪比。
附图说明
图1是本实用新型实施例的稳定电流产生电路图;
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案,而不能以此来限制本实用新型的保护范围。
如附图1所示,一种稳定电流产生电路,包括主电路,电流调整电路和输出电路;其中主电路用于产生驱动电流I0,电流调整电路与主电路相连,用于采集驱动电流I0,并将采集得到电流I6与一基准电流I1对比,并将对比结果输出至输出电路,输出电路与电流调整电路相连,用于根据比较结果输出稳定的驱动电流Iout,从而实现了该电流产生电路的稳定输出。
其中,主电路包括:运放P1、电阻R1、电阻R2、晶体管MN1、晶体管MP1;运放P1的正相输入端连接基准电压Vref,反相输入端连接电阻R1、电阻R2的公共端,电阻R2的另一端接地,电阻R1的另一端连接晶体管MN1的源极,晶体管MN1的栅极连接运放P1的输出端,晶体管MN1的漏极连接晶体管MP1的漏极和栅极,晶体管MP1的源极连接电源电压VDD。
电流调整电路包括:晶体管MP2-MP6、MN2、MN3,电流源I。其中晶体管MP2与晶体管MP1构成镜像电路,用以将驱动电路I0进行镜像;晶体管MN2、MN3构成镜像电路;晶体管MP2的源极连接电源电压VDD,栅极连接晶体管MP1的栅极,漏极连接晶体管MN2的漏极,晶体管MN2的漏极连接晶体管MN2的栅极以及晶体管MN3的栅极,晶体管MN2、MN3的源极接地;晶体管MN3的漏极连接电流源I的一端以及晶体管MP4的漏极;电流源I产生电流I1,电流源I的另一端连接晶体管MP3的漏极、栅极,晶体管MP3的栅极连接晶体管MP6的栅极,晶体管MP3-MP6的源极连接电源电压VDD;晶体管MP4的栅极连接其漏极以及晶体管MP5的栅极,晶体管MP5的漏极连接晶体管MP6的漏极。
输出电路包括晶体管MN4、MN5,其中,晶体管MN4、MN5构成电流镜电路,用于镜像电流I5,并作出输出电流Iout;其中,晶体管MN4的漏极连接其栅极以及晶体管MP6的漏极,晶体管MN4的栅极连接晶体管MN5的栅极,晶体管MN4、MN5的源极接地。
本实施例以各电流镜比例均为1:1为例进行说明,然而本领域技术人员熟知该比例也可以根据实际需要设定为其他值,在此不做限定。由于晶体管MP1、MP2构成共源共栅电流镜,因此,电流I6=I0,另外,由于晶体管MN2、MN3也构成共源共栅电流镜,因而电流I2为:I2=I6-I1=I0-I1;当I0>I1时,上式成立,当I0<I1时,晶体管MP4、MP5处于截止状态,此时I2=0。
由于晶体管MP4、MP5也构成电流镜电路,此时,I3=I2;I5=I3+I4;由于晶体管MP6、MP3构成电流镜结构,此时,I4=I1;即I5=I2+I1;因此,当I0>I1时,I5=I0;当I0<I1时I5=I1。输出电流中由于晶体管MN4、晶体管MN5的镜像结构,Iout=I5。由此可见,上述结构实现了当输出电流I0大于一基准电流I1时,直接输出I0的值,当输出电流小于基准电流I1时,以基准电流I1输出。基准值I1的大小根据实际工作中为了使LED能够正常工作的最小电流而定。
上述实施例,晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6,全部描述时简写成晶体管MP1-MP6。晶体管MN1晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5,全部描述时简写成晶体管MN1-MN5。
上述实施例只是为了说明本实用新型的技术构思及特点,其目的是在于让本领域内的普通技术人员能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡是根据本实用新型内容的实质所做出的等效的变化或修饰,都应涵盖在本实用新型的保护范围内。
Claims (3)
1.一种稳定电流产生电路,其特征在于,包括,主电路,电流调整电路和输出电路;其中主电路用于产生驱动电流I0,电流调整电路与主电路相连,用于采集驱动电流I0,并将采集得到的电流I6与一基准电流对比,并将对比结果输出至输出电路,输出电路与电流调整电路相连,用于根据比较结果输出稳定的驱动电流Iout,从而实现了该电流产生电路的稳定输出;
其中,主电路包括:运放P1、电阻R1、R2、晶体管MN1、MP1;运放P1的正相输入端连接基准电压Vref,反相输入端连接电阻R1、R2的公共端,电阻R2的另一端接地,电阻R1的另一端连接晶体管MN1的源极,晶体管MN1的栅极连接运放P1的输出端,晶体管MN1的漏极连接晶体管MP1的漏极和栅极,晶体管MP1的源极连接电源电压VDD;
电流调整电路包括:晶体管MP2-MP6、MN2、MN3,电流源I;其中晶体管MP2与晶体管MP1构成镜像电路,用以将驱动电路I 0进行镜像;晶体管MN2、MN3构成镜像电路;晶体管MP2的源极连接电源电压VDD,栅极连接晶体管MP1的栅极,漏极连接晶体管MN2的漏极,晶体管MN2的漏极连接晶体管MN2的栅极以及晶体管MN3的栅极,晶体管MN2、MN3的源极接地;晶体管MN3的漏极连接电流源I的一端以及晶体管MP4的漏极;电流源I的另一端连接晶体管MP3的漏极、栅极,晶体管MP3的栅极连接晶体管MP6的栅极,晶体管MP3-MP6的源极连接电源电压VDD;晶体管MP4的栅极连接其漏极以及晶体管MP5的栅极,晶体管MP5的漏极连接晶体管MP6的漏极。
2.根据权利要求1所述的稳定电流产生电路,其特征在于,输出电路包括晶体管MN4、MN5,其中,晶体管MN4、MN5构成电流镜电路,用于镜像电流I5,并作为输出电流Iout;其中,晶体管MN4的漏极连接其栅极以及晶体管MP6的漏极,晶体管MN4的栅极连接晶体管MN5的栅极,晶体管MN4、MN5的源极接地。
3.根据权利要求1或2所述的稳定电流产生电路,其特征在于,晶体管MP1-MP6为PMOS晶体管,晶体管MN1-MN5为NMOS晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922420672.9U CN210742772U (zh) | 2019-12-27 | 2019-12-27 | 一种稳定电流产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922420672.9U CN210742772U (zh) | 2019-12-27 | 2019-12-27 | 一种稳定电流产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210742772U true CN210742772U (zh) | 2020-06-12 |
Family
ID=71007780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922420672.9U Active CN210742772U (zh) | 2019-12-27 | 2019-12-27 | 一种稳定电流产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210742772U (zh) |
-
2019
- 2019-12-27 CN CN201922420672.9U patent/CN210742772U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN202995523U (zh) | 无输出滤波电容超低功耗低压差线性调节器 | |
KR100940151B1 (ko) | 밴드갭 기준전압 발생회로 | |
CN100430856C (zh) | 电压产生器、集成电路、和产生参考电压的方法 | |
WO2015172555A1 (zh) | 一种环形振荡器的频率控制方法及电路 | |
CN109213254B (zh) | 一种电源管理电路及其芯片 | |
CN102385412B (zh) | 一种低电压带隙基准源产生电路 | |
CN103869868B (zh) | 一种带温度补偿的带隙基准参考电路 | |
KR20020053188A (ko) | 커런트 미러형의 밴드갭 기준전압 발생장치 | |
KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
CN105912066B (zh) | 一种低功耗高psrr的带隙基准电路 | |
CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
TW201939864A (zh) | 電壓基準源電路及低功耗電源系統 | |
CN105425891A (zh) | 零温度系数可调电压基准源 | |
CN109491439A (zh) | 一种基准电压源及其工作方法 | |
CN211956253U (zh) | 温度补偿带隙基准电路 | |
CN213240931U (zh) | 一种por电路 | |
CN110166029B (zh) | 一种迟滞比较器电路 | |
CN210742772U (zh) | 一种稳定电流产生电路 | |
CN104460805A (zh) | 低温度系数和低电源电压系数的基准电流源 | |
TWI720305B (zh) | 電壓產生電路 | |
JP4868868B2 (ja) | 基準電圧発生回路 | |
CN115826667A (zh) | 一种低压高阶补偿带隙基准电压源 | |
TWI783563B (zh) | 參考電流/電壓產生器與電路系統 | |
CN205176717U (zh) | 零温度系数可调电压基准源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |