CN102385412B

CN102385412B - 一种低电压带隙基准源产生电路

Info

Publication number: CN102385412B
Application number: CN 201010269350
Authority: CN
Inventors: 汤华莲; 庄奕琪; 胡滨; 赵辉; 李勇强
Original assignee: Nationz Technologies Inc
Current assignee: Nationz Technologies Inc
Priority date: 2010-09-01
Filing date: 2010-09-01
Publication date: 2013-12-18
Anticipated expiration: 2030-09-01
Also published as: CN102385412A

Abstract

本发明涉及一种低电压带隙基准源产生电路，包括启动电路和与其电连接的带隙基准源产生电路，所述带隙基准源产生电路包括运算放大器、偏置电流产生电路和分压电路，所述运算放大器的输出端与偏置电流产生电路电连接，所述运算放大器的正相输入端和负相输入端与分压电路电连接，所述偏置电流产生电路与分压电路电连接，其中所述分压电路由多个电阻和三极管组成，通过分压电路中多个电阻进行分压，从而将部分电压加在三极管发射极上，将材料带隙电压中的一部分电压进行输出，从而产生低电压带隙基准源。与对温度的高阶项进行补偿的基准源产生电路相比，本发明的低电压带隙基准源产生电路结构简单、功耗小，并节省了占用面积。

Description

一种低电压带隙基准源产生电路

技术领域

本发明涉及模拟集成电路设计领域，具体涉及一种给模拟电路提供低电压、低温度系数的基准电压源及相应启动电路。

背景技术

带隙基准源电路的基本思想是把具有正温度系数与负温度系数特性的组件产生的电流或者电压按照一定的比例进行叠加，将产生的与温度无关的输出作为参考电压或者电流。

带隙基准源电路广泛地应用在A/D（Analog/Digital，模拟/数字）和D/A（Digital/Analog，数字/模拟）数据转换***中，和其他基准相比，它具有以下优点：可以与标准的CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺兼容；温度系数和电源抑制比能够满足一般***的要求，可工作在低电压下。传统的带隙基准源电路产生一个约为1.25V的稳定电压。

在数据转换器等高精度***中，带隙基准源电路的温度系数、PSRR（Power Supply Rejection Ratio，电源抑制比）性能直接影响***整体性能。随着技术的不断发展，对这些***的要求越来越高，从而对带隙基准源也提出了更高的要求。同时随着工艺尺寸的缩小，电源电压不断降低（电源电压小于1.25V），传统的带隙基准源已无法工作。

另外，经典的带隙基准源产生电路只对温度的一阶项进行补偿，其温度系数偏高，无法满足高精度***的要求，而对温度的高阶项进行补偿的基准源产生电路，其结构复杂，功耗和面积均较大。

发明内容

本发明所要解决的技术问题是提供一种结构简单、功耗小的低电源电压下工作的带隙基准源产生电路。

本发明解决上述技术问题的技术方案如下：

一种低电压带隙基准源产生电路，包括启动电路和与其电连接的带隙基准源产生电路，所述带隙基准源产生电路包括运算放大器、偏置电流产生电路和分压电路，所述运算放大器的输出端与偏置电流产生电路电连接，所述运算放大器的正相输入端和负相输入端与分压电路电连接，所述偏置电流产生电路与分压电路电连接，其中：

所述分压电路包括电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3、电阻R4、电阻R5、三极管Q1和三极管Q2；

所述电阻R1A的一端、运算放大器负相输入端和偏置电流产生电路电连接于节点A；

所述电阻R1B的一端、运算放大器正相输入端和偏置电流产生电路电连接于节点B；

所述电阻R4的一端和偏置电流产生电路电连接于节点E，所述节点E引出带隙基准源产生电路的输出端；

所述电阻R1A的另一端、电阻R2A的一端和三极管Q1的发射极电连接于节点C；

所述电阻R1B的另一端、电阻R2B的一端、电阻R3的一端和电阻R5的一端电连接于节点D；

所述电阻R3的另一端、电阻R5的另一端和三极管Q2的发射极电连接；

所述电阻R4的另一端、电阻R2A的另一端、电阻R2B的另一端、三极管Q1的基极、三极管Q1的集电极、三极管Q2的基极和三极管Q2的集电极均接地。

本发明的有益效果是：通过电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3、电阻R4和电阻R5进行分压，将部分电压加在三极管Q1和三极管Q2的发射极上，这样从本发明的低电压带隙基准源产生电路中所体现出的带隙电压便是材料带隙电压（由制造本发明低电压带隙基准源产生电路所采用材料的禁带宽度决定的电压）的一部分，从而产生低电压带隙基准源。与对温度的高阶项进行补偿的基准源产生电路相比，本发明的低电压带隙基准源产生电路结构简单、功耗小，并节省了占用面积。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述电阻R1A和电阻R1B的电阻值相等，所述电阻R2A和电阻R2B的电阻值相等。

进一步，所述电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3和电阻R4具有正温度系数，所述电阻R5具有负温度系数。

进一步，所述运算放大器为单端输出运算放大器。

进一步，所述偏置电流产生电路包括晶体管M1A、晶体管M1B和晶体管M1C；所述晶体管M1A的栅极、晶体管M1B的栅极和晶体管M1C的栅极均与所述运算放大器的输出端电连接；所述晶体管M1A的漏极与节点A电连接；所述晶体管M1B的漏极与节点B电连接；所述晶体管M1C的漏极与节点E电连接；所述晶体管M1A的源极、晶体管M1B的的源极和晶体管M1C的源极均与电源VDD电连接。

进一步，所述晶体管M1A、晶体管M1B和晶体管M1C均为PMOS（P-channel Metal Oxide Semiconductor，Ｐ沟道金属氧化物半导体）晶体管。

进一步，所述晶体管M1A、晶体管M1B和晶体管M1C的尺寸相同。

进一步，所述启动电路包括PMOS晶体管MS1、NMOS（N-channel Metal Oxide Semiconductor，N沟道金属氧化物半导体）晶体管MS2和NMOS晶体管MS3；所述PMOS晶体管MS1的源极与电源VDD电连接；所述PMOS晶体管MS1的栅极、PMOS晶体管MS1的漏极、NMOS晶体管MS2的漏极和NMOS晶体管MS3的栅极电连接；所述NMOS晶体管MS3的漏极与所述运算放大器的输出端电连接；所述NMOS晶体管MS2的栅极与所述节点A电连接；所述NMOS晶体管MS2的源极和NMOS晶体管MS3的源极接地。

采用上述进一步方案的有益效果是，使得启动电路结构简单、功耗低，并可使带隙基准源产生电路工作在正常的工作点，避免启动失败。

本发明低电压带隙基准源产生电路中，所述电阻R1A和电阻R1B的电阻值相等，所述电阻R2A和电阻R2B的电阻值相等，所述晶体管M1A、晶体管M1B和晶体管M1C的尺寸相同，使得流经PMOS晶体管M1A和PMOS晶体管M1B的电流大小相等，节点A处和节点B处的电压相等，节点C处和节点D处的电压相等，使得流进三极管Q1和三极管Q2发射极的电流相等，从而使得对低电压带隙基准源产生电路中的电阻、PMOS晶体管和三极管的选取和设置更为简单，并利于对带隙基准源产生电路的输出端的输出电压进行计算。

本发明低电压带隙基准源产生电路中：通过调节具有负温度系数的电阻R5的电阻值，以间接调节电阻R2B和电阻R5的电阻值比值，从而使得本电路的高阶误差最小化；通过调节电阻R3的电阻值，以间接调节电阻R2B和电阻R3的电阻值比值，使得本电路的线性误差最小化；通过调节电阻R4的电阻值，以间接调节电阻R2B和电阻R4的电阻值比值，从而使得本发明低电压带隙基准源产生电路产生低的基准电压进行输出。本发明低电压带隙基准源产生电路中的分压电路，不但可以产生低温度系数的基准源，而且仅多用一个具有不同温度系数的电阻，使得其结构简单，功耗和面积小。

本发明低电压带隙基准源产生电路基于标准CMOS工艺，不需要额外的工艺，易于实现；本发明低电压带隙基准源产生电路能够产生低压低温度系数的基准电压源，而且不需要复杂的二阶温度补偿电路，从而简化电路设计，降低功耗；同时基准源的大小可以通过调整电阻R4的电阻值进行调节；本发明中的启动电路结构简单，可以使带隙基准源产生电路工作在正常的工作点，避免启动失败。

附图说明

图1为本发明低电压带隙基准源产生电路的电路原理图。

附图中，各标号所代表的部件列表如下：

1、带隙基准源产生电路，2、启动电路，101、分压电路，102、偏置电流产生电路。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，本发明低电压带隙基准源产生电路包括启动电路2和与其电连接的带隙基准源产生电路1，所述带隙基准源产生电路1包括运算放大器A1、偏置电流产生电路102和分压电路101，所述运算放大器A1的输出端与偏置电流产生电路102电连接，所述运算放大器A1的正相输入端和负相输入端与分压电路101电连接。

其中，所述分压电路101包括电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3、电阻R4、电阻R5、三极管Q1和三极管Q2；所述电阻R1A的一端、运算放大器A1负相输入端和偏置电流产生电路102电连接于节点A；所述电阻R1B的一端、运算放大器A1正相输入端和偏置电流产生电路102电连接于节点B；所述电阻R4的一端和偏置电流产生电路102电连接于节点E，所述节点E引出带隙基准源产生电路1的输出端；所述电阻R1A的另一端、电阻R2A的一端和三极管Q1的发射极电连接于节点C；所述电阻R1B的另一端、电阻R2B的一端、电阻R3的一端和电阻R5的一端电连接于节点D；所述电阻R3的另一端、电阻R5的另一端和三极管Q2的发射极相连；所述电阻R4的另一端、电阻R2A的另一端、电阻R2B的另一端、三极管Q1的基极、三极管Q1的集电极、三极管Q2的基极和三极管Q2的集电极均接地。

所述偏置电流产生电路102包括晶体管M1A、晶体管M1B和晶体管M1C；所述晶体管M1A的栅极、晶体管M1B的栅极和晶体管M1C的栅极均与所述运算放大器A1的输出端电连接；所述晶体管M1A的漏极与节点A电连接；所述晶体管M1B的漏极与节点B电连接；所述晶体管M1C的漏极与节点E电连接；所述晶体管M1A的源极、晶体管M1B的的源极和晶体管M1C的源极均与电源VDD电连接。

所述启动电路2包括PMOS晶体管MS1、NMOS晶体管MS2和NMOS晶体管MS3；所述PMOS晶体管MS1的源极与电源VDD电连接；所述PMOS晶体管MS1的栅极、PMOS晶体管MS1的漏极、NMOS晶体管MS2的漏极和NMOS晶体管MS3的栅极电连接于节点F；所述NMOS晶体管MS3的漏极与所述运算放大器的输出端电连接；所述NMOS晶体管MS2的栅极与所述节点A电连接；所述NMOS晶体管MS2的源极和NMOS晶体管MS3的源极接地。

图1所示的低电压带隙基准源产生电路中，所述电阻R1A和电阻R1B的电阻值相等，所述电阻R2A和电阻R2B的电阻值相等；所述电阻R1A、电阻R1B、电阻R2A、电阻R2B、电阻R3和电阻R4具有正温度系数，所述电阻R5具有负温度系数；所述运算放大器A1为单端输出运算放大器；所述晶体管M1A、晶体管M1B和晶体管M1C均为PMOS晶体管；所述晶体管M1A、晶体管M1B和晶体管M1C的尺寸相同。

本发明的低电压带隙基准源产生电路的原理如下。

图1中，三极管Q1和三极管Q2的电流和其发射极-基极电压之间关系为：

（1）

其中，

为三极管饱和电流，

为电子电荷量，

为三极管的发射极-基极电压，

为波尔兹曼常数，

是绝对温度。由（1）式可以推导出三极管的发射极-基极电压为：

（2）

由于PMOS晶体管M1A和PMOS晶体管M1B的尺寸相等，所以PMOS晶体管M1A与PMOS晶体管M1B的电流

与

相等；另外节点A处和节点B处的电压VA与VB相等，电阻R1A和电阻R1B的电阻值相等，所以节点C处和节点D处的电压VC和VD相等，同时，流进三极管Q1与三极管Q2发射极的电流与相等，它们发射极-基极电压之差为：

（3）

从图1看出，电压

正是电阻R3或者电阻R5两端的电压或

。令三极管Q1和三极管Q2的发射极面积之比为1:N，从而它们的饱和电流之比也为1:N。因此（3）式变为：

（4）

流过三极管Q2的电流，即电阻R3和电阻R5的电流之和为：

（5）

电阻R2B两端的电压等于电阻R2A两端的电压，也即等于三极管Q1的发射极-基极电压

，因此，电阻R2B的电流为：

（6）

电阻R1B的电流等于电阻R2B与电阻R3的电流之和为：

（7）

PMOS晶体管M1C的镜像PMOS晶体管M1B的电流为：

（8）

因此，输出端的输出电压VREF及电阻R4两端的电压为：

（9）

（9）式中，电阻R4、电阻R2B和电阻R3具有相同的正温度系数，电阻R5具有负温度系数，所以电阻R4和电阻R2B之间的电阻值比值以及电阻R2B和电阻R3之间的电阻值比值与温度无关，电阻R2B和电阻R5的电阻值比值与温度有关。（9）式对温度的偏导数为：

（10）

由于与温度的一阶项成正比，所以

与温度无关；

具有负温度系数，其中与温度有关的非线性项为

，其泰勒展开式为：

（11）

（12）

由于电阻R2B和电阻R5的电阻值比值

与温度有关，所以：

（13）

令

，得到：

（14）

又因为

，所以

，代入（15）式可得到：

（15）

整理得：

（16）

为方便分析，将（16）式中的

和改写如下：

（17）

其中

和

分别为电阻R2B和电阻R5与温度有关的项，代入（16）式整理得到：

（18）

由（18）式可见，基准源的线性误差与电阻R2B和电阻R3的电阻值比值以及电阻R2B和电阻R5的电阻值比值有关系，而高阶误差只与电阻R2B和电阻R5的电阻值比值有关。所以调整电路时，先调节电阻R2B和电阻R5的电阻值比值，使得高阶误差最小化，然后调节电阻R2B和电阻R3的电阻值比值，使得线性误差最小化。

由于利用两个温度系数各异的电阻的电阻值比值，可以得到与T有关的高阶项，这样就可以用来消除中温度的高阶项，达到基准电压温度高阶补偿的目的。

由（9）式可见，产生的带隙基准电压由电阻R4和电阻R2B的电阻值之比决定，所以通过调整电阻R4和电阻R2B的电阻值之比可调节基准电压的大小，从而产生低的基准电压。

所述带隙基准源产生电路1存在两个静态工作点，一个是正常工作点，另一个是零工作点即异常工作点，当电路工作在异常工作点时，输出电压为零。为了让带隙基准源产生电路1在上电后能进入正常工作点，通常带隙基准源产生电路1需要配备一个启动电路2。本发明低电压带隙基准源产生电路中的启动电路2工作原理如下：当电路上电时，NMOS晶体管MS2检测带隙基准源产生电路1中节点A的电压，当节点A的电压小于NMOS晶体管MS2的阈值电压时，NMOS晶体管MS2关断，由于PMOS晶体管MS1采用二极管连接方式，所以它处于饱和区，又由饱和区电流公式可得

，即

，所以

，NMOS晶体管MS3的栅极电压被拉高，NMOS晶体管MS3开启，带隙基准源产生电路1中的PMOS晶体管M1A、PMOS晶体管M1B和PMOS晶体管M1C的栅极电压被拉低，瞬间产生大的偏置电流流过PMOS晶体管M1A、PMOS晶体管M1B和PMOS晶体管M1C，节点A处电压高于正常工作时的电压值，由于该值大于NMOS晶体管MS2的阈值电压，NMOS晶体管MS2开启，NMOS晶体管MS3的栅极电压被拉低，NMOS晶体管MS3关断，启动电路2与带隙基准源产生电路1产生电路断开，从而不会影响带隙基准源产生电路1的正常工作；随后在运算放大器A1的反馈作用下，先前产生的偏置电流逐渐减小，节点A处电压降低并最终稳定在正常工作时的值，整个电路正常工作。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种低电压带隙基准源产生电路，包括启动电路和与其电连接的带隙基准源产生电路，所述带隙基准源产生电路包括运算放大器、偏置电流产生电路和分压电路，所述运算放大器的输出端与偏置电流产生电路电连接，所述运算放大器的正相输入端和负相输入端与分压电路电连接，所述偏置电流产生电路与分压电路电连接，其特征在于：

所述电阻R1A的另一端、电阻R2A的一端和三极管Q1的发射极电连接；

所述电阻R1B的另一端、电阻R2B的一端、电阻R3的一端和电阻R5的一端电连接；

所述电阻R4的另一端、电阻R2A的另一端、电阻R2B的另一端、三极管Q1的基极、三极管Q1的集电极、三极管Q2的基极和三极管Q2的集电极均接地；

所述电阻R2B具有正温度系数，所述电阻R5具有负温度系数，通过调节电阻R2B和电阻R5的电阻值比值来调节所述低电压带隙基准源产生电路的高阶误差。

2.根据权利要求1所述的低电压带隙基准源产生电路，其特征在于：所述电阻R1A和电阻R1B的电阻值相等，所述电阻R2A和电阻R2B的电阻值相等。

3.根据权利要求1所述的低电压带隙基准源产生电路，其特征在于：所述电阻R1A、电阻R1B、电阻R2A、电阻R3和电阻R4具有正温度系数。

4.根据权利要求1所述的低电压带隙基准源产生电路，其特征在于：所述运算放大器为单端输出运算放大器。

5.根据权利要求1至4任一项所述的低电压带隙基准源产生电路，其特征在于：

所述偏置电流产生电路包括晶体管M1A、晶体管M1B和晶体管M1C；

所述晶体管M1A的栅极、晶体管M1B的栅极和晶体管M1C的栅极均与所述运算放大器的输出端电连接；

所述晶体管M1A的漏极与节点A电连接；

所述晶体管M1B的漏极与节点B电连接；

所述晶体管M1C的漏极与节点E电连接；

所述晶体管M1A的源极、晶体管M1B的的源极和晶体管M1C的源极均与电源VDD电连接。

6.根据权利要求5所述的低电压带隙基准源产生电路，其特征在于：所述晶体管M1A、晶体管M1B和晶体管M1C均为PMOS晶体管。

7.根据权利要求6所述的低电压带隙基准源产生电路，其特征在于：所述晶体管M1A、晶体管M1B和晶体管M1C的尺寸相同。

8.根据权利要求1至4任一项所述的低电压带隙基准源产生电路，其特征在于：

所述启动电路包括PMOS晶体管MS1、NMOS晶体管MS2和NMOS晶体管MS3；

所述PMOS晶体管MS1的源极与电源VDD电连接；

所述PMOS晶体管MS1的栅极、PMOS晶体管MS1的漏极、NMOS晶体管MS2的漏极和NMOS晶体管MS3的栅极电连接；

所述NMOS晶体管MS3的漏极与所述运算放大器的输出端电连接；

所述NMOS晶体管MS2的栅极与所述节点A电连接；

所述NMOS晶体管MS2的源极和NMOS晶体管MS3的源极接地。