CN210245507U - 一种栅控型功率器件 - Google Patents
一种栅控型功率器件 Download PDFInfo
- Publication number
- CN210245507U CN210245507U CN201921243418.XU CN201921243418U CN210245507U CN 210245507 U CN210245507 U CN 210245507U CN 201921243418 U CN201921243418 U CN 201921243418U CN 210245507 U CN210245507 U CN 210245507U
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- power device
- gate
- controlled power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本实用新型公开了一种栅控型功率器件，包括多个原胞，原胞包括硅衬底，硅衬底顶部设有两个分离的栅极氧化层，每个栅极氧化层顶部均设有栅极多晶硅层，每个栅极多晶硅层顶部均设有硅化钨层，每个硅化钨层均外包裹有层间介质层，两个层间介质层之间设有发射极接触孔，发射极接触孔和两个层间介质层的上方均设有金属层，发射极接触孔下方设有P型井，P型井中还设有源极，源极分别连接栅极多晶硅层和发射极接触孔。本实用新型有效减小了芯片的面积，并且使得栅极的方块电阻能够大幅度下降。
Description
技术领域
本实用新型涉及电力半导体器件，特别是涉及一种栅控型功率器件。
背景技术
栅控型功率器件(如功率MOSFET和IGBT)是现代通用的电力半导体器件，主要应用于新能源、机车牵引、智能电网、高压变频器等领域。通过电力半导体器件对电能进行变换及控制，节能效果可达10％-40％。在全球气候变暖的背景下，栅控型功率器件应用技术是被公认的实现全球能效和二氧化碳减排目标的最佳综合性方法之一。
常规的栅控型功率器件(以IGBT为例)的正面版图结构如图1所示，包含栅极电极区，发射极电极区和栅极插指结构。在器件工作时，栅极电极区加载+15V电压，通过栅极插指结构较为均匀的给器件所有原胞的栅极加载电压，使所有原胞同时开启。关断过程也是如此。
然而，栅极插指结构会占用有效原胞的面积，使得芯片面积和器件开关一致性无法兼顾。
实用新型内容
实用新型目的：本实用新型的目的是提供一种栅控型功率器件，没有栅极插指结构，不会占用有效原胞的面积，使得芯片面积和器件开关一致性能够兼顾。
技术方案：本实用新型所述的栅控型功率器件，包括多个原胞，原胞包括硅衬底，硅衬底顶部设有两个分离的栅极氧化层，每个栅极氧化层顶部均设有栅极多晶硅层，每个栅极多晶硅层顶部均设有硅化钨层，每个硅化钨层均外包裹有层间介质层，两个层间介质层之间设有发射极接触孔，发射极接触孔和两个层间介质层的上方均设有金属层，发射极接触孔下方设有P型井，P型井中还设有源极，源极分别连接栅极多晶硅层和发射极接触孔。
进一步，所述两个栅极氧化层位于硅衬底顶部的两边。
进一步，所述两个栅极氧化层的面积相等。
进一步，所述两个层间介质层的面积相等。
进一步，所述两个栅极多晶硅层的面积相等。
有益效果：本实用新型公开了一种栅控型功率器件，没有栅极插指结构，不会占用有效原胞的面积，有效减小了芯片的面积；并且通过在栅极多晶硅层顶部设置硅化钨层，使得栅极的方块电阻能够大幅度下降，从而明显改善了由寄生电阻导致的延迟现象，使得芯片面积和器件开关一致性能够兼顾。
附图说明
图1为现有技术中栅控型功率器件的正面版图；
图2为本实用新型具体实施方式中栅控型功率器件与现有技术中栅控型功率器件的面积对比图；
图3为本实用新型具体实施方式中完成栅极多晶硅层沉积之后的栅控型功率器件的截面图；
图4为本实用新型具体实施方式中完成硅化钨层沉积之后的栅控型功率器件的截面图；
图5为本实用新型具体实施方式中使用光刻胶蚀刻硅化钨层之后的栅控型功率器件的截面图；
图6为本实用新型具体实施方式中去胶、清洗及退火之后的栅控型功率器件的截面图；
图7为本实用新型具体实施方式中加工完毕后最终的栅控型功率器件的截面图。
具体实施方式
现有技术中栅控型功率器件如图1所示，包括栅极电极区11，发射极电极区21和栅极插指结构31。在器件工作时，栅极电极区11加载+15V电压，通过栅极插指结构31较为均匀的给器件所有原胞的栅极加载电压，使所有原胞同时开启。关断过程也是如此。然而，栅极插指结构31会占用有效原胞的面积，使得芯片面积和器件开关一致性无法兼顾。
本具体实施方式公开了一种栅控型功率器件，如图7所示，包括多个原胞，原胞包括硅衬底1，硅衬底1顶部设有两个分离的栅极氧化层2，每个栅极氧化层2顶部均设有栅极多晶硅层3，每个栅极多晶硅层3顶部均设有硅化钨层4，每个硅化钨层4均外包裹有层间介质层6，两个层间介质层6之间设有发射极接触孔7，发射极接触孔7和两个层间介质层6的上方均设有金属层10，发射极接触孔7下方设有P型井8，P型井8中还设有源极9，源极9分别连接栅极多晶硅层3和发射极接触孔7。
如图6所示，两个栅极氧化层2位于硅衬底1顶部的两边。两个栅极氧化层2的面积相等。两个层间介质层6的面积相等。两个栅极多晶硅层3的面积相等。。
图2是本实用新型具体实施方式中栅控型功率器件与现有技术中栅控型功率器件的面积对比图，其中虚线框表示的是现有技术中栅控型功率器件的外形，最大的实线框表示的是本实用新型具体实施方式中栅控型功率器件的外形。
本具体实施方式还公开了该栅控型功率器件的制造方法，包括以下步骤：
S1：在硅衬底1顶部沉积栅极氧化层2；
S2：在栅极氧化层2顶部沉积栅极多晶硅层3，得到的结构如图3所示；
S3：在栅极多晶硅层3顶部沉积硅化钨层4，得到的结构如图4所示；
S4：用光刻胶5蚀刻硅化钨层4、栅极多晶硅层3和栅极氧化层2，得到的结构如图5所示；
S5：进行去胶、清洗及退火，得到的结构如图6所示；
S6：进行P型井注入、N型源极注入、层间介质膜生长、接触孔刻蚀和正面金属生长等常规步骤，得到最终的栅控型功率器件如图7所示。
Claims (5)
1.一种栅控型功率器件，其特征在于：包括多个原胞，原胞包括硅衬底(1)，硅衬底(1)顶部设有两个分离的栅极氧化层(2)，每个栅极氧化层(2)顶部均设有栅极多晶硅层(3)，每个栅极多晶硅层(3)顶部均设有硅化钨层(4)，每个硅化钨层(4)均外包裹有层间介质层(6)，两个层间介质层(6)之间设有发射极接触孔(7)，发射极接触孔(7)和两个层间介质层(6)的上方均设有金属层(10)，发射极接触孔(7)下方设有P型井(8)，P型井(8)中还设有源极(9)，源极(9)分别连接栅极多晶硅层(3)和发射极接触孔(7)。
2.根据权利要求1所述的栅控型功率器件，其特征在于：所述两个栅极氧化层(2)位于硅衬底(1)顶部的两边。
3.根据权利要求1所述的栅控型功率器件，其特征在于：所述两个栅极氧化层(2)的面积相等。
4.根据权利要求1所述的栅控型功率器件，其特征在于：所述两个层间介质层(6)的面积相等。
5.根据权利要求1所述的栅控型功率器件，其特征在于：所述两个栅极多晶硅层(3)的面积相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921243418.XU CN210245507U (zh) | 2019-08-02 | 2019-08-02 | 一种栅控型功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921243418.XU CN210245507U (zh) | 2019-08-02 | 2019-08-02 | 一种栅控型功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210245507U true CN210245507U (zh) | 2020-04-03 |
Family
ID=69993845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921243418.XU Active CN210245507U (zh) | 2019-08-02 | 2019-08-02 | 一种栅控型功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210245507U (zh) |
-
2019
- 2019-08-02 CN CN201921243418.XU patent/CN210245507U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| US9543389B2 (en) | Semiconductor device with recombination region | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN103715235B (zh) | 具有背面场板结构的增强型mis‑hemt器件及其制备方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN104409485A (zh) | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN103579322A (zh) | 一种增强开关速度和开关均匀性的igbt器件及其制造方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN110364569B (zh) | 一种沟槽栅mos-gct结构及其制备方法 | |
| CN110690272A (zh) | 一种结合屏蔽栅的sj mos器件结构及其制作方法 | |
| CN103855155A (zh) | 一种三模式集成绝缘栅型双极晶体管及其形成方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN210245507U (zh) | 一种栅控型功率器件 | |
| CN110707155A (zh) | 能改善反向恢复特性的屏蔽栅mos结构及其制作方法 | |
| CN113097287A (zh) | 一种igbt芯片终端结构及igbt芯片终端结构制作方法 | |
| CN116435353A (zh) | 一种逆导绝缘栅双极型晶体管结构及其制备方法 | |
| WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
| CN107452623B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN111261702A (zh) | 沟槽型功率器件及其形成方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |