CN209823721U - 用于控制数控衰减器信号过冲的电路 - Google Patents

Abstract

本实用新型涉及一种用于控制数控衰减器信号过冲的电路，是包括射频衰减模块、驱动控制模块、逻辑控制模块，射频衰减模块由多个不同衰减量的衰减模块级联构成，每个衰减模块包括电阻、控制开关，有衰减状态和参考状态两种工作状态；逻辑控制模块输出控制信号至驱动控制模块；驱动控制模块将控制信号转换为反相控制信号，通过反相控制信号控制衰减模块工作状态的组合，得到不同的总衰减量。优点：在逻辑控制模块和射频衰减模块之间***驱动控制电路，通过改变控制信号的上升沿和下降沿的延时，无需加入额外的逻辑控制电路就能够解决数控衰减器在状态切换过程中出现信号过冲的问题，电路结构简单效果明显。

Description

用于控制数控衰减器信号过冲的电路

技术领域

本实用新型是一种用于控制数控衰减器信号过冲的电路，属于集成电路设计技术领域。

背景技术

随着无线通信技术的快速发展，无线射频应用的前景越来越好，特别是集成电路产业的发展，工艺水平不断提升，无线收发机模块的小型化、集成化成为趋势。研究适用于射频频段的无线通信芯片成为关注的热点。在通信领域，接收***中接收机接收到的信号幅度会随着与信号源距离的变化，为了保证内部的信道不被幅度过大的信号阻塞，需要增加信号幅度控制模块；发射***中需要精确地调节发射功率，在功率放大器前增加幅度控制模块可以精确地控制增益，满足发射功率可控的要求。

衰减器可以精确的控制信号幅度，并且具有低功耗、高线性度以及较宽的工作带宽，有着广泛的应用。数控衰减器利用编码控制各级开关导通和关断，选择相应的衰减模块，实现衰减量的步进或叠加。但是数控衰减器在不同衰减量切换过程中会出现信号过冲，即数控衰减器的衰减量在切换过程中出现小于初始值和最终设定值的状态。当切换过程中信号过冲的幅度较大和持续时间较长时，可能会损坏后级电路，如接受链路中的滤波器和发射链路中的功率放大器，大大降低***的工作可靠性。

发明内容

本实用新型提出的是一种用于控制数控衰减器信号过冲的电路，其目的在于针对数控衰减器在衰减状态切换过程中出现信号过冲的问题，提出了一种可用于控制数控衰减器信号过冲的电路，改变负载晶体管的宽长比，即可实现信号上升沿和下降沿的时间控制，从而解决信号过冲的问题

本实用新型的技术解决方案：

用于控制数控衰减器信号过冲的电路，是包括射频衰减模块101、驱动控制模块102、逻辑控制模块103，所述射频衰减模块101由多个不同衰减量的衰减模块级联构成，每个衰减模块包括电阻、控制开关，有衰减状态和参考状态两种工作状态；所述逻辑控制模块103的控制信号输出端连接驱动控制模块102控制信号输入端，输出控制信号D至驱动控制模块102；驱动控制模块102的反相控制信号输出端连接射频衰减模块101的反相控制信号输入端，驱动控制模块102将控制信号D转换为反相控制信号CP和CN，通过反相控制信号CP和CN控制衰减模块工作状态的组合，得到不同的总衰减量。

所述衰减模块包括串联电阻R1、并联电阻R2、串联开关201和并联开关202，所述串联电阻R1与串联开关201并联组成串联电路，并联电阻R2和并联开关202串联组成并联电路，并联电路一端连接串联电路，另一端接地；

所述串联开关201和并联开关202分别由反相控制信号CP、CN控制，当控制信号CP为高电平，CN为低电平时，串联开关201导通，并联开关202关断，此时衰减模块为参考状态；当控制信号CP为低电平，CN为高电平时，串联开关201关断，并联开关202导通，此时衰减模块为衰减状态。

所述串联开关201由场效应晶体管M17和栅极串联电阻R3组成，并联开关202由场效应晶体管M18和栅极串联电阻R4组成，场效应晶体管的栅极电压变化与控制电压变化的响应保持一致，不同衰减模块中的场效应晶体管的总栅宽和栅极串联电阻保持反比关系。

所述驱动控制模块102包括输入单端转反相电路、电平移位电路和输出驱动电路；所述的单端转反相电路的输入端接逻辑控制模块，第一输出端接电平移位电路第一输入端，第二输出端接电平移位电路的第二输入端，将单端的输入信号转换为反相信号输出。

所述的电平移位电路包括PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M13和PMOS晶体管M14，NMOS晶体管M11、NMOS晶体管M12、NMOS晶体管M15、NMOS晶体管M16。其中PMOS晶体管M9的栅极与Vin_P输入端口相连，漏极与PMOS晶体管M10的源极相连。PMOS晶体管M13的栅极与输入端口Vin_N相连，漏极与PMOS晶体管M14的源极相连。NMOS晶体管M11的漏极与PMOS晶体管M10的漏极相连，源极与NMOS晶体管M12的漏极相连，栅极与输入偏置V_Bias相连。NMOS晶体管M15的漏极与PMOS晶体管M14的漏极相连，源极与NMOS晶体管M16的漏极相连，栅极与输入偏置V_Bias相连。NMOS晶体管M12的栅极与NMOS晶体管M16的漏极相连，漏极与PMOS晶体管M16的栅极相连。

所述的输出驱动电路，PMOS晶体管M1、PMOS晶体管M3、PMOS晶体管M5和PMOS晶体管M7，NMOS晶体管M2、NMOS晶体管M4、NMOS晶体管M6、NMOS晶体管M8。PMOS晶体管M7的栅极与输入端口Vin_P相连，漏极与PMOS晶体管M5的栅极相连。PMOS晶体管M5的漏极与输出端口Vout_N、，NMOS晶体管M6的漏极相连，栅极与NMOS晶体管M6的栅极相连。NMOS晶体管M8的栅极与NMOS晶体管M16的漏极相连，漏极与NMOS晶体管M6的源极相连。PMOS晶体管M3的栅极与输入端口Vin_N相连，漏极与PMOS晶体管M1的栅极相连。PMOS晶体管M1的漏极与输出端口Vout_P、，NMOS晶体管M2的漏极相连，栅极与NMOS晶体管M2的栅极相连。NMOS晶体管M4的栅极与NMOS晶体管M12的漏极相连，漏极与NMOS晶体管M2的源极相连。

所述的电平移位电路将输入端的反相信号进行电平位移，输入到驱动电路的第二输入端口；所述的输出驱动电路，由输入晶体管M3、M4、M7、M8和控制信号边沿的负载晶体管M1、M2、M5、M6组成。增大负载晶体管M1和M5的宽长比，即减小负载晶体管M1和M5的导通电阻，可以减小控制信号上升沿的时间。增大负载晶体管M2和M6的宽长比，即减小负载晶体管M1和M5的导通电阻，可以减小控制信号下降沿的时间。

所述驱动控制模块102改变控制信号的上升和下降沿，使得控制信号上升时间大于下降时间，从而使得衰减模块从衰减状态切换到参考状态的时间大于衰减模块从参考状态切换到衰减状态的时间，切换过程中，衰减量为大于衰减初始状态和最终状态的中间态，因此数控衰减器在不同衰减状态之间切换的过程中不会出现参考状态，避免数控衰减器在不同衰减状态的切换过程中出现信号过冲。

所述射频衰减模块101包括0.5dB衰减模块110、1dB衰减模块111、2dB衰减模块112、4dB衰减模块113、8dB衰减模块114和16dB衰减模块115。

本实用新型的有益效果：

1）在逻辑控制模块和射频衰减模块之间***驱动控制电路，通过改变控制信号的上升沿和下降沿的延时，解决数控衰减器在状态切换过程中出现信号过冲的问题。

2）无需加入额外的逻辑控制电路就能够解决任意状态之间切换的过冲问题，电路结构简单效果明显。

附图说明

附图1为数控衰减器的***框图

附图2为衰减模块的结构示意图

附图3为衰减模块的电路原理图

附图4为衰减态一切换到衰减态二的时序图

附图5为衰减态二切换到衰减态一的时序图

附图6为传统控制信号控制下的状态切换的输出信号波形

附图7为驱动控制模块控制下的状态切换的输出信号波形

附图8为电平移位电路和输出驱动电路的原理图

附图9为单端转换反相信号的电路原理图

图中101是射频衰减模块，102是驱动控制模块，103是逻辑控制模块，110、111、112、113、114、115是衰减模块，D0、D1、D2、D3、D4、D5是控制信号，C0.5P、C1P、C2P、C4P、C8P、C16P、C0.5N、C1N、C2N、C4N、C8N、C16N是反相控制信号，R1、R2、R3是电阻，M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16是场效应晶体管。

具体实施方式

下面结合附图对本实用新型技术方案进一步说明

如附图1所示，一个6位数控衰减器的结构框图。其中射频衰减模块101由衰减量不同的衰减模块级联构成，如0.5dB衰减模块110，1dB衰减模块111，2dB衰减模块112，4dB衰减模块113，8dB衰减模块114和16dB衰减模块115。衰减模块有衰减状态和参考状态两种工作状态。通过控制信号选择衰减模块工作状态的组合，可以得到设定的总衰减量的大小。逻辑控制模块103将并行控制信号D0-D5输出到驱动控制模块102，驱动控制模块102输出反相的控制信号C0.5P、C0.5N、C1P、C1N等，分别控制衰减模块110-115的工作状态。

如附图2所示，为1dB衰减模块111的示意图，由串联电阻R1，并联电阻R2，串联开关201和并联开关202组成。串联开关201和并联开关202分别由反相控制信号C1P、C1N控制。当控制信号C1P为高电平，C1N为低电平时，开关201导通，开关202关断，此时衰减模块为参考态。当控制信号C1P为低电平，C1N为高电平时，开关201关断，开关202导通，此时衰减模块为衰减态，衰减值为1dB。

如附图3所示，为1dB衰减模块111的电路结构原理图，串联开关201由场效应晶体管M17和栅极串联电阻R3组成，并联开关202由场效应晶体管M18和栅极串联电阻R4组成。

一方面，当衰减状态从衰减态一切换到衰减态二时，驱动控制模块102通过改变控制信号的上升和下降沿，使得控制信号上升时间大于下降时间，从而使得衰减模块从衰减状态切换到参考状态的时间大于衰减模块从参考状态切换到衰减状态的时间。在切换过程中，衰减量为大于衰减初始状态和最终状态的中间态。因此数控衰减器在不同衰减态之间切换的过程中不会出现参考态，避免数控衰减器在不同衰减态的切换过程中出现信号过冲。通过驱动控制模块对控制信号的边沿控制，不需要额外的逻辑电路就可以控制状态切换过程中的信号过冲。

另一方面，不同衰减模块中的场效应晶体管的栅极电压变化，对于控制电压变化的响应需要保持一致。因此不同衰减模块中的场效应晶体管的总栅宽和栅极串联电阻保持反比关系。

以衰减状态在1dB和2dB两种状态之间切换为例。当数控衰减器处于衰减态一时，射频总衰减量为1dB，衰减模块112为参考状态，衰减模块111为衰减状态，此时控制信号D1为高电平，D2为低电平；当数控衰减器处于衰减态二时，射频总衰减量为2dB，衰减模块111为参考状态，衰减模块112为衰减状态，此时控制信号D2为高电平，D1为低电平。

如附图4所示，数控衰减器从衰减态一切换到衰减态二的过程中，驱动控制模块102将控制信号D1转换为反相的控制信号C1P、C1N，将控制信号D2转换为反相的控制信号C2P、C2N。在t1时刻前，控制信号D1为高电平，控制信号D2为低电平，控制信号C1P为低电平，控制信号C2P为高电平，此时衰减模块111处于衰减态，衰减模块112处于参考态，此时数控衰减器为衰减态一。t1时控制信号D1从高电平变为低电平，控制信号D2从低电平变为高电平，控制信号C1P为低电平，控制信号C2P由高电平变为低电平。此时衰减模块111和衰减模块112同时处于衰减态，数控衰减器处于中间态，数控衰减器的总衰减量为衰减态一和衰减态二之和。在t2时，控制信号C1P为高电平，控制信号C2P为低电平，此时衰减模块111处于参考态，衰减模块112处于衰减状态，此时数控衰减器为衰减态二。在t1到t2之间，衰减模块111的串联开关关断，并联开关关断，衰减模块112的串联开关关断，并联开关关断，数控衰减器处于中间态。数控衰减器的总衰减量是介于衰减态一和衰减态二的中间值。

如附图5所示，从衰减态二切换到衰减态一的过程中，驱动控制模块102将控制信号D1转换为反相的控制信号C1P、C1N，将控制信号D2转换为反相的控制信号C2P、C2N。在t1时刻前，控制信号D1为低电平，控制信号D2为高电平，控制信号C1P为高电平，控制信号C2P为低电平，此时衰减模块111处于参考态，衰减模块112处于衰减态，此时数控衰减器为衰减态二。t1时控制信号D1从低电平变为高电平，控制信号D2从高电平变为低电平，控制信号C2P为低电平，控制信号C1P由高电平变为低电平。此时衰减模块111和衰减模块112同时处于衰减态，数控衰减器处于中间态，数控衰减器的总衰减量为衰减态一和衰减态二之和。在t2时，控制信号C2P为高电平，控制信号C1P为低电平，此时衰减模块111处于衰减态，衰减模块112处于参考态，此时数控衰减器为衰减态一。在t1到t2之间，衰减模块111的并联开关关断，串联开关关断，衰减模块112的并联开关关断，串联开关关断，数控衰减器处于中间态。此时数控衰减器的衰减量是介于衰减态一和衰减态二的中间值。

数控衰减器在衰减态一和衰减态二切换的过程中，衰减量不会出现小于初始状态和最终状态的情况，因此在状态切换过程中不会出现信号过冲。

如附图6所示，为传统的控制信号控制下，衰减器状态切换的输出波形。控制信号的上升沿和下降沿的延时相同，此时输出信号存在信号过冲，信号过冲的长度为12ns，幅度为50mV。

如附图7所示，为改变控制信号的上升沿和下降沿的延时后的信号输出波形，控制信号上升沿的延时比下降沿慢15ns。此时输出信号不存在信号过冲。

如附图8、9所示，一种实现改变控制信号上升和下降沿的一种电路原理图，包括电平移位电路和驱动级电路。电平移位电路的功能是将0~VDD输入电压的控制信号转变-VDD~VDD的电压输出。反相输入信号Vin_P和Vin_N经过电平移位电路输入到驱动级电路中场效应晶体管M4和M8的栅极。驱动级电路可以给后级电路提供一定的驱动能力，并可以控制输出电压的上升和下降沿。效应晶体管M1和M2的栅极与地相连，当Vin_N为高电平时，M1导通工作在线性区，相当于一个电阻，M2关断，此时输出Vout_P为高电平。由于输出Vout_P后级电路为衰减模块的开关管，其负载可以等效为开关管的关断电容。在Vin_N由低电平转变为高电平的过程中，相当RC网络对于阶跃信号的响应，场效应管M1的等效电阻越大，RC网络的充电时间越长，控制信号输出的上升沿就越慢。当Vin_N为低电平时，M2导通工作在线性区，M1关断，此时输出Vout_P为低电平。在Vin_N由高电平转变为低电平的过程中，相当RC网络对于阶跃信号的响应，场效应管M2的等效电阻越小，RC网络的充电时间越短，控制信号输出的下降沿就越快。通过改变M1和M2的宽长比，可以改变导通电阻，控制输出信号的上升沿和下降沿。

Claims (5)

1.用于控制数控衰减器信号过冲的电路，其特征是包括射频衰减模块(101)、驱动控制模块(102)、逻辑控制模块(103)，所述射频衰减模块(101)由多个不同衰减量的衰减模块级联构成，每个衰减模块包括电阻和控制开关；所述逻辑控制模块(103)的控制信号输出端连接驱动控制模块(102)控制信号输入端；驱动控制模块(102)的反相控制信号输出端连接射频衰减模块(101)的反相控制信号输入端。

2.根据权利要求1所述的用于控制数控衰减器信号过冲的电路，其特征是所述衰减模块包括串联电阻(R1)、并联电阻(R2)、串联开关(201)和并联开关(202)，所述串联电阻(R1)与串联开关(201)并联组成串联电路，并联电阻(R2)和并联开关(202)串联组成并联电路，并联电路一端连接串联电路，另一端接地。

3.根据权利要求2所述的用于控制数控衰减器信号过冲的电路，其特征是所述串联开关(201)由场效应晶体管(M17)和栅极串联电阻(R3)组成，并联开关(202)由场效应晶体管(M18)和栅极串联电阻(R4)组成。

4.根据权利要求1所述的用于控制数控衰减器信号过冲的电路，其特征是所述驱动控制模块(102)包括输入单端转反相电路、电平移位电路和输出驱动电路；所述的单端转反相电路的输入端接逻辑控制模块，第一输出端接电平移位电路第一输入端，第二输出端接电平移位电路的第二输入端，将单端的输入信号转换为反相信号输出；所述的电平移位电路包括第一PMOS晶体管(M9)、第二PMOS晶体管(M10)、第三PMOS晶体管(M13)和第四PMOS晶体管(M14)，第一NMOS晶体管(M11)、第二NMOS晶体管(M12)、第三NMOS晶体管(M15)、第四NMOS晶体管(M16)；其中第一PMOS晶体管(M9)的栅极与Vin_P输入端口相连，漏极与第二PMOS晶体管(M10)的源极相连，第三PMOS晶体管(M13)的栅极与Vin_N输入端口相连，漏极与第四PMOS晶体管(M14)的源极相连，第一NMOS晶体管(M11)的漏极与第二PMOS晶体管(M10)的漏极相连，源极与第二NMOS晶体管(M12)的漏极相连，栅极与V_Bias输入偏置相连，第三NMOS晶体管(M15)的漏极与第四PMOS晶体管(M14)的漏极相连，源极与第四NMOS晶体管(M16)的漏极相连，栅极与V_Bias输入偏置相连，第二NMOS晶体管(M12)的栅极与第四NMOS晶体管(M16)的漏极相连，漏极与第四NMOS晶体管(M16)的栅极相连；

所述的输出驱动电路包括第五PMOS晶体管(M1)、第六PMOS晶体管(M3)、第七PMOS晶体管(M5)和第八PMOS晶体管(M7)，第五NMOS晶体管(M2)、第六NMOS晶体管(M4)、第七NMOS晶体管(M6)、第八NMOS晶体管(M8)；第八PMOS晶体管(M7)的栅极与Vin_P输入端口相连，漏极与第七PMOS晶体管(M5)的栅极相连，第七PMOS晶体管(M5)的漏极与Vout_N输出端口、第七NMOS晶体管(M6)的漏极相连，栅极与第七NMOS晶体管(M6)的栅极相连，第八NMOS晶体管(M8)的栅极与第四NMOS晶体管(M16)的漏极相连，漏极与第七NMOS晶体管(M6)的源极相连，第六PMOS晶体管(M3)的栅极与Vin_N输入端口相连，漏极与第五PMOS晶体管(M1)的栅极相连，第五PMOS晶体管(M1)的漏极与Vout_P输出端口、第五NMOS晶体管(M2)的漏极相连，栅极与第五NMOS晶体管(M2)的栅极相连，第六NMOS晶体管(M4)的栅极与第二NMOS晶体管(M12)的漏极相连，漏极与第五NMOS晶体管(M2)的源极相连。

5.根据权利要求1所述的用于控制数控衰减器信号过冲的电路，其特征是所述射频衰减模块(101)包括0.5dB衰减模块(110)、1dB衰减模块(111)、2dB衰减模块(112)、4dB衰减模块(113)、8dB衰减模块(114)和16dB衰减模块(115)。