CN209266407U

CN209266407U - 集成增强型和耗尽型的hemt

Info

Publication number: CN209266407U
Application number: CN201822240713.1U
Authority: CN
Inventors: 倪贤锋; 范谦; 何伟
Original assignee: Suzhou Han Hua Semiconductors Co Ltd
Current assignee: Suzhou Han Hua Semiconductors Co Ltd
Priority date: 2018-12-29
Filing date: 2018-12-29
Publication date: 2019-08-16
Anticipated expiration: 2028-12-29

Abstract

本实用新型涉及本申请提出一种集成增强型和耗尽型的HEMT，包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm‑30nm；位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。本申请提出一种集成增强型和耗尽型的HEMT可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

Description

集成增强型和耗尽型的HEMT

技术领域

本实用新型涉及半导体制造技术领域，特别是涉及一种集成增强型和耗尽型的HEMT。

背景技术

作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体结构，如高电子迁移率晶体管(HEMT)、异质结构场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。

GaN HEMT主要是应用于通讯行业和电力电子行业，但它在高速数字电路和混合信号领域也有独特的优势。GaN HEMT具有出色的高温稳定性，可以大幅度降低电路在热源和温场控制方面的成本。而GaN的宽禁带特征使得它同时具备高电子饱和速度和高击穿电压，使器件可以在更高的电压之下工作，而这可以提高电路的驱动能力。因此，与传统的硅技术相比，使用GaN HEMT基的数字电路能够满足在大电流电压摆幅和在严酷环境下工作的能力，使得其在相应的领域有潜在的巨大应用。

要实现GaN HEMT基的数字电路，就必须实现高性能的氮化镓基的E/D HEMT单片集成。相对于常规的D-mode(耗尽型)GaN HEMT,E-mode(增强型)GaN HEMT比较难以制造。而E-mod GaN HEMT不仅仅是实现DCFL逻辑的需要，而且其性能对电路的特性也起着至关重要的作用。因此，在E-mod GaN HEMT难以制造的基础上，实现增强型和耗尽型HEMT的单片集成就更加困难。

实用新型内容

本申请提出一种集成增强型和耗尽型的HEMT，包括：

衬底；

位于所述衬底上的缓冲层；

位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；

位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。

在一个实施例中，所述第一势垒层和第二势垒层的总厚度不超过100nm。

在一个实施例中，所述第二势垒层的厚度为1nm-99nm。

在一个实施例中，所述介质层材料为氮化硅、二氧化硅和氮氧化硅中的任意一种。

本实用新型所提出的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

附图说明

图1为一个实施例所提出的集成增强型和耗尽型HEMT的结构图；

图2为一个实施所提出的集成增强型和耗尽型HEMT的制造方法流程图。

图3-图6为制造一个实施例的集成增强型和耗尽型HEMT的示意图。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的集成增强型和耗尽型的HEMT作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

本实用新型中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。

本实施例所述的提出的集成增强型和耗尽型HEMT的结构如图1所示，包括：

衬底1，位于所述衬底1上的缓冲层2、位于所述缓冲层2上的第一势垒层3和位于所述第一势垒层3上并覆盖部分第一势垒层3的第二势垒层5。所述衬底1材料包括但不限于Si、Sic、GaN或蓝宝石等。所述缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物。所述缓冲层2为金属面极性。例如所述缓冲层材料为GaN，则为Ga极性的GaN缓冲层。所述缓冲层2与所述第一势垒层3相接触的表面形成有二维电子气，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等，厚度为1nm-30nm，具体厚度取决于三元或者四元金属材料所占组份，例如AlGaN中Al的组份。所述第二势垒层5可以是三元或者四元的氮化物化合物半导体合金，可以与所述第一势垒层3材料相同，也可以不同。在一个实施例中，所述第一势垒层材料可以是AlGaN，所述第二势垒层材料可以是InGaN。所述第二势垒层的厚度为1nm-99nm。所示第一势垒层3与所述第二势垒层5的厚度之和不超过100nm。

所述第一势垒层3上设有第一源极6、第一漏极7和第一栅极8，所述第一栅极8位于所述第一源极6和第一漏极7之间。所述第一源极6和第一漏极7可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第一栅极8可以是镍/金或者铂/金构成的金属叠层。所述第二势垒层5上设有第二源极9、第二漏极10和第二栅极11，所述第二栅极11位于所述第二源极9和第二漏极10之间。所述第二源极9和第二漏极10可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第二栅极11可以是镍/金或者铂/金构成的金属叠层。在势垒层比较薄时，在栅极不施加电压的情况下，也可以将沟道里的二维电子气截断，而当栅极施加正向电压的时候，沟道才开始导通，这样就可以实现增强型场效应管。因此，所述第一栅极8、第一源极6和第一漏极7以及对应下方的第一势垒层3、缓冲层2和衬底1构成增强型晶体管。所述第二栅极11、第二源极9和第二漏极10以及对应下方的第二势垒层5、第一势垒层3、缓冲层2和衬底1构成耗尽型晶体管。在本实施例中，所述第一势垒层的厚度需要满足增强型晶体管的要求，所述第二势垒层与第一势垒层的厚度之和需要满足耗尽型晶体管的要求。

本实施例所提供的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

相应的，本申请还提出一种集成增强型和耗尽型HEMT的制造方法，请参考图2-图6，所述方法包括：

S10：提供衬底，并在所述衬底上依次形成缓冲层和第一势垒层。

具体的，如图3所示，所述衬底1材料包括但不限于Si、SiC、GaN或蓝宝石等。所述缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等金属氮化物。所述缓冲层2为金属面极性。例如所述缓冲层2材料为GaN，则为Ga极性的GaN缓冲层。所述缓冲层2与所述第一势垒层3相接触的表面形成有二维电子气，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等，厚度为1nm-30nm。

为了生长外延层，可以先用化学试剂如丙酮和甲醇清洗所述衬底表面，然后利用氮气干燥，再通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法，在气体环境(氢气或者氮气或者氢气氮气混合气体)或者真空将衬底加热到一定温度(可以是100℃-120℃)，通过控制通入不同元素的气体源，以分别生长形成缓冲层和势垒层。例如，在上述过程中，先通入包含镓源的气体和氨气形成缓冲层，再在此基础上，通入包含铝源的气体，形成第一势垒层。可以通过控制生长的时间控制所述第一势垒层的厚度。所述第一势垒层的具体厚度取决于AlGaN中Al的组份以及晶体管的阀值电压。

S20：在所述第一势垒层上形成介质层，并选择性的刻蚀所述介质层，以暴露出部分第一势垒层。

具体的，可以通过化学气相沉积的方法形成所述介质层4，所述介质层4材料包括但不限于氧化硅、氮化硅和氮氧化硅。所述介质层4厚度为1nm-1000nm。在刻蚀所述介质层4之前，可以先在所述介质层上涂覆一层光刻胶，然后通过曝光、显影等方示，在所述光刻胶层上定义出需要刻蚀的区域，再通过干法或或湿法刻蚀，将需要刻蚀的区域的光刻胶以及对应位置的介质层去除，以暴露出部分第一势垒层3。刻蚀完成后，将剩余的光刻胶去除。所述暴露出部分第一势垒层3可以是连续的，也可以是不连续的，图4中仅示出了连续的情况，可以理解的是，这不会妨碍本领域技术人员对本方案的理解。

S30：在暴露出的部分第一势垒层上进行再生长，形成第二势垒层。

具体的，请参考图5，所述第一势垒层3暴露出之后，在暴露出的第一势垒层3上进行再生长，以形成第二势垒层5。并且由于介质层4材料的性质，重生长无法在介质层上4进行，因此，介质层4上不会形成第二势垒层5。在一些情况下，在上述过程中所述介质层4上会形成多晶材料，形成的多晶材料可以通过lift-off(剥离)工艺去除。所述第二势垒层5的形成方法与所示第一势垒层3相同。所述再生长界面处存在杂质(硅离子或者氧离子)诱导而产生的n型掺杂，掺杂浓度为1*10¹⁵/cm³-2*10¹⁹/cm³。再生长进行之后，所述第二势垒层会形成调制掺杂，但由于势垒层与缓冲层之间的能带差异，在势垒层和缓冲层的界面会使杂质和电子产生分离，电子进入沟道中，成为二维电子气的一部分，增加二维电子气的浓度同时防止再生长界面产生电子而影响器件的截断。

S40：去除所述介质层，并在所述第一势垒层上形成第一源极、第一漏极和第一栅极，在所述第二势垒层上形成第二源极、第二漏极和第二栅极。

具体的，可以通过干法或者湿法刻蚀的方式去除介质层4，然后利用金属蒸镀的方法在所述第一势垒层3上形成第一源极6、第一漏极7和第一栅极8，在所述第二势垒层5上形成第二源极9、第二漏极10和第二栅极11，形成的器件结构如图6所示。形成所述源极、漏极和栅极的工艺是本领域的公知技术，此处不再进行更多的阐述。

在势垒层比较薄时，在栅极不施加电压的情况下，也可以将沟道里的二维电子气截断，而当栅极施加正向电压的时候，沟道才开始导通，这样就可以实现增强型场效应管。因此，所述第一栅极、第一源极和第一漏极以及对应下方的第一势垒层、缓冲层和衬底构成增强型晶体管。所述第二栅极、第二源极和第二漏极以及对应下方的第二势垒层、第一势垒层、缓冲层和衬底构成耗尽型晶体管。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims

1.一种集成增强型和耗尽型的HEMT，其特征在于，包括：

衬底；

位于所述衬底上的缓冲层；

2.根据权利要求1所述的集成增强型和耗尽型的HEMT，其特征在于，所述第一势垒层和第二势垒层的总厚度不超过100nm。

3.根据权利要求2所述的集成增强型和耗尽型的HEMT，其特征在于，所述第二势垒层的厚度为1nm-99nm。