CN108538723A - 基于金刚石的氮面极性氮化镓器件及其制造方法 - Google Patents

基于金刚石的氮面极性氮化镓器件及其制造方法 Download PDF

Info

Publication number
CN108538723A
CN108538723A CN201810665083.4A CN201810665083A CN108538723A CN 108538723 A CN108538723 A CN 108538723A CN 201810665083 A CN201810665083 A CN 201810665083A CN 108538723 A CN108538723 A CN 108538723A
Authority
CN
China
Prior art keywords
layer
diamond
gallium nitride
nitrogen face
nitride device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810665083.4A
Other languages
English (en)
Inventor
倪贤锋
范谦
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN201810665083.4A priority Critical patent/CN108538723A/zh
Publication of CN108538723A publication Critical patent/CN108538723A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提提供一种基于金刚石的氮面极性氮化镓器件制造方法,包括:在衬底上依次生长GaN层、介质层和金刚石层以形成晶体结构;倒置所述晶体结构并去除所述衬底;在所述GaN层上依次生长势垒层和沟道层。本申请所提供的基于金刚石的氮面极性氮化镓器件及其制造方法,无需采用载体晶圆,不仅降低了制造工艺的难度,而且提高了器件的性能,有利于基于金刚石的氮面极性氮化镓器件的产业化。

Description

基于金刚石的氮面极性氮化镓器件及其制造方法
技术领域
本发明涉及半导体器件制造技术领域,特别是涉及一种基于金刚石的氮面 极性氮化镓器件及其制造方法。
背景技术
作为第三代半导体材料的代表,氮化镓(氮化镓)具有许多优良的特性, 高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。 基于氮化镓的第三代半导体器件,如高电子迁移率晶体管(HEMT)、异质结场 效应晶体管(HFET)等已经得到了应用,尤其在射频、微波等需要大功率和高频 率的领域具有明显优势。
现有的基于金刚石的氮化镓基射频器件在制造过程中需要在氮化镓材料层 上设置载体晶圆,但载体晶圆与氮化镓材料层的结合部能够承受的温度较低, 因此限制了其他材料层生长的温度,最终降低了氮化镓器件的性能。
发明内容
基于此,有必要针对上述问题,提供一种基于金刚石的氮面极性氮化镓器 件及其制造方法。
本申请提提供一种基于金刚石的氮面极性氮化镓器件制造方法,包括:
在衬底上依次生长GaN层、介质层和金刚石层以形成晶体结构;
倒置所述晶体结构并去除所述衬底;
在所述GaN层上依次生长势垒层和沟道层。
在其中一个实施例中,所述介质层的厚度为1nm-100nm。
在其中一个实施例中,所述介质层的厚度为1nm-5nm。
在其中一个实施例中,生长所述介质层的温度为700℃-1100℃。
相应的,本申请还提供一种基于金刚石的氮面极性氮化镓器件,包括依次 层叠设置的金刚石层、介质层、GaN层、势垒层和沟道层。
在其中一个实施例中,所述沟道层上设有源极、漏极和栅极。
本申请所提供的基于金刚石的氮面极性氮化镓器件及其制造方法,无需采 用载体晶圆,不仅降低了制造工艺的难度,而且提高了器件的性能,有利于基 于金刚石的氮面极性氮化镓器件的产业化。
附图说明
图1为一个实施例基于金刚石的氮面极性氮化镓器件制造方法的结构图;
图2为另一个实施例基于金刚石的氮面极性氮化镓器件制造方法的结构图;
图3-图5表示制备根据本发明的一些实施例的基于金刚石的氮面极性氮化 镓器件的示意图。
图中标号:
1-衬底;2-GaN层;3-介质层;4-金刚石层;5-势垒层;6-沟道层;7-源极; 8-漏极;9-栅极;21-GaN掺杂部;51-势垒掺杂部。
具体实施方式
以下结合附图和具体实施例对本发明提出的基于金刚石的氮面极性氮化镓 器件制造方法做进一步详细说明。根据下面说明和权利要求书,本发明的优点 和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的 比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例提供一种基于金刚石的氮面极性氮化镓器件,请参考图1,所述器 件包括:依次层叠的金刚石层4、介质层3、GaN层2、势垒层和5沟道层6。
其中,所述金刚石层4的厚度25um-100um。所述介质层3材料包括但不限 于为SiN、AlN或者SiO2,作为金刚石层4和晶圆之间的键合层。所述介质层3 厚度为1nm-100nm。在本实施例中,所述介质层3的生长温度能够达到700℃ -1100℃,从而形成高密度的介质层3,降低介质层3的厚度,因此本实施例中 所述介质层3的厚度为1nm-5nm。所述介质层3的厚度越低,所述氮化镓层与所 述金刚石层之间的界面热阻就越低,更有利于大功率器件的散热。
所述GaN层2可以通过金属有机化学气相沉积或者分子束外延或者直流溅 射的方法生长形成。所述GaN层2的厚度可以为50nm-10um。可以理解的是,形 成所述GaN层的工艺是本领域技术公知技术,此此处不再进行阐述。所述GaN 层2为氮面极性的GaN层2,即所述GaN层2与所述势垒层5接触的表面为氮面 极性,与所述介质层3接触的表面为镓面极性。
所述势垒层5材料包括但不限于AlGaN或者InAlN,所述势垒层5的厚度为 3nm-100nm。所述势垒层5可以通过金属有机化学气相沉积或者分子束外延或者 直流溅射的方法生长形成。
所述沟道层6材料包括但不限于GaN或者InGaN,所述沟道层6与所述势垒 层5相接触的表面存在有二维电子气(图中虚线所示),所述二维电子气具有 高电子密度和高电子迁移率。所述沟道层6可以通过金属有机化学气相沉积或 者分子束外延或者直流溅射的方法生长形成。
所述沟道层6上还分别设有源极7、漏极8和栅极9。所述源极7和漏极8 可以为钛、铝、镍、金中任意多种组成的合金;所述栅极9可以为镍/金或者铂/金构成的金属叠层。
在另一实施例中,如图2所示,所述GaN层2包括GaN掺杂部,所述GaN 掺杂部21与所述势垒层5相接触,用于提高器件的射频性能。所述势垒层5包 括势垒掺杂部51,所述势垒掺杂部51与GaN掺杂部21相接触,可以进一步减 少器件的射频色散,提高器件的射频性能。所述GaN掺杂部21与所述势垒掺杂 部51中掺杂的离子可以为硅离子或者锗离子。
上述实施例中所提供的基于金刚石的氮面极性氮化镓器件制造方法请参考 图3-图5,所述方法包括:
S1:在衬底1上依次生长GaN层2、介质层3和金刚石层4以形成晶体结构。
其中,所述衬底1材料包括但不限于蓝宝石、碳化硅、硅和氮化铝等材料。 为了生长所述GaN层2,可以先用化学试剂如丙酮和甲醇清洗所述衬底表面,然 后利用氮气干燥,再通过金属有机化学气相沉积或者分子束外延或者直流溅射 的方法,在气体环境(氢气或者氮气或者氢气氮气混合气体)或者真空将衬底 加热到一定温度(可以是100℃-120℃),镓面极性的GaN生长在所述衬底1上, 从而形成GaN层2。所述形成GaN层2的具体工艺条件可以根据实际情况选择。
在所述GaN层2形成后,为了帮助后续生长的金刚石层4在GaN层2上生 长,需要在所述GaN层2上形成一层介质层3,所述介质层3材料包括但不限于 为SiN、AlN或者SiO2。介质层3的一个主要作用是防止在金刚石生长中使用的 氢离子刻蚀损伤下面的GaN层2,而介质层3密度越高,所需的厚度就越小。在 现有技术中,由于需要使用载体晶圆与所述GaN层2结合从而固定所述GaN层2, 而所述GaN层2与所述载体晶圆的结合部的温度不能超过700℃,因此生长所述 介质层3的温度不能超过700℃,这就导致介质层3的密度较低,形成的介质层3厚度超过100nm。而在本实施例中,因为无需使用载体晶圆,所述介质层3的 生长温度可以达到700℃-1100℃,从而形成高密度的介质层3,最终使介质层3 的厚度能够达到5nm以下,大幅降低介质层3的厚度。介质层3的厚度越低, 所述GaN层2与所述金刚石层4之间的界面热阻就越低,更有利于大功率器件 的散热。
所述金刚石层4的厚度为25um-100um。所述金刚石层4可以通过晶圆生长 或者晶圆键合的方法形成。所述金刚石层4形成后,所述衬底1、GaN层2、介 质层3和金刚石层4形成图3所述的晶体结构。
S2:倒置所述晶体结构并去除所述衬底1。
所述晶体结构形成后,可以通过机械手将所述晶体结构翻转,使晶体结构 倒置,即原先从下到上依次为衬底1、GaN层2、介质层3和金刚石层4的结构 变为从下到上依次为金刚石层4、介质层3、GaN层2和衬底1的结构。然后通 过激光剥离、衬底抛光、干法刻蚀或者湿法刻蚀中任一种或者多种方法的叠加 去除所述衬底,暴露出所述GaN层,形成如图4所示的结构,具体采用何种方 法可以根据实际的衬底材料选择。
S3:在所述GaN层2上依次生长势垒层5和沟道层6。
在暴露出的GaN层上2生长所述势垒层5,此时的GaN层2为氮面极性GaN 层2,即所述GaN层2与所述势垒层5的接触面为氮面极性。所述势垒层5形成 后,再在所述势垒层5上生长沟道层6,形成如图5所示的结构。所述形成势垒 层5和沟道层6的方法可以是金属有机化学气相沉积或者分子束外延或者直流 溅射的任意一种,具体工艺条件可以根据实际情况选择。
所述沟道层6形成后,在所述沟道层6上形成源极7、漏极8和栅极9,其 中所述栅极9位于所述源极7和漏极8之间,最终形成基于金刚石的氮面极性 氮化镓器件。所述源极7和漏极8可以为钛、铝、镍、金中任意多种组成的合 金;所述栅极可以为镍/金或者铂/金构成的金属叠层。形成所述源极7、漏极8 和栅极9的工艺为现有技术,此处不再进行阐述。
在另一实施例中,所述GaN层暴露后,可以在所述GaN层上通过直流溅射 方法依次形成GaN掺杂部和势垒掺杂部,掺杂的离子可以为硅离子或者锗离子。 然后在所述势垒掺杂部上形成和势垒层,所述势垒掺杂部的材料与所述势垒层 一致。
综上所述,本申请所提供的基于金刚石的氮面极性氮化镓器件及其制造方 法,通过反向生长氮化镓材料的极性,无需采用载体晶圆,不仅降低了制造工 艺的难度,而且提高了器件的性能,有利于基于金刚石的氮面极性氮化镓器件 的产业化。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对 上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技 术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细, 但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的 普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改 进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权 利要求为准。

Claims (7)

1.一种基于金刚石的氮面极性氮化镓器件制造方法,其特征在于,包括:
在衬底上依次生长GaN层、介质层和金刚石层以形成晶体结构;
倒置所述晶体结构并去除所述衬底;
在所述GaN层上依次生长势垒层和沟道层。
2.根据权利要求1所述的基于金刚石的氮面极性氮化镓器件制造方法,其特征在于,所述介质层的厚度为1nm-100nm。
3.根据权利要求3所述的基于金刚石的氮面极性氮化镓器件制造方法,其特征在于,所述介质层的厚度为1nm-5nm。
4.根据权利要求1所述的基于金刚石的氮面极性氮化镓器件制造方法,其特征在于,生长所述介质层的温度为700℃-1100℃。
5.根据权利要求1所述的基于金刚石的氮面极性氮化镓器件制造方法,其特征在于,所述在衬底上生长GaN层为镓面极性GaN层,所述晶体结构倒置后的GaN层为氮面极性GaN层。
6.一种基于金刚石的氮面极性氮化镓器件,其特征在于,包括依次层叠设置的金刚石层、介质层、GaN层、势垒层和沟道层。
7.根据权利要求6所述的基于金刚石的氮面极性氮化镓器件,其特征在于,所述沟道层上设有源极、漏极和栅极。
CN201810665083.4A 2018-06-26 2018-06-26 基于金刚石的氮面极性氮化镓器件及其制造方法 Pending CN108538723A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810665083.4A CN108538723A (zh) 2018-06-26 2018-06-26 基于金刚石的氮面极性氮化镓器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810665083.4A CN108538723A (zh) 2018-06-26 2018-06-26 基于金刚石的氮面极性氮化镓器件及其制造方法

Publications (1)

Publication Number Publication Date
CN108538723A true CN108538723A (zh) 2018-09-14

Family

ID=63486953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810665083.4A Pending CN108538723A (zh) 2018-06-26 2018-06-26 基于金刚石的氮面极性氮化镓器件及其制造方法

Country Status (1)

Country Link
CN (1) CN108538723A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256336A (zh) * 2018-09-18 2019-01-22 北京科技大学 一种制备金刚石基衬底氮化镓晶体管的方法
CN110211880A (zh) * 2019-07-05 2019-09-06 苏州汉骅半导体有限公司 金刚石基氮化镓hemt结构制造方法
CN112992678A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法
CN113314597A (zh) * 2021-05-25 2021-08-27 西安电子科技大学 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113314598A (zh) * 2021-05-28 2021-08-27 西安电子科技大学 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113745107A (zh) * 2021-09-07 2021-12-03 洪启集成电路(珠海)有限公司 一种GaN器件的制作方法以及一种GaN器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167445A (zh) * 2014-08-29 2014-11-26 电子科技大学 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
CN105283958A (zh) * 2013-06-09 2016-01-27 克利公司 GaN HEMT的共源共栅结构
US20170133239A1 (en) * 2015-11-11 2017-05-11 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same
CN107346785A (zh) * 2017-05-22 2017-11-14 中国电子科技集团公司第五十五研究所 一种N极性AlGaN/GaN高电子迁移率场效应管
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105283958A (zh) * 2013-06-09 2016-01-27 克利公司 GaN HEMT的共源共栅结构
CN104167445A (zh) * 2014-08-29 2014-11-26 电子科技大学 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
US20170133239A1 (en) * 2015-11-11 2017-05-11 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same
CN107346785A (zh) * 2017-05-22 2017-11-14 中国电子科技集团公司第五十五研究所 一种N极性AlGaN/GaN高电子迁移率场效应管
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256336A (zh) * 2018-09-18 2019-01-22 北京科技大学 一种制备金刚石基衬底氮化镓晶体管的方法
CN110211880A (zh) * 2019-07-05 2019-09-06 苏州汉骅半导体有限公司 金刚石基氮化镓hemt结构制造方法
CN112992678A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法
CN112992678B (zh) * 2021-02-05 2022-09-13 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法
CN113314597A (zh) * 2021-05-25 2021-08-27 西安电子科技大学 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113314597B (zh) * 2021-05-25 2023-02-07 西安电子科技大学 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113314598A (zh) * 2021-05-28 2021-08-27 西安电子科技大学 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113745107A (zh) * 2021-09-07 2021-12-03 洪启集成电路(珠海)有限公司 一种GaN器件的制作方法以及一种GaN器件
CN113745107B (zh) * 2021-09-07 2022-05-17 洪启集成电路(珠海)有限公司 一种GaN器件的制作方法

Similar Documents

Publication Publication Date Title
TWI767741B (zh) 與工程基板整合之電力元件
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
US9240473B2 (en) High temperature performance capable gallium nitride transistor
JP5923712B2 (ja) 半導体装置及びその製造方法
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
JP2012156538A (ja) 高電子移動度トランジスタ(hemt)
JP5520432B2 (ja) 半導体トランジスタの製造方法
CN101162695A (zh) 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
CN108649071A (zh) 半导体器件及其制造方法
CN108615756A (zh) 半导体器件
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN108598036A (zh) 金刚石基氮化镓器件制造方法
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
CN210897283U (zh) 一种半导体器件
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
CN111211161A (zh) 一种双向散热的纵向氮化镓功率晶体管及其制备方法
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 west side of b0-1f, Zhongyuan industrial building, No. 259, Changyang street, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou City, Jiangsu Province

Applicant after: Suzhou Han Hua Semiconductor Co.,Ltd.

Address before: Room 303, building 11, Northwest District, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Applicant before: Suzhou Han Hua Semiconductor Co.,Ltd.