CN205303470U - 一种增强型GaN器件 - Google Patents

Abstract

本实用新型涉及半导体器件技术领域，通过提供一种增强型GaN器件，包括：衬底；SiN/AlN成核层，位于衬底上；第一GaN缓冲层，位于SiN/AlN成核层上；AlN/GaN空间隔离层，位于第一GaN缓冲层上；第二GaN缓冲层，位于AlN/GaN空间隔离层上；AlN势垒层，位于第二GaN缓冲层上；GaN帽层，位于AlN势垒层上；隔离区，形成于GaN帽层两侧且深入至第一GaN缓冲层内部；漏极和源极，漏极和源极分别位于GaN帽层的左右两侧；栅槽，开设于漏极和源极之间的GaN帽层上，且栅槽底端位于GaN帽层内；Al₂O₃钝化层，覆盖在源极和漏极之间的GaN帽层上和栅槽的内壁；栅极，形成在栅槽内的Al₂O₃钝化层上，改善了栅极泄露电流，提升了器件击穿电压，减小E/D数字电路功耗。

Description

一种增强型GaN器件

技术领域

本实用新型涉及半导体器件技术领域，尤其涉及一种增强型GaN器件。

背景技术

硅基芯片经历几十年发展，随着Si基CMOS尺寸不断缩小，其频率性能也不断提高，预计特征尺寸达到25nm时，其f_T可达490GHz。但Si材料的Johnson优值仅为0.5THzV，尺寸的缩小SiCMOS器件的击穿电压将远小于1V，这极大地限制了硅基芯片在超高速数字领域的应用。

近年来，人们不断地寻找其替代品，由于宽禁带半导体氮化镓(GaN)材料具有超高的Johnson优值(5THzV)，其器件沟道尺寸达到10nm量级时，击穿电压仍能保持10V左右，已逐渐的引起了国内外广泛的重视。在要求高转换效率和精确阈值控制、宽带、大动态范围的电路(如超宽带ADC、DAC)数字电子领域具有广阔和特殊的应用前景，支持国防通信、机载和空间***。GaN基逻辑器件成为近几年超高速半导体领域研究的热点，正成为SiCMOS高速电路在数模和射频电路领域的后续发展中的有力竞争者，是国家重点支持的尖端技术，堪称信息产业的“心脏”。

采用GaNE/DHEMT形式的DCFL逻辑电路由于具有低功耗，单一电源，易于设计等优点，在国际上引起了广泛的关注，是制造LSI及VLSI电路的基础。但是，由于氮化物半导体缺少p沟道器件，无法形成低功耗的互补逻辑，增强型HEMT能够缓解缺少p沟道的问题，实现简化的电路结构，可以大大拓展该器件在低功耗数字电路中的应用。近年来，各国际知名半导体公司和大学已经对GaN基增强型器件的实现方法研究给予极大的关注。目前对增强型GaN基HEMT阈值电压的研究主要集中以下两个方面：

第一方面：在材料生长方面，通过降低Al组分、生长无极化电荷的AlGaN/GaN异质材料、生长InGaN或p-GaN盖帽层，来控制二维电子气浓度，

第二方面：在器件工艺方面，采用高功函数金属、MIS结构、刻蚀凹栅、F基等离子体处理，来控制表面电势，影响二维电子气浓度。

第一种方法中生长InGaN盖帽层和生长p-GaN盖帽层可以减少AlGaN一侧的导带弯曲度，降低栅极下方沟道的二维电子气浓度，实现增强型工作。但是引入了额外的生长工艺，需要多次MOCVD生长工艺，且步骤复杂，目前无法控制；

第二种方法中刻蚀凹栅，通过降低栅极到沟道的距离，是能够有效提高器件的阈值电压。同时，凹栅刻蚀能够提高器件跨导，提高AlGaN/GaN的高频性能，减少由于栅长减短而引起的短沟道效应。然而，刻蚀凹栅制作增强型AlGaN/GaNHEMT需要考虑精确的刻蚀深度，降低等离子体刻蚀引起的损伤，且刻蚀之后引起的栅极漏电流是提高凹栅器件稳定性最大的障碍。

因此，从上述这些方案可以看出，国内增强型GaNHEMT制作工艺并不成熟，尤其是增强型HEMT器件的阈值电压(Vth)无法实现稳定可靠正值，且器件漏电流问题较难解决，因而导致数字电路失效。

实用新型内容

本实用新型通过提供一种增强型GaN器件，解决了现有技术中该增强型GaN器件无法实现稳定可靠正值，且存在器件漏电流，导致数字电路失效的技术问题，进而改善栅极泄露电流，提升器件击穿电压，减小E/D数字电路功耗。

本实用新型实施例的技术方案具体为：

一种增强型GaN器件，包括：

衬底；

SiN/AlN成核层，SiN/AlN成核层位于所述衬底上；

第一GaN缓冲层，所述第一GaN缓冲层位于所述SiN/AlN成核层上；

AlN/GaN空间隔离层，所述AlN/GaN空间隔离层位于所述第一GaN缓冲层上；

第二GaN缓冲层，所述第二GaN缓冲层位于所述AlN/GaN空间隔离层上；

AlN势垒层，所述AlN势垒层位于所述第二GaN缓冲层上；

GaN帽层，所述GaN帽层位于所述AlN势垒层上；

隔离区，所述隔离区形成于所述GaN帽层两侧且深入至所述第一GaN缓冲层内部；

漏极和源极，所述漏极和源极分别位于所述GaN帽层的左右两侧；

栅槽，开设于所述漏极和源极之间的GaN帽层上，且所述栅槽底端位于所述GaN帽层内；

Al₂O₃钝化层，覆盖在所述源极和所述漏极之间的GaN帽层上和所述栅槽的内壁；

栅极，形成在所述栅槽内的Al₂O₃钝化层上。

进一步地，所述衬底具体为Si、SiC、GaN、蓝宝石、Diamond中的任意一种。

进一步地，所述第一GaN缓冲层中掺杂有Mg。

进一步地，所述第二GaN缓冲层的厚度为1um～2um。

进一步地，所述第二GaN缓冲层与所述AlN/GaN空间隔离层中AlN接触处的100nm区域形成有二维电子气。

进一步地，所述AlN势垒层的厚度为1.5nm。

进一步地，所述GaN帽层的厚度为1nm～3nm。

本实用新型实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1、本实用新型采用在右下而上依次的衬底、SiN/AlN成核层、第一GaN缓冲层、AlN/GaN空间隔离层、第二GaN缓冲层、AlN势垒层、GaN帽层形成的结构左右两侧且深入至该第一GaN缓冲层内部形成隔离区，在该GaN帽层的左右两侧形成漏极和源极，在该漏极和源极之间的GaN帽层上开设有栅槽，该栅槽底端位于该GaN帽层内，在源极和漏极之间的GaN帽层上和所述栅槽的内壁覆盖有Al₂O₃钝化层，在该栅槽内的Al₂O₃钝化层上形成有栅极，解决了现有技术中该增强型GaN器件无法实现稳定可靠正值，且存在器件漏电流，导致数字电路失效的技术问题，进而改善栅极泄露电流，提升器件击穿电压，减小E/D数字电路功耗。

2、由于采用该增强型GaN器件，省去常规生长二次外延InGaN盖帽层和p-GaN盖帽层的步骤(高温650度生长)，工艺较为简单，形成的器件可在极端环境下正常工作。

3、由于该增强型GaN器件中采用的AlN势垒层极限厚度已经到达1.5nm，可以满足微波毫米波器件应用等比例缩小的要求，极大地促进了该器件向毫米波段超高频、超高速数字电路方向的发展。

4、由于该增强型GaN器件中采用Si作为衬底材料，有利于大幅度降低该器件的成本，并且可与常规的Si基CMOS器件无缝契合，实现大规模化应用的射频与数字的集成。

5、由于该增强型GaN器件中采用AlN/GaN空间隔离层，有效解决常规AlGaN势垒GaN器件遇到的“内在应力”和“表面耗尽效应”，明显改善常规GaN器件的大栅流和电流崩塌，提高器件可靠性。

附图说明

图1为本实用新型实施例中增强型GaN器件的结构示意图。

具体实施方式

本实用新型通过提供一种增强型GaN器件，解决了现有技术中该增强型GaN器件无法实现稳定可靠正值，且存在器件漏电流，导致数字电路失效的技术问题，进而改善栅极泄露电流，提升器件击穿电压，减小E/D数字电路功耗。

为了解决上述技术问题，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

本实用新型实施例提供了一种增强型GaN器件，如图1所示，包括：衬底10、SiN/AlN成核层20，该SiN/AlN成核层20位于该衬底10上，还包括第一GaN缓冲层30，该第一GaN缓冲层30位于该SiN/AlN成核层20上，还包括AlN/GaN空间隔离层40，该AlN/GaN空间隔离层40位于该第一GaN缓冲层30上，接着，在该AlN/GaN空间隔离层40上形成有第二GaN缓冲层50，在该第二GaN缓冲层50上形成有AlN势垒层60，该AlN势垒层60上形成有GaN帽层70，整体形成AlN/GaN异质结构。

具体的，该衬底10具体可以是Si、SiC、GaN、蓝宝石、Diamond中的任意一种，主要起支撑作用。该SiN/AlN成核层20，不掺杂，用于吸收衬底10与以上结构层之间因为晶格失配产生的应力，避免产生晶格弛豫。该第一GaN缓冲层30中掺杂有Mg，同样也用于吸收衬底10与以上结构层之间因为晶格失配产生的应力。该AlN/GaN空间隔离层40作为在第一GaN缓冲层30与第二GaN缓冲层50之间***的一层束缚层，主要用来对缓冲层的应力进行调节，避免晶格弛豫。在该第二GaN缓冲层50中不掺杂，具体厚度为1um～2um，且该第二GaN缓冲层50与该AlN/GaN空间隔离层40中AlN接触处的100nm区域形成有二维电子气。该AlN势垒层60采用MOCVD方法生长，厚度为1.5nm。GaN帽层70为不掺杂帽盖GaN，厚度为1nm～3nm。

上述是形成该AlN/GaN异质结构的具体细节，下面接着描述在该AlN/GaN异质结构上进行的处理，首先，采用ICP干法刻蚀在该GaN帽层两侧形成隔离台面，采用Cl₂气体进行刻蚀，到达该第一GaN缓冲层30内部，从而形成隔离区，以提供互相隔离的接***台结构的有源区。这样使得该第一GaN缓冲层30的顶端面积小于第一GaN缓冲层30底端面积，该第一GaN缓冲层30底端左右两侧与该SiN/AlN成核层20的左右两侧相对齐，第一GaN缓冲层30顶端两侧与该AlN/GaN空间隔离层40两侧相对齐，由该AlN/GaN空间隔离层40往上每层结构的左右两侧均与下方结构的左右两侧相对齐。因此，该隔离区80形成于该GaN帽层70两侧且深入至该第一GaN缓冲层30内部。

接着，该增强型GaN器件还包括有漏极D和源极S，该漏极D和源极S分别位于该GaN帽层70的左右两侧。具体该漏极D和源极S的金属可以采用Ti、Al、Ni、Au的混合物，通过蒸发Ti、Al、Ni、Au的混合物形成源漏电极金属，经常规剥离工艺形成欧姆接触的源漏电极，用于降低接触电阻率，再辅以高温退火(850度)形成良好欧姆接触。

然后，采用光刻胶作掩膜，在该漏极D和源极S之间的GaN帽层70上刻蚀出栅槽701，并采用ICP干法刻蚀掉该栅槽701内的GaN。

接着，该增强型GaN器件还包括有Al₂O₃钝化层90，该Al₂O₃钝化层覆盖在该源极S和漏极D之间的GaN帽层上额该栅槽701的内壁。具体的，首先去掉形成该栅槽701时的光刻胶，采用ALD设备，钝化生长Al₂O₃钝化层，从而对上述的AlN/GaN异质结构进行修复，从而减小器件栅极漏电流。

最后，该增强型GaN器件还包括栅极G，该栅极G形成在栅槽70内的Al₂O₃钝化层上。该栅极G能够与AlN势垒层60形成肖特基接触。该栅极G具体为Pt、Au混合物，通过蒸发该Pt、Au混合物经常规剥离工艺形成增强型栅极金属，然后采用400度低温退火工艺，驱动该栅极G金属向外延内部扩散，从而实现栅浸入(gate-sink)，有效减小器件栅极G到沟道的距离，提升器件阈值电压，同时也确保该增强型阈值电压的稳定可靠正值。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (6)

1.一种增强型GaN器件，其特征在于，包括：

衬底；

SiN/AlN成核层，SiN/AlN成核层位于所述衬底上；

第一GaN缓冲层，所述第一GaN缓冲层位于所述SiN/AlN成核层上；

AlN/GaN空间隔离层，所述AlN/GaN空间隔离层位于所述第一GaN缓冲层上；

第二GaN缓冲层，所述第二GaN缓冲层位于所述AlN/GaN空间隔离层上；

AlN势垒层，所述AlN势垒层位于所述第二GaN缓冲层上；

GaN帽层，所述GaN帽层位于所述AlN势垒层上；

隔离区，所述隔离区形成于所述GaN帽层两侧且深入至所述第一GaN缓冲层内部；

漏极和源极，所述漏极和源极分别位于所述GaN帽层的左右两侧；

栅槽，开设于所述漏极和源极之间的GaN帽层上，且所述栅槽底端位于所述GaN帽层内；

Al₂O₃钝化层，覆盖在所述源极和所述漏极之间的GaN帽层上和所述栅槽的内壁；

栅极，形成在所述栅槽内的Al₂O₃钝化层上。

2.根据权利要求1所述的增强型GaN器件，其特征在于，所述衬底具体为Si、SiC、GaN、蓝宝石、Diamond中的任意一种。

3.根据权利要求1所述的增强型GaN器件，其特征在于，所述第二GaN缓冲层的厚度为1um~2um。

4.根据权利要求1所述的增强型GaN器件，其特征在于，所述第二GaN缓冲层与所述AlN/GaN空间隔离层中AlN接触处的100nm区域形成有二维电子气。

5.根据权利要求1所述的增强型GaN器件，其特征在于，所述AlN势垒层的厚度为1.5nm。

6.根据权利要求1所述的增强型GaN器件，其特征在于，所述GaN帽层的厚度为1nm~3nm。