CN208271546U - 阵列基板、显示屏及显示装置 - Google Patents

Abstract

本申请涉及一种阵列基板、显示屏及显示装置，该阵列基板包括：基板，基板上对应的显示区域包括阵列排布的像素，显示区域划分为异形显示区和非异形显示区，异形显示区每一行的像素数量均小于非异形显示区任一行的像素数量；发光控制单元，位于显示区域且与每个像素对应；每个发光控制单元的第一端连接像素对应的电源信号，第二端接像素对应的有机发光二极管的输入端；异形显示区设有第一发光控制单元，非异形显示区设有第二发光控制单元，第一发光控制单元中的第一晶体管的宽长比小于第二发光控制单元中的第二晶体管的宽长比。从而解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题。

Description

阵列基板、显示屏及显示装置

技术领域

本实用新型涉及显示技术领域，特别是涉及一种阵列基板、显示屏及显示装置。

背景技术

目前，常见的显示装置，例如显示器、电视机、手机、平板电脑等，其显示屏通常为规则的矩形。随着显示技术的发展，矩形的显示屏已经不能满足用户多样化的使用需求。因而，显示屏的形状越来越多样化。

通常，非矩形的显示屏称为异形显示屏。异形显示屏包括异形显示区与非异形显示区。异形显示区中的每行像素个数与非异形显示区的每行像素个数不同。

在传统技术中，显示面板中的驱动电路通过不同的扫描线控制对应行上的像素。然而，扫描线为对应行上的像素提供相同的扫描信号时，异形显示区与非异形显示区因每行像素个数不同会导致扫描线上的负载不同，从而使显示的图像亮度不均，影响显示效果。

实用新型内容

基于此，有必要针对传统技术中异形显示区与非异形显示区因像素数量不同而导致显示图像亮度不均的技术问题，提供一种阵列基板、显示屏及显示装置。

一种阵列基板，所述的阵列基板包括：基板，包括显示区域，所述显示区域包括阵列排布的像素，所述显示区域划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；发光控制单元，位于所述显示区域且与每个所述像素对应；每个所述发光控制单元的第一端连接所述像素对应的电源信号，第二端接所述像素对应的有机发光二极管的输入端；所述异形显示区设有第一发光控制单元，所述第一发光控制单元包括至少一个第一晶体管；所述非异形显示区设有第二发光控制单元，所述第二发光控制单元包括至少一个第二晶体管；所述第一晶体管的宽长比大于所述第二晶体管的宽长比。

在其中一个实施例中，所述至少一个第一晶体管包括第一驱动晶体管，所述至少一个第二晶体管包括第二驱动晶体管；所述第一驱动晶体管的第一极连接所述电源信号，第二极连接所述有机发光二极管的输入端；所述第二驱动晶体管的第一极连接所述电源信号，第二极连接所述有机发光二极管的输入端。

在其中一个实施例中，在所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的所述第一驱动晶体管的宽长比与所在行的像素数量呈负相关。

在其中一个实施例中，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；在每个子异形显示区内，每一行像素所对应的所述第一驱动晶体管的宽长比与所在的所述子异形显示区的每一行像素数量呈负相关。

在其中一个实施例中，所述第一驱动晶体管的栅绝缘层的介电常数大于所述第二驱动晶体管的栅绝缘层的介电常数。

在其中一个实施例中，所述第一驱动晶体管的栅绝缘层的厚度小于所述第二驱动晶体管的栅绝缘层的厚度。

在其中一个实施例中，当所述第一驱动晶体管的沟道宽度与所述第二驱动晶体管的沟道宽度相等，所述第一驱动晶体管的沟道长度小于所述第二驱动晶体管的沟道长度；

在其中一个实施例中，当所述第一驱动晶体管的沟道长度等于所述第二驱动晶体管的沟道长度，所述第一驱动晶体管的沟道宽度大于所述第二驱动晶体管的沟道宽度。

在其中一个实施例中，所述阵列基板还包括电源信号线，所述异形显示区的电源信号线的宽度大于所述非异形显示区的电源信号线的宽度。

一种显示屏，包括上述任一实施例中的阵列基板。

一种显示装置，包括如上述实施例中所述的显示屏。

上述阵列基板、显示屏及显示装置，该阵列基板上对应的显示区域包括异形显示区和非异形显示区，且在异形显示区设有第一发光控制单元，第一发光控制单元包括至少一个第一晶体管，在非异形显示区设有第二发光控制单元，第二发光控制单元包括至少一个第二晶体管。通过第一发光控制单元中的第一晶体管的宽长比大于第二发光控制单元中的第二晶体管的宽长比，增大流经有机发光二极管OLED的驱动电流，解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。

附图说明

图1为本申请一个实施例中阵列基板的结构示意图；

图2为本申请一个实施例中阵列基板中的像素的结构示意图；

图3为本申请一个实施例中的2T1C像素电路的电路图；

图4为本申请一个实施例中的7T1C像素电路的电路图；

图5为本申请一个实施例中的多个子异形显示区的结构示意图；

图6为本申请一个实施例中的第一驱动晶体管的结构示意图；

图7为本申请一个实施例中显示装置的示意图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。

在一个实施例中，请参见图1，本申请提供一种阵列基板，该阵列基板包括基板，该基板包括显示区域，显示区域包括阵列排布的像素110，显示区域划分为异形显示区120和非异形显示区130，异形显示区120每一行的像素数量均小于非异形显示区130任一行的像素数量。其中，驱动器在驱动异形显示区每行上的像素及非异形显示区每行上的像素时，由于异形显示区与非异形显示区每行上的像素数量不等，即负载不同，这会导致异形显示区和非异形显示区的显示效果不均匀。

可以理解的是，非异形显示区中的各行像素数量相等，非异形显示区一般是规则区域，例如，非异形显示区的形状为矩形。非异形显示区每行像素数量一般相等，非异形显示区的像素对应的驱动晶体管的宽长比相等，如此非异形显示区中的每行像素的驱动电流趋于一致，保证显示的均一性。

请参见图2，该阵列基板设置有发光控制单元210，位于显示区域且与每个像素110对应。每个发光控制单元210的第一端连接像素对应的电压信号，第二端接像素对应的有机发光二极管OLED的输入端。异形显示区120设有第一发光控制单元140，非异形显示区130设有第二发光控制单元150。第一发光控制单元140包括至少一个第一晶体管，第二发光控制单元150包括至少一个第二晶体管，且第一发光控制单元140中的第一晶体管的宽长比大于第二发光控制单元150中的第二晶体管的宽长比，则增大异形显示区中流经有机发光二极管OLED的驱动电流，解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题。

在一个实施例中，至少一个第一晶体管包括一个第一驱动晶体管，一个第二晶体管包括一个第二驱动晶体管，第一驱动晶体管的宽长比小于第二驱动晶体管的宽长比。第一驱动晶体管的第一极连接电源信号，第二极连接有机发光二极管的输入端。第二驱动晶体管的第一极连接电源信号，第二极连接有机发光二极管的输入端。

其中，晶体管的宽长比指的是晶体管的导电沟道的宽与长的比值即W/L。一般情况下，晶体管的宽长比越大，驱动能力即带负载的能力越大，流经晶体管的驱动电流越大。具体地，异形显示区对应的至少一个第一晶体管可以包括第一驱动晶体管。同样的，非异形显示区对应的至少一个第二晶体管可以包括第二驱动晶体管。且异形显示区对应的第一驱动晶体管的宽长比大于非异形显示区对应的第二驱动晶体管的宽长比。第一驱动晶体管的第一极连接电源信号，第二极连接有机发光二极管的输入端。第二驱动晶体管的第一极连接电源信号，第二极连接有机发光二极管的输入端。当第一驱动晶体管为P型薄膜晶体管时，第一极为源极，第二极为漏极。当第一驱动晶体管为N型薄膜晶体管时，第一极为漏极，第二极为源极。

示例性地，请参见图3，2T1C像素电路包括晶体管P1、晶体管D1及电容C1。其中，发光控制单元210包括晶体管D1。晶体管D1用作驱动晶体管，晶体管D1源极连接电源电压信号VDD，晶体管D1漏极连接有机发光二极管OLED的输入端。晶体管D1栅极与源极的电压差值决定了流经有机发光二极管OLED的驱动电流。晶体管D1的源极电压等于电源信号VDD。晶体管P1用于开关晶体管，电容C1控制和保持数据电压的稳定。晶体管P1根据其栅极电压导通或者关断。当扫描信号Sn使晶体管P1导通时，数据电压信号Dn流经晶体管P1至晶体管D1的栅极。流经有机发光二极管OLED的驱动电流大小为：

其中，μ是薄膜晶体管的电子迁移率，Cox是薄膜晶体管单位面积的栅氧化层电容，W是薄膜晶体管的沟道宽度，L是薄膜晶体管的沟道长度，Vsg是晶体管D1的源极栅极压降，Vth是晶体管D1的阈值电压。

根据上述公式，可以知道，流经有机发光二极管OLED的驱动电流与驱动晶体管的宽长比W/L有着紧密关系。

进一步地，请见图1及图3，异形显示区120的像素对应的第一发光控制单元140的驱动晶体管宽长比大于非异形显示区130的像素对应的第二发光控制单元150的驱动晶体管的宽长比。即第一发光控制单元140的晶体管D1宽长比大于第二发光控制单元150的晶体管D1宽长比。异形显示区120的第一发光控制单元140的晶体管D1宽长比较大，适应性地增加了异形显示区中像素的驱动电流，减小异形显示区与非异形显示区之间的驱动电流差异，使得异形显示区与非异形显示区之间的驱动电流相等，解决了异形显示区和非异形显示区每行像素数量不同导致的驱动电流不等的问题，使得异形显示区和非异形显示区显示均匀，改善了显示效果。

示例性地，请参见图4，7T1C像素电路包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、电容C1及电容C2。其中，晶体管M1用作驱动晶体管。晶体管M1的源极通过晶体管M5连接电源电压信号VDD，晶体管M1的漏极通过晶体管M6连接有机发光二极管OLED的输入端。晶体管M1的宽长比决定了流经有机发光二极管OLED的驱动电流。晶体管M2、晶体管M3、晶体管M4、晶体管M5及晶体管M6用作开关晶体管，发光控制单元210可以包括晶体管M1、晶体管M5及晶体管M6，发光控制单元210也可以仅包括晶体管M1。当晶体管M2、晶体管M3导通时，数据电压信号Vdata流经晶体管M2及晶体管M3至驱动晶体管M1的栅极。当晶体管M5、晶体管M6导通时，电源信号VDD流经晶体管M5至驱动晶体管M1的源极至晶体管M6。该7T1C像素电路可以补偿阈值电压Vth引起的驱动电流变化。则流经有机发光二极管OLED的驱动电流大小为：

进一步地，请见图1及图4，异形显示区120的像素对应的第一发光控制单元140的驱动晶体管宽长比大于非异形显示区130的像素对应的第二发光控制单元150的驱动晶体管的宽长比。即第一发光控制单元140的晶体管M1、晶体管M5及晶体管M6的宽长比小于第二发光控制单元150的晶体管M1、晶体管M5及晶体管M6的宽长比。异形显示区120的发光控制单元140的中晶体管宽长比较大，其驱动能力相对较强，实现异形显示区驱动电流的补偿。解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题，改善了显示效果。

在一个实施例中，在异形显示区至少两行上的像素数量不同，且每一行像素所对应的第一驱动晶体管的宽长比随着所在行的像素数量的减少而增大。其中，在异形显示区具有多行像素，且至少两行上的像素数量不同。当异形显示区的每行上的像素数量减少时，为了使得异形显示区与非异形显示区的显示效果一致，异形显示区对应的第一驱动晶体管的驱动能力应该增强，又晶体管的宽长比与其驱动能力有关，则在异形显示区中每一行像素对应的第一驱动晶体管的宽长比随着所在行的像素数量的减少而增加。具体地，当异形显示区的每行上的像素数量减少时，异形显示区对应的第一驱动晶体管的宽长比可以在列方向上随着增加。通常情况下，驱动器是逐行驱动显示区的像素。然而，根据实际情况，驱动器可以逐列驱动显示区的像素。驱动器在驱动异形显示区每列上的像素时，驱动器的负载与异形显示区每列上的像素数量相关。当异形显示区的每列上像素数量减少时，异形显示区对应的第一驱动晶体管的宽长比可以在行方向上随着增加。

在本实施例中，可以根据异形显示区中每行上的像素数量精确地设计不同宽长比的第一驱动晶体管，解决异形显示区与非异形显示区的显示不均匀性的技术问题。

在一个实施例中，异形显示区包括至少一个子异形显示区，子异形显示区包括至少两行像素，且每一行的像素数量分别相同；在每个子异形显示区内，每一行像素所对应的第一驱动晶体管的宽长比与所在的子异形显示区的每一行像素数量呈负相关。其中，异形显示区可以包括一个子异形显示区，异形显示区可以包括多个子异形显示区，请参见图5，异形显示区包括第一子异形显示区510、第二子异形显示区520、第三子异形显示区530。以第一子异形显示区510为例进行说明，第一子异形显示区510包括至少一行像素，且第一子异形显示区510对应的多行像素的数量是近似相等的。每个子异形显示区中的像素数量可以不相等。每一行上的像素数量不等的每个子异形显示区对应的第一驱动晶体管的宽长比也是不相等的。第一驱动晶体管的宽长比与所在的子异形显示区中每一行的像素数量呈负相关，即第一驱动晶体管的宽长比随着所在的子异形显示区中每一行的像素数量的增加而减小，随所在的子异形显示区中每一行的像素数量的减少而增加。比如，第一子异形显示区510中每一行的像素数量小于第三子异形显示区530中每一行的像素数量，则第一子异形显示区510对应的第一驱动晶体管的宽长比大于第三子异形显示区530对应的第一驱动晶体管的宽长比。

本实施例中，通过将异形显示区划分为不同的子异形显示区，子异形显示区中每行的像素数量看作近似相等，针对该子异形显示区设计第一驱动晶体管，子异形显示区中每行像素对应的第一驱动晶体管是相同的宽长比，这样可以使得版图布局简洁，并减少工艺上的复杂性。同时，像素数量较少的子异形显示区对应的第一驱动晶体管的宽长比较大，即驱动能力较强，相应的增大了流经有机发光二极管的驱动电流，这样解决了因为异形显示区的像素数量较少引起的显示不均匀的技术问题，改善了显示效果。

在一个实施例中，阵列基板还包括电源信号线，异形显示区的电源信号线的宽度大于非异形显示区的电源信号线的宽度。

其中，电源信号VDD通过电源信号线与显示区中每个像素对应的发光控制单元连接。通过改变电源信号线的线宽可以实现异形显示区的电阻补偿。增大异形显示区的电源信号线的宽度，以使异形显示区的电源信号线的宽度大于非异形显示区的电源信号线的宽度，减小异形显示区的数据信号线上压降，使得异形显示区中每行上的像素对应的电源电压大于非异形显示区中每行上的像素对应的电源电压，增大异形显示区的驱动电流，使得异形显示区与非异形显示区中流经有机发光二极管OLED的驱动电流相等，从而异形显示区和非异形显示区的显示效果是一致的。

在一个实施例中，可以通过以下两种方式改变驱动晶体管的宽长比W/L以使异形显示区对应的第一驱动晶体管的宽长比大于非异形显示区对应的第二驱动晶体管的宽长比，具体包括如下：

当异形显示区对应的第一驱动晶体管的沟道宽度W1与非异形显示区对应的第二驱动晶体管的沟道宽度相等W2时，异形显示区对应第一驱动晶体管的沟道长度L1小于非异形显示区对应的第二驱动晶体管的沟道长度L2。

当异形显示区对应第一驱动晶体管的沟道长度L1等于非异形显示区对应第二驱动晶体管的沟道长度L2时，异形显示区对应的第一驱动晶体管的沟道宽度W1大于非异形显示区对应的第二驱动晶体管的沟道宽度W2。

可以理解的是，在改变第一晶体管的宽长比W/L时，要保证第一晶体管与第二晶体管的尺寸差异满足实际情况所需，例如在改变第一晶体管的宽长比W/L时，可以根据实际情况将第一晶体管的栅极面积与第二晶体管的栅极面积的差异控制在一定的百分比范围内，两者的栅极面积可以相差1％，也可以相差5％，还可以相差10％等，总之，对第一驱动晶体管的宽长比W/L进行改变的程度是根据异形显示区像素数量等实际情况而决定。在本实施例中，通过改变第一驱动晶体管的宽长比W/L以适应性地增加了异形显示区中像素的驱动电流，减小异形显示区与非异形显示区之间的驱动电流差异，使得异形显示区与非异形显示区之间的驱动电流相等，解决了异形显示区和非异形显示区每行像素数量不同导致的驱动电流不等的问题，使得异形显示区和非异形显示区显示均匀，改善了显示效果。

在一个实施例中，通过改变异形显示区对应的单位面积栅绝缘层电容改变异形显示区对应的第一驱动晶体管的驱动能力。其中，请参见6，第一驱动晶体管包括缓冲层610、位于缓冲层610上的半导体层(未标出)、位于半导体层上的栅绝缘层630、位于栅极绝缘层630远离半导体层一侧的栅极640、位于栅极640上的间绝缘层650、位于间绝缘层650远离半导体层一侧的源漏金属层，半导体层包括源极621、漏极622和沟道623。源漏金属层包括源极金属引线661和漏极金属引线662。则单位面积栅绝缘层电容与栅绝缘层的厚度及其介电常数有关，可以通过以下两种方式增加栅绝缘层电容以增加第一驱动晶体管的驱动能力：

通过改变晶体管的栅绝缘层630的介电常数以改变晶体管的驱动能力。具体地，第一驱动晶体管的栅绝缘层的介电常数大于第二驱动晶体管的栅绝缘层的介电常数。晶体管的驱动能力与晶体管的介电常数成正比，可以通过改变异形显示区对应第一驱动晶体管的栅绝缘层的材料，以使异形显示区对应的第一驱动晶体管的栅绝缘层的介电常数大于非异形显示区对应的第二驱动晶体管的栅绝缘层的介电常数。

通过减小异形显示区对应的栅绝缘层630的厚度以增加异形显示区对应的第一驱动晶体管的驱动能力。具体地，第一驱动晶体管的栅绝缘层的厚度小于第二驱动晶体管的栅绝缘层的厚度。在形成栅极绝缘层时，可以通过以下两种方法改变栅绝缘层的厚度：

第一种，在栅绝缘层表面形成第一掩膜层，第一掩膜层暴露出异形显示区的栅极绝缘层。以第一掩膜层为掩膜，对异形显示区的栅极绝缘层进行微刻蚀，以减小异形显示区的栅绝缘层的厚度。

第二种，在半导体层上，形成第一栅绝缘层。在第一栅极绝缘层上，形成第二栅绝缘层。在第二栅绝缘层表面形成第二掩膜层。第二掩膜层暴露出异形显示区的第二栅绝缘层。以第二掩膜层为掩膜，去除异形显示区的第二栅绝缘层，暴露出异形显示区的第一栅绝缘层。使得异形显示区对应的栅绝缘层厚度小于非异形显示区对应的栅绝缘层厚度。

在一个实施例中，本申请提供一种显示屏，该显示屏包括上述任一实施例中的阵列基板。在本申请实施例中，显示屏的形状可以为包括圆形、椭圆形、多边形以及包括圆弧的图形中的至少一种的封闭图形。例如带R角、槽口或切口(notch)或圆形的显示屏。

在一个实施例中，本申请提供一种显示装置700，请参见图7，显示装置700包括如上述实施例中的显示屏710。

需要说明的是，异形显示区中的像素数量与非异形显示区中分布的像素数量不同，例如异形显示区中每一行的像素的数量，与非异形显示区中每一行的像素数量不同。可以理解，异形显示区与非异形显示区的区分是相对而言的。本申请中，将显示区中像素数量较少的部分区域，作为“异形显示区”；将显示区中像素数量较多的部分区域，作为“非异形显示区”。

而且，发光控制单元中驱动晶体管的宽长比满足开关晶体管所需的条件。但是发光控制单元中开关晶体管的宽长比的改变可以改变流经有机发光二极管OLED的驱动电流。

另外，本申请实施例中所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请范围的情况下，可以将第一驱动晶体管称为第二驱动晶体管，且类似地，可将第二驱动晶体管称为第一驱动晶体管。第一驱动晶体管和第二驱动晶体管两者都是驱动晶体管，但其不是同一驱动晶体管。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，所述的阵列基板包括：

基板，包括显示区域，所述显示区域包括阵列排布的像素，所述显示区域划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；

发光控制单元，位于所述显示区域且与每个所述像素对应；每个所述发光控制单元的第一端连接所述像素对应的电源信号，第二端接所述像素对应的有机发光二极管的输入端；

所述异形显示区设有第一发光控制单元，所述第一发光控制单元包括至少一个第一晶体管；

所述非异形显示区设有第二发光控制单元，所述第二发光控制单元包括至少一个第二晶体管；

所述第一晶体管的宽长比大于所述第二晶体管的宽长比。

2.根据权利要求1所述的阵列基板，其特征在于，所述至少一个第一晶体管包括第一驱动晶体管，所述至少一个第二晶体管包括第二驱动晶体管；

所述第一驱动晶体管的第一极连接所述电源信号，第二极连接所述有机发光二极管的输入端；

所述第二驱动晶体管的第一极连接所述电源信号，第二极连接所述有机发光二极管的输入端。

3.根据权利要求2所述的阵列基板，其特征在于，在所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的所述第一驱动晶体管的宽长比与所在行的像素数量呈负相关。

4.根据权利要求2所述的阵列基板，其特征在于，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；

在每个子异形显示区内，每一行像素所对应的所述第一驱动晶体管的宽长比与所在的所述子异形显示区的每一行像素数量呈负相关。

5.根据权利要求2至4任一所述的阵列基板，其特征在于，所述第一驱动晶体管的栅绝缘层的介电常数大于所述第二驱动晶体管的栅绝缘层的介电常数。

6.根据权利要求2至4任一所述的阵列基板，其特征在于，所述第一驱动晶体管的栅绝缘层的厚度小于所述第二驱动晶体管的栅绝缘层的厚度。

7.根据权利要求2至4任一所述的阵列基板，其特征在于，当所述第一驱动晶体管的沟道宽度与所述第二驱动晶体管的沟道宽度相等，所述第一驱动晶体管的沟道长度小于所述第二驱动晶体管的沟道长度；或

当所述第一驱动晶体管的沟道长度等于所述第二驱动晶体管的沟道长度，所述第一驱动晶体管的沟道宽度大于所述第二驱动晶体管的沟道宽度。

8.根据权利要求2至4任一所述的阵列基板，其特征在于，所述阵列基板还包括电源信号线，所述异形显示区的电源信号线的宽度大于所述非异形显示区的电源信号线的宽度。

9.一种显示屏，其特征在于，包括如权利要求1-8中任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括如权利要求9中所述的显示屏。