CN208271541U - 阵列基板、显示屏及显示装置 - Google Patents
阵列基板、显示屏及显示装置 Download PDFInfo
- Publication number
- CN208271541U CN208271541U CN201820708558.9U CN201820708558U CN208271541U CN 208271541 U CN208271541 U CN 208271541U CN 201820708558 U CN201820708558 U CN 201820708558U CN 208271541 U CN208271541 U CN 208271541U
- Authority
- CN
- China
- Prior art keywords
- viewing area
- special
- output transistor
- pixel
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型涉及一种阵列基板、显示屏及显示装置,该阵列基板上对应的显示区域包括异形显示区和非异形显示区,该阵列基板上包括位于非显示区与异形显示区中的像素对应的第一栅极驱动单元,位于非显示区与非异形显示区中的像素对应的第二栅极驱动单元,第一栅极驱动单元的第一输出晶体管的宽长比小于第二栅极驱动单元的第二输出晶体管的宽长比,并适应性地配置异形显示区对应的第一引出线的宽度与非异形显示区对应的第二引出线的宽度,精确补偿了异形显示区和非异形显示区之间的差异,解决了异形显示区与非异形显示区中因负载不同所导致的显示的图像亮度不均的技术问题。
Description
技术领域
本实用新型涉及显示技术领域,特别是涉及一种阵列基板、显示屏及显示装置。
背景技术
目前,常见的显示装置,例如显示器、电视机、手机、平板电脑等,其显示屏通常为规则的矩形。随着显示技术的发展,矩形的显示屏已经不能满足用户多样化的使用需求。因而,显示屏的形状越来越多样化。
通常,非矩形的显示屏称为异形显示屏。异形显示屏包括异形显示区与非异形显示区。异形显示区中的每行像素个数与非异形显示区的每行像素个数不同。
在传统技术中,显示面板中的驱动电路通过不同的扫描线控制对应行上的像素。然而,扫描线为对应行上的像素提供相同的扫描信号时,异形显示区与非异形显示区因每行像素个数不同会导致扫描线上的负载不同,从而使显示的图像亮度不均,影响显示效果。
实用新型内容
基于此,有必要针对传统技术中异形显示区与非异形显示区因像素数量不同而导致显示图像亮度不均的技术问题,提供一种阵列基板、显示屏及显示装置。
一种阵列基板,所述的阵列基板包括:基板,所述基板上设置有显示区和围绕所述显示区的非显示区,所述显示区包括阵列排布的像素,所述显示区划分为异形显示区和非异形显示区,所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量;至少一个第一栅极驱动单元,位于所述非显示区且通过第一引出线连接所述异形显示区域中对应行上的像素,所述第一栅极驱动单元用于驱动对应行上的像素;至少一个第二栅极驱动单元,位于所述非显示区且通过第二引出线连接所述非异形显示区中的对应行上的像素,所述第二栅极驱动单元用于驱动对应行上的像素;所述第一栅极驱动单元包括至少一个第一输出晶体管,所述第二栅极驱动单元包括至少一个第二输出晶体管,所述第一输出晶体管的宽长比小于所述第二输出晶体管的宽长比;且所述异形显示区对应的所述第一引出线的宽度和所述非异形显示区对应的所述第二引出线的宽度分别适应性地配置,以使所述异形显示区和所述非异形显示区的发光电流相等。
可选地,在前述阵列基板中,所述栅极驱动单元包括扫描驱动电路和/或发射驱动电路。
可选地,在前述阵列基板中,在所述异形显示区至少两行上的像素数量不同,且每一行像素所对应的所述第一输出晶体管的宽长比随着所在行的像素数量的减少而减小。
可选地,在前述阵列基板中,所述异形显示区包括至少一个子异形显示区,每个子异形显示区内的所述第一输出晶体管的宽长比随所在的所述子异形显示区的像素数量的减少而减小。
可选地,在前述阵列基板中,所述第一输出晶体管的栅极面积大于所述第二输出晶体管的栅极面积。
可选地,在前述阵列基板中,所述阵列基板还包括信号线,在所述异形显示区所述信号线贴合所述异形显示区的边缘集中弯曲走线;所述信号线用于连接所述第一输出晶体管并向所述异形显示区中对应行上的像素传递驱动信号,并补偿所述异形显示区中信号线的电阻与所述非异形显示区中信号线上的电阻差异。
可选地,在前述阵列基板中,在所述异形显示区所述信号线包括多段子信号线,所述多段子信号线中至少一段所述子信号线的宽度与所述非异形显示区的信号线的宽度不等。
可选地,在前述阵列基板中,所述第一输出晶体管的栅绝缘层的介电常数小于所述第二输出晶体管的栅绝缘层的介电常数;或所述第一输出晶体管的栅绝缘层的厚度大于所述第二输出晶体管的栅绝缘层的厚度。
一种显示屏,包括上述任一实施例中的阵列基板。
一种显示装置,包括如上述实施例中所述的显示屏。
上述阵列基板、显示屏及显示装置,该阵列基板上对应的显示区域包括异形显示区和非异形显示区,位于非显示区与异形显示区域中的像素对应的第一栅极驱动单元,位于非显示区与非异形显示区中的像素对应的第二栅极驱动单元,第一栅极驱动单元的第一输出晶体管的宽长比小于第二栅极驱动单元的第二输出晶体管的宽长比,且通过配置异形显示区对应的第一引出线的宽度与非异形显示区对应的第二引出线的宽度,精确补偿了异形显示区和非异形显示区之间的差异,使得异形显示区和非异形显示区的发光电流相等,解决了异形显示区与非异形显示区中因负载不同所导致的显示的图像亮度不均的技术问题,改善了显示效果。
附图说明
图1a为本申请一个实施例中阵列基板的结构示意图;
图1b为本申请一个实施例中第一引出线与第二引出线的结构示意图;
图2为本申请另一个实施例中阵列基板的结构示意图;
图3为本申请一个实施例中的6T2C电路的电路图;
图4为本申请一个实施例中的13T3C像素电路的电路图;
图5为本申请一个实施例中的多个子异形显示区的结构示意图;
图6为本申请一个实施例中的第一输出晶体管的结构示意图;
图7为本申请一个实施例中的异形显示区中扫描信号线的示意图;
图8为本申请一个实施例中显示装置的示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进,因此本实用新型不受下面公开的具体实施例的限制。
在一个实施例中,请参见图1a,本申请提供一种阵列基板,该阵列基板包括基板,基板上设置有显示区和围绕显示区的非显示区110,显示区域划分为异形显示区120和非异形显示区130,该基板上对应的显示区域包括阵列排布的像素140,异形显示区120每一行的像素数量均小于非异形显示区130任一行的像素数量。其中,驱动器在驱动异形显示区每行上的像素及非异形显示区每行上的像素时,由于异形显示区与非异形显示区每行上的像素数量不等,即负载不同,这会导致异形显示区和非异形显示区的显示效果不均匀。
可以理解的是,非异形显示区中的各行像素数量相等,非异形显示区一般是规则区域,例如,非异形显示区的形状为矩形。非异形显示区每行上的像素数量一般相等,则非异形显示区中的每行像素的发光特性保持一致。
请参见图1a,该阵列基板还包括至少一个第一栅极驱动单元150和至少一个第二栅极驱动单元160,第一栅极驱动单元150位于非显示区110,第一栅极驱动单元150通过第一引出线170连接异形显示区域120中对应行上的像素140。第一栅极驱动单元150用于驱动所对应行上的像素140。第二栅极驱动单元160位于非显示区110,第二栅极驱动单元160通过第二引出线180连接非异形显示区域130中对应行上的像素140。第二栅极驱动单元160用于驱动所对应行上的像素140。其中,第一栅极驱动单元150包括至少一个第一输出晶体管,第二栅极驱动单元160包括至少一个第二输出晶体管。输出晶体管包括栅极、源极和漏极,通过栅极的电压控制输出晶体管的关断或者导通。第一输出晶体管的宽长比小于第二输出晶体管的宽长比。异形显示区120对应的第一引出线170的宽度与非异形显示区130对应的第二引出线180的宽度分别适应性的配置,以使异形显示区和非异形显示区的发光电流相等。其中,晶体管的宽长比指的是晶体管的导电沟道的宽与长的比值即W/L。一般情况下,晶体管的宽长比越大,驱动能力即带负载的能力越大,流经晶体管的驱动电流越大。
示例性地,请参见图1b,扫描信号线沿着第二方向延伸。第一引出线170与异形显示区120的扫描信号线连接。第二引出线180与非异形显示区130的扫描信号线连接。第一引出线170的宽度指的是第一引出线170在第二方向上的尺寸W1,第二引出线180的宽度指的是第二引出线180在第二方向上的尺寸W2。其中,第一方向与第二方向相互垂直。可以理解的是,扫描信号线在第二方向上也具有一定的尺寸,记为扫描信号线的宽度,扫描信号线可以包括多段子扫描信号线,每段子扫描信号线在第二方向上同样具有一定的尺寸,记为子扫描信号线的宽度,在此不再赘述。
具体地,通过改变第一输出晶体管的宽长比不能精准地补偿异形显示区与非异形显示区之间的差异,所以,在减小第一输出晶体管的宽长比之后,第一栅极驱动单元的驱动能力依旧不能完全改善异形显示区120与非异形显示区130的显示不均匀。则可以在改变第一输出晶体管的宽长比的基础上进一步地适应性地配置第一引出线170的宽度与第二引出线180的宽度,比如第一引出线170的宽度可以等于第二引出线180的宽度,第一引出线170的宽度可以小于第二引出线180的宽度,第一引出线170的宽度可以大于第二引出线180的宽度以实现精准补偿。那么,首先可以通过减小异形显示区120中第一输出晶体管的宽长比以降低异形显示区120中第一栅极驱动单元的驱动能力,其次可以通过适应性地配置异形显示区120中第一引出线170的宽度以相应地改变电容负载。结合使用减小第一输出晶体管的宽长比和适应性地调整第一引出线170的宽度两种技术手段从第一栅极驱动单元的驱动能力及电容负载两个方面解决异形显示区120和非异形显示区显示130间显示不均匀的问题。
比如,当宽长比减小后的第一栅极驱动单元的驱动能力相对于异形显示区120的像素数量依旧较强时,可以增大异形显示区对应的第一引出线170的宽度,使得第一引出线170的宽度大于非异形显示区对应的第二引出线180的宽度以相应地增大电容负载。当宽长比减小后的第一栅极驱动单元的驱动能力相对于异形显示区120的像素数量较弱时,可以减小异形显示区对应的第一引出线170的宽度,使得第一引出线170的宽度小于非异形显示区对应的第二引出线180的宽度,以相应地减小电容负载。
仅通过减小第一输出晶体管的宽长比的一种技术手段,仿真结果如下表所示,通过降低晶体管M5、晶体管M6的宽长比,异形显示区与非异形显示区的电流差异为0.27nA。在晶体管M5、晶体管M6的宽长比改变前,异形显示区与非异形显示区的电流差异为5nA,则亮度相差至少5个灰阶,特别是低灰阶时,异形显示区与非异形显示区之间的亮度不均会更加明显。
改变前的电流(nA) | 改变后的电流(nA) | |
异形显示区 | 181.84 | 177.49 |
非异形显示区 | 176.28 | 177.22 |
结合使用减小第一输出晶体管的宽长比和适应性地调整第一引出线的宽度两种技术手段,仿真结果如下表所示,通过降低晶体管M5、晶体管M6的宽长比,异形显示区与非异形显示区的电流差异为0.08nA。则结合两种技术手段进行补偿后的电流差异比通过一种技术手段进行补偿后的电流差异更小,使得异形显示区与非异形显示区之间的亮度更均一。
改变前的电流(nA) | 改变后的电流(nA) | |
异形显示区 | 181.84 | 177.30 |
非异形显示区 | 176.28 | 177.22 |
在本实施例中,通过减小与异形显示区中第一输出晶体管的宽长比并合理配置异形显示区中第一引出线的宽度,降低异形显示区中第一栅极驱动单元的驱动能力并适当地进行电容补偿,使异形显示区和非异形显示区的发光电流相等,解决了异形显示区与非异形显示区中因负载不同所导致的显示的图像亮度不均的技术问题,提升亮度均一性。
在一个实施例中,栅极驱动单元包括扫描驱动电路和/或发射驱动电路。其中,栅极驱动单元可以包括扫描驱动电路,也可以包括发射驱动电路,还可以包括扫描驱动电路和发射驱动电路。扫描驱动电路,用于将扫描信号顺序地施加到像素。发射驱动电路,用于将发射控制信号施加到像素。
示例性地,请参见图2,栅极驱动单元包括扫描驱动电路210和发射驱动电路220。扫描驱动电路210通过扫描信号线S1至Sn连接矩阵形式排列的多个像素PX11至PXnm,像素PX11至PXnm也连接到发射控制信号线E1至Em,并通过发射控制信号线E1至Em连接发射驱动电路。其中,发射控制信号线E1至Em大致平行于扫描信号线S1至Sn。
示例性地,请参见图3,扫描驱动电路210为6T2C电路,包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、电容C1及电容C2。其中,晶体管M5、晶体管M6为扫描驱动电路210的输出晶体管,晶体管M5、晶体管M6根据其栅极的电压导通或者关断,晶体管M5导通时,将时钟信号输入端SCK2的输入信号传输至扫描驱动电路210的输出端。晶体管M6导通时,将电源电压信号输入端VGH的输入信号传输至扫描驱动电路210的输出端。进一步地,请参见图1a及图3,异形显示区120的像素对应的第一输出晶体管宽长比小于非异形显示区130的像素对应的第二输出晶体管的宽长比。第一输出晶体管包括晶体管M5、晶体管M6。具体地,异形显示区120的像素对应的晶体管M5宽长比小于非异形显示区130的像素对应的晶体管M5的宽长比。异形显示区120的像素对应的晶体管M6的宽长比小于非异形显示区130的像素对应的晶体管M6的宽长比。
示例性地,请参见图4,发射驱动电路220为13T3C电路,包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、电容C1、电容C2及电容C3。其中,晶体管M9、晶体管M10为发射驱动电路220的输出晶体管,晶体管M9、晶体管M10根据其栅极的电压导通或者关断,晶体管M9导通时,将电源电压信号输入端VGH的输入信号传输至发射驱动电路220的输出端,晶体管M10导通时,将电源电压信号输入端VGL的输入信号传输至发射驱动电路220的输出端。进一步地,请参见图1a及图4,异形显示区120的像素对应的第一输出晶体管宽长比小于非异形显示区130的像素对应的第二输出晶体管的宽长比。第一输出晶体管包括晶体管M9、晶体管M10。具体地,异形显示区120的像素对应的晶体管M9宽长比小于非异形显示区130的像素对应的晶体管M9的宽长比。异形显示区120的像素对应的晶体管M10的宽长比小于非异形显示区130的像素对应的晶体管M10的宽长比。
示例性的,请参见图1a、图2、图3及图4,阵列基板中的栅极驱动单元包括扫描驱动电路210和发射驱动电路220,可以改变扫描驱动电路210、发射驱动电路220中任一个或者两个对应的第一输出晶体管的宽长比,比如可以仅减小扫描驱动电路210中的晶体管M5及晶体管M6的宽长比,也可以仅减小发射驱动电路220中的晶体管M9及晶体管M10的宽长比,还可以同时减小扫描驱动电路210中的晶体管M5及晶体管M6的宽长比和发射驱动电路220中的晶体管M9及晶体管M10的宽长比。
可以理解的是,栅极驱动单元可以包括扫描驱动电路或发射驱动电路中的一个或两个,比如,栅极驱动单元可以仅包括扫描驱动电路,还可以包括扫描驱动电路和发光驱动电路,设计者可以根据实际情况对栅极驱动单元对应的第一输出晶体管较非异形显示区对应的第二输出晶体管进行宽长比参数的特异化设计。
在本实施例中,通过减小扫描驱动电路、发射驱动电路中任一或者两个对应的第一输出晶体管140的宽长比,降低了扫扫描驱动电路或者发射驱动电路中任一或者两个的驱动能力,解决了异形显示区和非异形显示区之间的负载不均衡问题,使得异形显示区和非异形显示区显示均匀,改善了显示效果。
在一个实施例中,在异形显示区至少两行上的像素数量不同,且每一行像素所对应的第一输出晶体管的宽长比随着所在行的像素数量的减少而减少。其中,在异形显示区具有多行像素,且至少两行上的像素数量不同。当异形显示区的每行上的像素数量减少时,为了使得异形显示区与非异形显示区的显示效果一致,异形显示区对应的栅极驱动单元的驱动能力应该减弱,则在异形显示区中每一行像素对应的第一输出晶体管的宽长比随着所在行的像素数量的减少而减少。通常情况下,驱动器是逐行驱动显示区的像素。然而,根据实际情况,驱动器可以逐列驱动显示区的像素。驱动器在驱动异形显示区每列上的像素时,驱动器的负载与异形显示区每列上的像素数量相关。当异形显示区的每列上像素数量减少时,异形显示区对应的第一输出晶体管的宽长比可以在行方向上随着减小。在本实施例中,可以根据异形显示区中每行上的像素数量精确地设计不同宽长比的第一输出晶体管,解决异形显示区与非异形显示区的显示不均匀性的技术问题。
在一个实施例中,异形显示区包括至少一个子异形显示区,子异形显示区包括至少两行像素,且每一行的像素数量分别相同。每个子异形显示区内的第一输出晶体管的宽长比随所在的子异形显示区中每一行的像素数量的减少而减小。
其中,异形显示区可以包括一个子异形显示区,异形显示区也可以包括多个子异形显示区,每个子异形显示区包括至少两行像素,且每一行的像素数量分别相同。请参见图5,异形显示区包括第一子异形显示区510、第二子异形显示区520、第三子异形显示区530、第四子异形显示区540,以第一子异形显示区510为例进行说明,第一子异形显示区510包括至少一行像素,且第一子异形显示区510对应的多行像素的数量是近似相等的,则第一子异形显示区510的第一输出晶体管的宽长比随所在的子异形显示区的像素数量的变化而变化,且第一子异形显示区510中的任一行像素对应的第一输出晶体管的宽长比是相等的。同理可知第二子异形显示区520、第三子异形显示区530、第四子异形显示区540的第一输出晶体管的宽长比的情况,在此不再赘述。
具体地,每个子异形显示区中的像素数量可以相等,也可以不相等。像素数量不等的每个子异形显示区对应的第一输出晶体管的宽长比也是不相等的,第一输出晶体管的宽长比与每个子异形显示区中每一行的像素数量呈正相关,即第一输出晶体管的宽长比随所在的每个子异形显示区中每一行的像素数量的减小而减小,随每个子异形显示区中每一行的像素数量的增加而增加。比如,第一子异形显示区510中每一行的像素数量小于第三子异形显示区530中每一行的像素数量,则第一子异形显示区510对应的第一输出晶体管的宽长比小于第三子异形显示区530对应的第一输出晶体管的宽长比。
本实施例中,通过将异形显示区划分为不同的子异形显示区,子异形显示区中每行的像素数量看作近似相等,针对该子异形显示区设计第一输出晶体管,子异形显示区中每行像素对应的第一输出晶体管是相同的宽长比,这样可以使得版图布局简洁,并减少工艺上复杂性。
在一个实施例中,第一输出晶体管的栅极面积大于第二输出晶体管的栅极面积。其中,晶体管的栅极面积等于栅长和栅宽的乘积,近似等于是晶体管的导电沟道的宽与长的乘积即W*L。一般情况下,晶体管的导电沟道的宽与长的乘积越大,晶体管自身的寄生电容越大。具体地,在第一输出晶体管的宽长比小于第二输出晶体管的宽长比的前提条件下,近似等比例增加第一输出晶体管的宽和长以保持第一输出晶体管的宽长比不变,且同时增大第一输出晶体管的栅极面积,则第一输出晶体管的栅极面积大于第二输出晶体管的栅极面积。
在本实施例中,在第一输出晶体管的宽长比小于第二输出晶体管的宽长比的前提条件下,通过近似等比例增加第一输出晶体管的栅长和栅宽,保持第一输出晶体管的宽长比不变,增大第一输出晶体管的栅极与沟道层的交叠面积增大,相应地增大了电容负载,补偿了异形区因单行像素数目减少而导致的负载降低,解决了异形显示区和非异形显示区每行像素数量不同导致的显示不均一的技术问题。
在一个实施例中,阵列基板还包括信号线,在异形显示区信号线贴合异形显示区的边缘集中弯曲走线。信号线用于连接第一输出晶体管并向异形显示区中对应行上的像素传递驱动信号,并补偿异形显示区中信号线的电阻与非异形显示区中信号线的电阻的差异。
其中,信号线包括扫描信号线和发射控制信号线,扫描信号线连接扫描驱动电路和对应的像素并传递扫描信号,发射控制信号线连接发射驱动电路和对应的像素并传递发射控制信号。阵列基板的非显示区设置有安装槽,安装槽的开口方向可以位于行方向上,也可以位于列方向上,本申请对安装槽的开口方向及具***置不作限定。安装槽内用于放置摄像头、听筒、指纹识别元件、虹膜识别元件等传感器,安装槽导致了异形显示区的产生,且异形显示区内的负载较少。为了保持异形显示区与非异形显示区的亮度均匀,等比例的增大第一输出晶体管的栅极面积。但是第一输出晶体管的栅极面积大于第二输出晶体管的栅极面积会导致第一输出晶体管的栅线电阻相对于第二输出晶体管的栅线电阻减小。在本实施例中,在异形显示区内,传递扫描信号和发射控制信号的扫描线贴合异形显示区的边缘集中弯曲走线。位于异形显示区内的扫描线沿着异形显示区的边缘增加了扫描线的长度,相应的增大了异形显示区的扫描信号线的电阻,并补偿异形显示区的扫描信号线的电阻与非异形显示区的扫描信号线的电阻的差异。
具体地,安装槽的形状可以是U型槽,也可以是弧形,还可以是圆形等。安装槽贯穿阵列基板,且包括底面和位于底面两侧的侧面。安装槽在阵列基板上的垂直投影区域为开槽区,则开槽区包括底边和位于底边两侧的侧边。开槽区的底边可以沿着像素排列的行方向延伸,开槽区的底边也可以沿着像素排列的列方向延伸。比如,以扫描信号线为例进行说明,请参见图7,安装槽710是U型槽,安装槽710位于非显示区。安装槽在阵列基板上的垂直投影对应的区域为开槽区。开槽区包括底边713和分布于底边713两侧的侧边711及侧边712。异形显示区对应的扫描信号线沿着底边713、侧边711及侧边712布线。具体地,异形显示区中的扫描信号线包括第一子扫描信号线721、沿着侧边711的第二子扫描信号线722、沿着底边713的第三子扫描信号线723、沿着侧边712的第四子扫描信号线724及第五子扫描信号线725。
进一步地,异形显示区的信号线包括多段子信号线,多段子信号线中至少一段子信号线的宽度与非异形显示区的信号线的宽度不等。其中,信号线的宽度与信号线上的电阻有关,通过改变异形显示区的信号线的宽度,相应地改变信号线上的电阻,更加准确地实现了异形显示区信号线上电阻较非异形显示区的电阻补偿。
在本实施例中,以扫描信号线为例进行说明,请参见图7,第一子扫描信号线721和第五子扫描信号线725的宽度可以等于第一输出晶体管的栅极的宽度,由于第一输出晶体管的栅极面积较大,则第一子扫描信号线721和第五子扫描信号线725的宽度较大,减小了扫描信号线上的电阻,可以通过调节第二子扫描信号线722、第三子扫描信号线723、第四子扫描信号线724的宽度实现电阻的精确补偿,比如减小第二子扫描信号线722、第三子扫描信号线723、第四子扫描信号线724的宽度,相应地增大异形区扫描信号线上的电阻。另外,第一子扫描信号线721和第五子扫描信号线725的部分区段的宽度可以不等于第一输出晶体管的栅极的宽度,则可以调节第一子扫描信号线721、第二子扫描信号线722、第三子扫描信号线723、第四子扫描信号线724及第五子扫描信号线725的宽度,比如,减小第一子扫描信号线721、第二子扫描信号线722、第三子扫描信号线723、第四子扫描信号线724及第五子扫描信号线725中至少一条扫描信号线的宽度。
在本实施例中,异形显示区中的扫描信号线沿着安装槽边沿布线,增大了异形显示区中扫描信号线的长度,增大了扫描信号线电阻,解决了由于异形显示区像素数量少引起的电阻不均衡的问题,实现对异形显示区中电阻的准确补偿。
在一个实施例中,请参见6,第一输出晶体管包括缓冲层610、位于缓冲层610上的半导体层(未标出)、位于半导体层上的栅绝缘层630、位于栅极绝缘层630远离半导体层一侧的栅极640、位于栅极640上的间绝缘层650、位于间绝缘层650远离半导体层一侧的源漏金属层,半导体层包括源极621、漏极622和沟道623。源漏金属层包括源极金属引线661和漏极金属引线662。则第一输出晶体管的寄生电容与栅绝缘层的厚度及其介电常数有关,可以通过以下两种方式增大第一输出晶体管的寄生电容:
通过改变第一输出晶体管的栅绝缘层630的介电常数以改变第一输出晶体管的寄生电容。具体地,第一输出晶体管的栅绝缘层的介电常数大于第二输出晶体管的栅绝缘层的介电常数。晶体管的寄生电容与晶体管的介电常数成正比,可以通过改变异形显示区对应第一驱动晶体管的栅绝缘层的材料,以使异形显示区对应的第一输出晶体管的栅绝缘层的介电常数大于非异形显示区对应的第二输出晶体管的栅绝缘层的介电常数。
通过减小异形显示区对应的栅绝缘层630的厚度以增加异形显示区对应的第一输出晶体管的寄生电容。具体地,第一输出晶体管的栅绝缘层的厚度小于第二输出晶体管的栅绝缘层的厚度。在形成栅极绝缘层时,可以通过以下两种方法改变栅绝缘层的厚度:
第一种,在栅绝缘层表面形成第一掩膜层,第一掩膜层暴露出异形显示区的栅极绝缘层。以第一掩膜层为掩膜,对异形显示区的栅极绝缘层进行微刻蚀,以减小异形显示区的栅绝缘层的厚度。
第二种,在半导体层上,形成第一栅绝缘层。在第一栅极绝缘层上,形成第二栅绝缘层。在第二栅绝缘层表面形成第二掩膜层。第二掩膜层暴露出异形显示区的第二栅绝缘层。以第二掩膜层为掩膜,去除异形显示区的第二栅绝缘层,暴露出异形显示区的第一栅绝缘层。使得异形显示区对应的栅绝缘层厚度小于非异形显示区对应的栅绝缘层厚度。需要说明的是,在本实施例中,在增大异形显示区栅绝缘层介电常数或减薄栅绝缘层厚度时设计者要保证第一输出晶体管和第二输出晶体管的特性不变。
在一个实施例中,本申请提供一种显示屏,该显示屏包括上述任一实施例中的阵列基板。在本实用新型实施例中,显示屏的形状可以为包括圆形、椭圆形、多边形以及包括圆弧的图形中的至少一种的封闭图形。例如带R角、开槽或切口(notch)或圆形的显示屏。
在一个实施例中,本申请提供一种显示装置800,请参见图8,显示装置800包括如上述实施例中的显示屏810。
需要说明的是,异形显示区中的像素数量与非异形显示区中分布的像素数量不同,例如异形显示区中每一行的像素的数量,与非异形显示区中每一行的像素数量不同。可以理解,异形显示区与非异形显示区的区分是相对而言的。本申请中,将显示区中像素数量较少的部分区域,作为“异形显示区”;将显示区中像素数量较多的部分区域,作为“非异形显示区”。
另外,本申请实施例中所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请范围的情况下,可以将第一输出晶体管称为第二输出晶体管,且类似地,可将第二输出晶体管称为第一输出晶体管。第一输出晶体管和第二输出晶体管两者都是输出晶体管,但其不是同一输出晶体管。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种阵列基板,其特征在于,所述的阵列基板包括:
基板,所述基板上设置有显示区和围绕所述显示区的非显示区,所述显示区包括阵列排布的像素,所述显示区划分为异形显示区和非异形显示区,所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量;
至少一个第一栅极驱动单元,位于所述非显示区且通过第一引出线连接所述异形显示区域中对应行上的像素,所述第一栅极驱动单元用于驱动对应行上的像素;
至少一个第二栅极驱动单元,位于所述非显示区且通过第二引出线连接所述非异形显示区中的对应行上的像素,所述第二栅极驱动单元用于驱动对应行上的像素;
所述第一栅极驱动单元包括至少一个第一输出晶体管,所述第二栅极驱动单元包括至少一个第二输出晶体管,所述第一输出晶体管的宽长比小于所述第二输出晶体管的宽长比,且所述异形显示区对应的所述第一引出线的宽度和所述非异形显示区对应的所述第二引出线的宽度分别适应性地配置,以使所述异形显示区和所述非异形显示区的发光电流相等。
2.根据权利要求1所述的阵列基板,其特征在于,所述栅极驱动单元包括扫描驱动电路和/或发射驱动电路。
3.根据权利要求1所述的阵列基板,其特征在于,在所述异形显示区至少两行上的像素数量不同,且每一行像素所对应的所述第一输出晶体管的宽长比随着所在行的像素数量的减少而减小。
4.根据权利要求1所述的阵列基板,其特征在于,所述异形显示区包括至少一个子异形显示区,所述子异形显示区包括至少两行像素,且每一行的像素数量分别相同;
在每个子异形显示区,所述第一输出晶体管的宽长比随所在的所述子异形显示区中每一行的像素数量的减少而减小。
5.根据权利要求1至4任一所述的阵列基板,其特征在于,所述第一输出晶体管的栅极面积大于所述第二输出晶体管的栅极面积。
6.根据权利要求5所述的阵列基板,其特征在于,所述阵列基板还包括信号线,在所述异形显示区所述信号线贴合所述异形显示区的边缘集中弯曲走线;
所述信号线用于连接所述第一输出晶体管并向所述异形显示区中对应行上的像素传递驱动信号,并补偿所述异形显示区中信号线的电阻与所述非异形显示区中信号线上的电阻差异。
7.根据权利要求6所述的阵列基板,其特征在于,在所述异形显示区所述信号线包括多段子信号线,所述多段子信号线中至少一段所述子信号线的宽度与所述非异形显示区的信号线的宽度不等。
8.根据权利要求1至4任一所述的阵列基板,其特征在于,所述第一输出晶体管的栅绝缘层的介电常数大于所述第二输出晶体管的栅绝缘层的介电常数;或
所述第一输出晶体管的栅绝缘层的厚度小于所述第二输出晶体管的栅绝缘层的厚度。
9.一种显示屏,其特征在于,包括如权利要求1-8中任一项所述的阵列基板。
10.一种显示装置,其特征在于,包括如权利要求9中所述的显示屏。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820708558.9U CN208271541U (zh) | 2018-05-14 | 2018-05-14 | 阵列基板、显示屏及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820708558.9U CN208271541U (zh) | 2018-05-14 | 2018-05-14 | 阵列基板、显示屏及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208271541U true CN208271541U (zh) | 2018-12-21 |
Family
ID=64682474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820708558.9U Active CN208271541U (zh) | 2018-05-14 | 2018-05-14 | 阵列基板、显示屏及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208271541U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447439A (zh) * | 2018-05-14 | 2018-08-24 | 昆山国显光电有限公司 | 阵列基板、显示屏及显示装置 |
CN109459900A (zh) * | 2018-12-24 | 2019-03-12 | 信利半导体有限公司 | 像素阵列基板及显示设备 |
CN110010052A (zh) * | 2019-04-15 | 2019-07-12 | 北京华大九天软件有限公司 | 一种异形刘海屏的像素栅源电容补偿方法 |
-
2018
- 2018-05-14 CN CN201820708558.9U patent/CN208271541U/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447439A (zh) * | 2018-05-14 | 2018-08-24 | 昆山国显光电有限公司 | 阵列基板、显示屏及显示装置 |
CN108447439B (zh) * | 2018-05-14 | 2019-07-02 | 昆山国显光电有限公司 | 阵列基板、显示屏及显示装置 |
WO2019218557A1 (zh) * | 2018-05-14 | 2019-11-21 | 昆山国显光电有限公司 | 阵列基板和显示屏 |
US11011119B2 (en) | 2018-05-14 | 2021-05-18 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Array substrates and display screens |
CN109459900A (zh) * | 2018-12-24 | 2019-03-12 | 信利半导体有限公司 | 像素阵列基板及显示设备 |
CN110010052A (zh) * | 2019-04-15 | 2019-07-12 | 北京华大九天软件有限公司 | 一种异形刘海屏的像素栅源电容补偿方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108447439B (zh) | 阵列基板、显示屏及显示装置 | |
CN107749247B (zh) | 一种显示面板及显示装置 | |
CN108417172A (zh) | 阵列基板、显示屏及显示装置 | |
CN104898340B (zh) | 显示面板 | |
CN208271541U (zh) | 阵列基板、显示屏及显示装置 | |
CN104914637B (zh) | 液晶面板 | |
CN106531106B (zh) | 液晶显示器及其驱动方法 | |
CN109686770A (zh) | 显示面板和显示装置 | |
CN101410882A (zh) | 显示装置及滤色器基板 | |
CN104483792B (zh) | 阵列基板及显示装置 | |
CN106409208B (zh) | 一种阵列基板及其制造方法、以及显示装置 | |
CN108492775A (zh) | 阵列基板、显示屏及显示装置 | |
CN208271546U (zh) | 阵列基板、显示屏及显示装置 | |
CN109671405A (zh) | 一种阵列基板、显示面板及其驱动方法 | |
CN104536224B (zh) | 薄膜晶体管阵列基板及显示面板 | |
CN107255894A (zh) | 阵列基板及液晶显示面板 | |
CN109215587A (zh) | 一种显示装置、驱动方法及电子设备 | |
CN109637482A (zh) | 像素驱动电路 | |
CN108511466A (zh) | 阵列基板、显示屏及显示装置 | |
CN108648680A (zh) | 一种显示面板、其驱动方法、驱动装置及显示装置 | |
CN109859690B (zh) | 异形显示面板和显示装置 | |
CN108279523A (zh) | 显示面板和显示装置 | |
CN108806586A (zh) | 显示面板、其驱动方法及显示装置 | |
CN106773239A (zh) | 显示面板及显示装置 | |
CN109872700A (zh) | 一种显示模组及其驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |