CN207573372U - 基于上位机rs485通信实现半双工模拟全双工的通信装置 - Google Patents
基于上位机rs485通信实现半双工模拟全双工的通信装置 Download PDFInfo
- Publication number
- CN207573372U CN207573372U CN201721899331.9U CN201721899331U CN207573372U CN 207573372 U CN207573372 U CN 207573372U CN 201721899331 U CN201721899331 U CN 201721899331U CN 207573372 U CN207573372 U CN 207573372U
- Authority
- CN
- China
- Prior art keywords
- host computer
- duplex
- interfaces
- mcu
- full duplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
本实用新型所设计的基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间，本实用新型所得到的基于上位机RS485通信实现半双工模拟全双工的通信装置，结构简单设计合理，使用了简单的芯片连接结构即完成了类似全双工的通信效果，非常适合在低成本的电子设备上使用，而本法所得到的通信方法，其上位机旨在模拟RS485双线的全双工方式，避免了双线RS485通信时，同一时刻只能有一方数据进行发送，当上位机数据量指令较多时，上位会产生的时间延迟，造成UI界面卡顿严重后果，防止了那些不能有时间延误的交互式应用出现卡顿导致的不利影响。
Description
技术领域
本实用新型涉及一种RS485通信技术，特别是一种基于上位机RS485通信实现半双工模拟全双高的通信装置。
背景技术
随着智能操作***的更新、硬件的更替、媒体技术发展的同时，智能操作***UI的及时更新和显示越来越重要，传统的RS485总线同步更新UI技术越来越适应不了现代智能操作***UI界面的更新，同步等待上位机UI的显示越来越不能被用户所接受，界面更新卡顿延迟严重影响了用户操作的体验，因此，如何快速更新上位机UI成为目前待解决的问题。基于这种背景的下，同步更新RS485UI技术的必要性也越来越明显。
实用新型内容
为了解决上述问题，本实用新型提供了一种能快速更新上位机UI，提高操作速度的基于上位机RS485通信实现半双工模拟全双工的通信装置。
本实用新型所设计的基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间。
进一步的方案是，所述的上位机内设有MCU，所述的MCU为STM32F103，所述的外部存储器是型号为65WV51216EBLL的SRAM，其中SRAM的A[0:18]接口接MCU的FMSC_A[0:18]接口，SRAM的D[0:15]接口接MCU的FSMC_D[0:15]接口，SRAM的UB接口接MCU的FSMC_NBL1接口，SRAM的LB接口接MCU的FSMC_NBL0接口，SRAM的OE接口接MCU的FSMC_OE接口，SRAM的WE接口接MCU的FSMC_WE接口，SRAM的CS接口接MCU的FSMC_NE3接口。
所述的基于上位机RS485通信实现半双工模拟全双工的通信装置的通信方法，是包含以下步骤：
1）上位机接入RS485的AB双线，采用两线制，接入成功后，确认设备之间的串口和波特率是否正常，确认另一端传感器端装置是否正常，数据传输及数据包是否无误；
2）用户点击上位机用户界面，开始发送登录及采集数据等各种指令，发送到执行机构进行通信，当数据量发送较大时，上位机在外部存储空间模拟的缓存指令容器中开辟一块连续的、大小相同的空间，用来存储数据缓存指令，此存储空间为动态存储，随着缓存指令的增加而逐渐增大；
3）采两线制通信方式执行机构时，缓存指令容器开始检查是否还有需要发送的缓存指令，当检测到列表中存储未发送的缓存指令时，开始通知上位机数据发送成功，以达到上位快速更新UI界面的效果，同时，底层缓存指令容器采用从队列中，取出待排队的缓存指令进行对执行机构数据的通信，底层缓存指令发送数据包成功后，开始接收到执行机构返回的功能数据，然后缓存指令容器移出上一次发送的成功指令，同时，接收到执行机构执行成功指令后，底层缓存队列开始向上位机反馈指令执行成功，上位机收到对应ID指令，再把具体执行成功指令更新，以达到批令发送和接收双方通信成功；
4）底层缓存指令容器发送和接收指令成功后，定时清理缓存指令容器的大小，以保证RS485双线模拟全双工通信的稳定性和快速性；
5）当检测到底层缓存指令容器没有通信指令时，开始减少底层缓存指令的空间，以达到节省缓存装置的空间，等待下一次的半双工模拟全双工通信过程。
本实用新型所得到的基于上位机RS485通信实现半双工模拟全双工的通信装置，结构简单设计合理，使用了简单的芯片连接结构即完成了类似全双工的通信效果，非常适合在低成本的电子设备上使用。而本法所得到的通信方法，其上位机旨在模拟RS485双线的全双工方式，避免了双线RS485通信时，同一时刻只能有一方数据进行发送，当上位机数据量指令较多时，上位会产生的时间延迟，造成UI界面卡顿严重后果，防止了那些不能有时间延误的交互式应用出现卡顿导致的不利影响。采用双线RS485通信模拟全双工通信，在数据较大时进行数据级存和指令缓存，上层UI界面更新过快时，对指令不会造成阻塞影响；等侍上位机空闲时，继续发送未发送完的指令，以达到半双功模全双功能的效果。
附图说明
图1是本实用新型框架结构图。
图2是本实用新型MCU与SRAM电路连接图。
具体实施方式
下面将结合本实用新型实施例以及附图，对本实用新型的技术方案进行清楚、完整的描述。
实施例1。
基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机1和执行机构2，上位机1上设有用户界面3，所述上位机1通过RS485的AB双线与执行机构2通信，上位机的MCU上还连接有外部存储空间4。
其中所述的上位机内设有MCU，所述的MCU为STM32F103，所述的外部存储器是型号为65WV51216EBLL的SRAM，其中SRAM的A[0:18]接口接MCU的FMSC_A[0:18]接口，SRAM的D[0:15]接口接MCU的FSMC_D[0:15]接口，SRAM的UB接口接MCU的FSMC_NBL1接口，SRAM的LB接口接MCU的FSMC_NBL0接口，SRAM的OE接口接MCU的FSMC_OE接口，SRAM的WE接口接MCU的FSMC_WE接口，SRAM的CS接口接MCU的FSMC_NE3接口。
所述的基于上位机RS485通信实现半双工模拟全双工的通信装置的通信方法，是包含以下步骤：
1）上位机接入RS485的AB双线，采用两线制，接入成功后，确认设备之间的串口和波特率是否正常，确认另一端传感器端装置是否正常，数据传输及数据包是否无误；
2）用户点击上位机用户界面，开始发送登录及采集数据等各种指令，发送到执行机构进行通信，当数据量发送较大时，上位机在外部存储空间模拟的缓存指令容器中开辟一块连续的、大小相同的空间，用来存储数据缓存指令，此存储空间为动态存储，随着缓存指令的增加而逐渐增大；
3）采两线制通信方式执行机构时，缓存指令容器开始检查是否还有需要发送的缓存指令，当检测到列表中存储未发送的缓存指令时，开始通知上位机数据发送成功，以达到上位快速更新UI界面的效果，同时，底层缓存指令容器采用从队列中，取出待排队的缓存指令进行对执行机构数据的通信，底层缓存指令发送数据包成功后，开始接收到执行机构返回的功能数据，然后缓存指令容器移出上一次发送的成功指令，同时，接收到执行机构执行成功指令后，底层缓存队列开始向上位机反馈指令执行成功，上位机收到对应ID指令，再把具体执行成功指令更新，以达到批令发送和接收双方通信成功；
4）底层缓存指令容器发送和接收指令成功后，定时清理缓存指令容器的大小，以保证RS485双线模拟全双工通信的稳定性和快速性；
5）当检测到底层缓存指令容器没有通信指令时，开始减少底层缓存指令的空间，以达到节省缓存装置的空间，等待下一次的半双工模拟全双工通信过程。
Claims (2)
1.一种基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，其特征是所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间。
2.根据权利要求1所述的基于上位机RS485通信实现半双工模拟全双工的通信装置，其特征是所述的上位机内设有MCU，所述的MCU为STM32F103，所述的外部存储器是型号为65WV51216EBLL的SRAM，其中SRAM的A[0:18]接口接MCU的FMSC_A[0:18]接口，SRAM的D[0:15]接口接MCU的FSMC_D[0:15]接口，SRAM的UB接口接MCU的FSMC_NBL1接口，SRAM的LB接口接MCU的FSMC_NBL0接口，SRAM的OE接口接MCU的FSMC_OE接口，SRAM的WE接口接MCU的FSMC_WE接口，SRAM的CS接口接MCU的FSMC_NE3接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721899331.9U CN207573372U (zh) | 2017-12-29 | 2017-12-29 | 基于上位机rs485通信实现半双工模拟全双工的通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721899331.9U CN207573372U (zh) | 2017-12-29 | 2017-12-29 | 基于上位机rs485通信实现半双工模拟全双工的通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207573372U true CN207573372U (zh) | 2018-07-03 |
Family
ID=62686138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721899331.9U Active CN207573372U (zh) | 2017-12-29 | 2017-12-29 | 基于上位机rs485通信实现半双工模拟全双工的通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207573372U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107947911A (zh) * | 2017-12-29 | 2018-04-20 | 数源科技股份有限公司 | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 |
-
2017
- 2017-12-29 CN CN201721899331.9U patent/CN207573372U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107947911A (zh) * | 2017-12-29 | 2018-04-20 | 数源科技股份有限公司 | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 |
| CN107947911B (zh) * | 2017-12-29 | 2023-12-01 | 数源科技股份有限公司 | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10552352B2 (en) | Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link | |
| CN101556565B (zh) | 嵌入式处理器的片上高性能dma | |
| CN101788972B (zh) | 一种数据传输的***与方法 | |
| CN106155960B (zh) | 基于gpio握手和edma的uart串口通信方法 | |
| KR20110020919A (ko) | 그래픽스 멀티미디어 ｉｃ 및 그것의 동작 방법 | |
| CN105302612A (zh) | 快速升级电子***机箱内单片机软件程序的方法 | |
| CN104714918B (zh) | 主机环境下高速fc总线数据接收及缓冲方法 | |
| CN108932207A (zh) | 带有缓存区的sdio-wifi数据传输方法及*** | |
| CN207573372U (zh) | 基于上位机rs485通信实现半双工模拟全双工的通信装置 | |
| WO2024082944A1 (zh) | 一种多处理器数据交互方法、装置、设备及存储介质 | |
| CN102750245B (zh) | 报文接收方法、报文接收模块、装置及*** | |
| CN109062826A (zh) | 数据传输方法及*** | |
| CN103885900B (zh) | 数据访问处理方法、PCIe设备和用户设备 | |
| CN109710550A (zh) | 一种基于双缓存的帧长度不固定rs422数据通信*** | |
| CN101604304B (zh) | 一种多cpu间通信的方法和继电保护装置 | |
| CN103593316B (zh) | 一种减少mcu中断占用i2c总线时间的方法 | |
| CN107947911B (zh) | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 | |
| CN204595919U (zh) | 一种嵌入式人工神经网络处理器的接口装置 | |
| CN102546582A (zh) | 一种提高嵌入式数据传输***传输速率的方法及*** | |
| CN103838694B (zh) | 一种fpga高速读取usb接口数据的方法 | |
| CN116629176A (zh) | 一种面向异构加速卡的多功能dma设计方法及*** | |
| CN105893036A (zh) | 一种嵌入式***的兼容式加速器扩展方法 | |
| CN206003081U (zh) | 一种工业计算机的同步串口协处理管理装置及工业计算机 | |
| CN110399314A (zh) | 一种cpu、一种电子设备以及一种cpu缓存控制方法 | |
| CN212647461U (zh) | 一种基于pci总线的同步或异步串行通讯控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |