CN108932207A - 带有缓存区的sdio-wifi数据传输方法及*** - Google Patents

带有缓存区的sdio-wifi数据传输方法及*** Download PDF

Info

Publication number
CN108932207A
CN108932207A CN201710367287.5A CN201710367287A CN108932207A CN 108932207 A CN108932207 A CN 108932207A CN 201710367287 A CN201710367287 A CN 201710367287A CN 108932207 A CN108932207 A CN 108932207A
Authority
CN
China
Prior art keywords
data
buffer area
sdio
data packet
wifi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710367287.5A
Other languages
English (en)
Inventor
李想
温佳强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN201710367287.5A priority Critical patent/CN108932207A/zh
Publication of CN108932207A publication Critical patent/CN108932207A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种带有缓存区的SDIO‑WIFI数据传输方法及***，该方法包括以下步骤：接收数据，将数据打包成数据包，然后将数据包写入先进先出形式的缓存区。从该缓存区中读取数据包；解析数据包，获取数据；然后将数据从SDIO接口发送到外部设备。该方法通过先进先出形式的缓存区对WIFI驱动发送给SDIO驱动的数据进行缓存，WIFI驱动无需等待SDIO驱动把数据发送完毕，即可处理其它的数据，提高了WIFI吞吐效率，吞吐抖动小，可以在终端减少延时，提高通信效率。

Description

带有缓存区的SDIO-WIFI数据传输方法及***
技术领域
本发明涉及无线通信技术领域，尤其涉及一种带有缓存区的SDIO-WIFI数据传输方法及***。
背景技术
目前，SDIO接口的WIFI模组被广泛使用在平板电脑、行车记录仪等电子产品的内核当中。SDIO-WIFI模组是基于SDIO接口的符合wifi无线网络标准的嵌入式模块，内置无线网络协议IEEE802.11协议栈以及TCP/IP协议栈，能够实现用户主平台数据通过SDIO口到无线网络之间的转换。SDIO具有传输数据快，兼容SD、MMC接口等特点。SDIO-WIFI模组的吞吐是影响用户体验的一个重要因素，容易受到软、硬件性能的影响。
现有的内核当中，WIFI驱动和SDIO驱动的通信采用的是同步方式，即WIFI驱动向SDIO驱动发送数据时，必须等待当前一笔SDIO数据发送结束后，才能准备发送下一笔数据。这种通信方式导致WIFI驱动和SDIO驱动无法并行执行，并且同步过程中的等待时间很容易受到操作***调度速度的影响，WIFI吞吐效率低，吞吐抖动大，影响用户体验。
发明内容
针对现有技术的不足，本发明提出了一种带有缓存区的SDIO-WIFI数据传输方法及***，该方法或***通过先进先出形式的缓存区对WIFI驱动发送给SDIO驱动的数据进行缓存，WIFI驱动无需等待SDIO驱动把数据发送完毕，即可处理其它的数据，解决了现有SDIO-WIFI模组的WIFI驱动和SDIO驱动无法并行执行，同步过程中的等待时间容易受到操作***调度速度的影响，WIFI吞吐效率低，吞吐抖动大，影响用户体验的问题。
为了实现上述目的，本发明技术方案如下：
一种带有缓存区的SDIO-WIFI数据传输方法，包括以下步骤：
S1：接收数据，将数据打包成数据包，然后将数据包写入先进先出形式的缓存区。
S2：从该缓存区中读取数据包；解析数据包，获取数据；然后将数据从SDIO接口发送到外部设备。
进一步地，该缓存区为环形缓存区。
进一步地，该S1包括以下步骤：
S101：判断该环形缓存区是否非满；若为是，则执行S102；若为否，则重新执行S101。
S102：将当前接收的数据打包成数据包，把数据包写入该环形缓存区。
S103：接收新的数据。
S104：返回执行S101。
进一步地，该S2包括以下步骤：
S201：判断该环形缓存区是否非空；若为是，则执行S202；若为否，则重新执行S201。
S202：从该环形缓存区中读取数据包。
S203：通过DMA控制器解析数据包，获取数据；然后将数据从SDIO接口发送到外部设备。
S204：返回执行S201。
进一步地，该S203包括以下步骤：
S2031：向CPU提出总线接管请求。
S2032：判断是否接收到CPU发出的允许接管信号；若为是，则执行S2033；若为否，则返回执行S2031。
S2033：对该环形缓存区里面的数据包进行解析，从解析的数据包中获取读指针和数据大小。
S2034：读取该读指针所指向的数据，并将读取的数据从SDIO接口发送到外部设备。
S2035：根据数据大小判断数据发送是否完成；若为是，则释放总线；若为否，则执行S2036。
S2036：将该读指针增1。
S2037：返回执行S2034。
一种带有缓存区的SDIO-WIFI数据传输***，包括WIFI驱动模块、SDIO驱动模块、缓存模块。该WIFI驱动模块获取数据，将数据打包成数据包，然后将数据包写入先进先出形式的该缓存模块。该缓存模块对数据包进行缓存。该SDIO驱动模块从该缓存模块读取数据包；解析数据包获取数据；然后将数据从SDIO接口发送到外部设备。
进一步地，该缓存模块为环形缓存区。
进一步地，该WIFI驱动模块包含数据接收单元、第一判断单元、数据包写入单元。该数据接收单元接收当前的数据。该第一判断单元判断环形缓存区是否非满；若为是，则驱动该数据包写入单元将该数据接收单元接收的数据打包成数据包，并把数据包写入环形缓存区，并驱动该数据接收单元接收新的数据；若为否，则重新判断环形缓存区是否非满。
进一步地，该SDIO驱动模块包含第二判断单元、数据读取单元、DMA控制器、SDIO接口。该第二判断单元判断环形缓存区是否非空；若为是，则驱动该数据读取单元从环形缓存区中读取数据包；若为否，则重新判断环形缓存区是否非空。该DMA控制器将该数据读取单元读取的数据包进行解析，获取数据；然后将数据从SDIO接口发送到外部设备。
进一步地，该DMA控制器包含总线接管请求部、接管信号判断部、数据包解析部、寻址部、数据读取及发送部、数据发送状态判断部、读指针修改部。该总线接管请求部用于向CPU提出总线接管请求。该接管信号判断部用于断是否接收到CPU发出的允许接管信号；若为是，则驱动该寻址部；若为否，则驱动该总线接管请求部。该数据包解析部用于解析从环形缓冲区获取的数据包，从解析的数据包中获取读指针和数据大小。该寻址部用于根据读指针对数据进行寻址。该数据读取及发送部用于读取该读指针所指向的数据，并将读取的数据从SDIO接口发送到外部设备。该数据发送状态判断部用于根据数据大小判断数据发送是否完成；若为是，则释放总线；若为否，则驱动该读指针修改部。该读指针修改部用于将该读指针增1，然后驱动该寻址部。
本发明的有益效果：
该方法或***通过先进先出形式的缓存区对WIFI驱动发送给SDIO驱动的数据进行缓存，WIFI驱动无需等待SDIO驱动把数据发送完毕，即可处理其它的数据，提高了WIFI吞吐效率，吞吐抖动小，可以在终端减少延时，提高通信效率。
附图说明
图1为该带有缓存区的SDIO-WIFI数据传输方法的流程示意图。
图2为图1中步骤S1的流程示意图。
图3为图1中步骤S2的流程示意图。
图4为图3中步骤S203的流程示意图。
图5为该带有缓存区的SDIO-WIFI数据传输***的逻辑方块图。
其中，图1至图5的附图标记为：WIFI驱动模块1、SDIO驱动模块2、缓存模块3。
具体实施方式
下面结合附图和实施例，进一步阐述本发明。
实施例1：
如图1所示，一种带有缓存区的SDIO-WIFI数据传输方法，包括以下步骤：
S1：接收数据，将数据打包成数据包，然后将数据包写入先进先出形式的缓存区。
S2：从缓存区中读取数据包；解析数据包，获取数据；然后将数据从SDIO接口发送到外部设备。
先进先出的缓存区，其特点是缓存区内的数据的写入或读取可以并发执行。这样，WIFI驱动无需等待SDIO驱动把数据发送完毕，即可处理其它的工作，例如准备其它的数据。提高了WIFI吞吐效率，吞吐抖动小，可以在终端减少延时，提高通信效率。
把数据长度，数据地址等进行打包，对数据进行打包的时候，不进行数据拷贝，仅仅复制数据地址。数据传递采用指针传递的方式，数据包里面保存指向需要传输的数据的指针，这样避免数据拷贝开销，减少内存的使用，提高效率。
较佳地，缓存区采用环形缓存区(ring buffer)。环形缓存区是一种首尾相连的队列数据结构，遵循先进先出原则。环形缓存区的写入进程与读取进程可以采用“生产者与消费者”的模型来缓冲，从而方便了缓存的使用和管理。环形缓存区的容量大小可根据上传数据包的的多少来设置。
具体地，如图2所示，步骤S1包括以下步骤：
S101：判断该环形缓存区是否非满；若为是，则执行S102；若为否，则重新执行S101，等待环形缓存区非满。
S102：将当前接收的数据打包成数据包，把数据包写入该环形缓存区。
S103：接收新的数据。
S104：返回执行S101。
具体地，如图3所示，步骤S2包括以下步骤：
S201：判断环形缓存区是否非空；若为是，则执行S202；若为否，则重新执行S201，等待环形缓存区非空。
S202：从环形缓存区中读取数据包。
S203：通过DMA控制器解析数据包，获取数据；然后将数据从SDIO接口发送到外部设备。
S204：返回执行S201。
环形缓存区用一组连续地址的存储单元依次存放从队列头到队列尾的数据，设置写指针write_pos、读指针read_pos，通过两个指针 write_pos和read_pos 分别指向读取位置和写入位置。
初始化队列时，令write_pos=read_pos=0。当有数据写入环形缓存区时，写指针write_pos增1；当有数据从环形缓存区读出时，读指针read_pos增1。若队列已满，不能往队列写入数据；若队列为空，则不能读取数据。判断队列是否为满的的方法是判断(write_pos+ 1)% QUEUE_SIZE == read_pos % QUEUE_SIZE是否成立；若为是，则队列为满；若为否，则队列非满。判断队列是否为空的方法是判断 read_pos == write_pos是否成立；若为是，则队列为空；若为否，则队列非空。QUEUE_SIZE 为环形缓存区存储空间的大小。
DMA即为直接存储器存取（direct memory access）。是指外部设备不通过CPU而直接与***内存交换数据的接口技术。
要把外部设备的数据读入内存或把内存的数据传送到外部设备，一般都要通过CPU控制完成，如CPU程序查询或中断方式。利用中断进行数据传送，可以大大提高CPU的利用率。
但是采用中断传送有它的缺点，对于一个高速I/O设备，以及批量交换数据的情况，DMA方式，能解决上述问题。DMA在外部设备与dram间直接进行数据交换，而不通过CPU，这样数据传送的速度就只取决于dram和外部设备的工作速度。
通常***的总线是由CPU管理的。在DMA方式时，就希望CPU把这些总线让出来，即CPU连到这些总线上的线处于第三态--高阻状态，而由DMA控制器接管，控制传送的字节数，判断DMA是否结束，以及发出DMA结束信号。
如图4所示，步骤S203具体包括以下步骤：
S2031：向CPU提出总线接管请求。
S2032：判断是否接收到CPU发出的允许接管信号；若为是，则执行S2033；若为否，则返回执行S2031。
S2033：对环形缓存区里面的数据包进行解析，从解析的数据包中获取该包数据的数据大小，读指针read_pos，目标地址等。根据读指针read_pos对数据进行寻址。
S2034：读取读指针read_pos所指向的数据，并将读取的数据从SDIO接口发送到外部设备。
S2035：根据数据大小判断数据发送是否完成；若为是，则释放总线；若为否，则执行S2036。
S2036：将读指针read_pos增1。
S2037：返回执行S2034。
实施例2：
如图5所示，一种带有缓存区的SDIO-WIFI数据传输***，包括WIFI驱动模块1、SDIO驱动模块2、缓存模块3。
WIFI驱动模块1获取内核封装后的数据，将数据打包成数据包，然后将数据包写入先进先出形式的缓存模块3；缓存模块3对数据包进行缓存；SDIO驱动模块2从缓存模块3读取数据包；解析数据包获取数据；然后将数据从SDIO接口发送到外部设备。
先进先出形式的缓存模块3，其特点是缓存区内的数据的写入或读取可以并发执行。这样，WIFI驱动模块1将当前数据发送到缓存模块3后，无需等待SDIO驱动模块2发送数据，即可准备下一次数据的发送，WIFI驱动模块1与SDIO驱动模块2并行工作，提高WIFI吞吐量，并降低吞吐抖动和延时，可以在终端减少延时，提高通信效率。
把数据长度，数据地址等进行打包，对数据进行打包的时候，不进行数据拷贝，仅仅复制数据地址。数据传递采用指针传递的方式，数据包里面保存指向需要传输的数据的指针，这样避免数据拷贝开销，减少内存的使用，提高效率。
较佳地，缓存模块3为环形缓存区。环形缓存区是一种首尾相连的队列数据结构，遵循先进先出原则。环形缓存区的写入进程与读取进程可以采用“生产者与消费者”的模型来缓冲，从而方便了缓存的使用和管理。环形缓存区的容量大小可根据数据包的多少来设置。
具体地，WIFI驱动模块1包含数据接收单元、第一判断单元、数据包写入单元。
数据接收单元接收当前的数据。第一判断单元判断环形缓存区是否非满；若为是，则驱动数据包写入单元将数据接收单元接收的数据打包成数据包，并把数据包写入环形缓存区，并驱动数据接收单元接收新的数据；若为否，则重新判断环形缓存区是否非满。
具体地，SDIO驱动模块2包含第二判断单元、数据读取单元、DMA控制器、SDIO接口。
第二判断单元判断环形缓存区是否非空；若为是，则驱动数据读取单元从环形缓存区中读取数据包；若为否，则重新判断环形缓存区是否非空。DMA控制器将数据读取单元读取的数据包进行解析，获取数据；然后将数据从SDIO接口发送到外部设备。
环形缓存区用一组连续地址的存储单元依次存放从队列头到队列尾的数据，设置写指针write_pos、读指针read_pos，通过两个指针 write_pos和read_pos 分别指向读取位置和写入位置。
初始化队列时，令write_pos=read_pos=0。当有数据写入环形缓存区时，写指针write_pos增1；当有数据从环形缓存区读出时，读指针read_pos增1。若队列已满，不能往队列写入数据；若队列为空，则不能读取数据。判断队列是否为满的的方法是判断(write_pos+ 1)% QUEUE_SIZE == read_pos % QUEUE_SIZE是否成立；若为是，则队列为满；若为否，则队列非满。判断队列是否为空的方法是判断 read_pos == write_pos是否成立；若为是，则队列为空；若为否，则队列非空。QUEUE_SIZE为环形缓存区存储空间的大小。
DMA即为直接存储器存取（direct memory access）。是指外部设备不通过CPU而直接与***内存交换数据的接口技术。
要把外部设备的数据读入内存或把内存的数据传送到外部设备，一般都要通过CPU控制完成，如CPU程序查询或中断方式。利用中断进行数据传送，可以大大提高CPU的利用率。
但是采用中断传送有它的缺点，对于一个高速I/O设备，以及批量交换数据的情况，DMA方式，能解决上述问题。DMA在外部设备与dram间直接进行数据交换，而不通过CPU，这样数据传送的速度就只取决于dram和外部设备的工作速度。
通常***的总线是由CPU管理的。在DMA方式时，就希望CPU把这些总线让出来，即CPU连到这些总线上的线处于第三态--高阻状态，而由DMA控制器接管，控制传送的字节数，判断DMA是否结束，以及发出DMA结束信号。
DMA控制器包含总线接管请求部、接管信号判断部、数据包解析部，寻址部、数据读取及发送部、数据发送状态判断部、读指针修改部。
总线接管请求部用于向CPU提出总线接管请求。
接管信号判断部用于断是否接收到CPU发出的允许接管信号；若为是，则驱动寻址部；若为否，则驱动总线接管请求部。
数据包解析部用于解析从环形缓冲区获取的数据包，从解析的数据包中获取读指针和数据大小。
寻址部用于根据读指针read_pos对数据进行寻址。
数据读取及发送部用于读取读指针read_pos所指向的数据，并将读取的数据从SDIO接口发送到外部设备。
数据发送状态判断部用于根据数据大小判断数据发送是否完成；若为是，则释放总线；若为否，则驱动读指针修改部。
读指针修改部用于将读指针read_pos增1，然后驱动寻址部。
以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到的其它改进和变化均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种带有缓存区的SDIO-WIFI数据传输方法，其特征在于：
包括以下步骤：
S1：接收数据，将数据打包成数据包，然后将数据包写入先进先出形式的缓存区；
S2：从所述缓存区中读取数据包；解析数据包，获取数据；然后将数据从SDIO接口发送到外部设备。
2.根据权利要求1所述的带有缓存区的SDIO-WIFI数据传输方法，其特征在于：
所述缓存区为环形缓存区。
3.根据权利要求2所述的带有缓存区的SDIO-WIFI数据传输方法，其特征在于：
所述S1包括以下步骤：
S101：判断所述环形缓存区是否非满；若为是，则执行S102；若为否，则重新执行S101；
S102：将当前接收的数据打包成数据包，把数据包写入所述环形缓存区；
S103：接收新的数据；
S104：返回执行S101。
4.根据权利要求2所述的带有缓存区的SDIO-WIFI数据传输方法，其特征在于：
所述S2包括以下步骤：
S201：判断所述环形缓存区是否非空；若为是，则执行S202；若为否，则重新执行S201；
S202：从所述环形缓存区中读取数据包；
S203：通过DMA控制器解析数据包然后将数据从SDIO接口发送到外部设备；
S204：返回执行S201。
5.根据权利要求4所述的带有缓存区的SDIO-WIFI数据传输方法，其特征在于：
所述S203包括以下步骤：
S2031：向CPU提出总线接管请求；
S2032：判断是否接收到CPU发出的允许接管信号；若为是，则执行S2033；若为否，则返回执行S2031；
S2033：对所述环形缓存区里面的数据包进行解析，从解析的数据包中获取读指针和数据大小；
S2034：读取所述读指针所指向的数据，并将读取的数据从SDIO接口发送到外部设备；
S2035：根据数据大小判断数据发送是否完成；若为是，则释放总线；若为否，则执行S2036；
S2036：将所述读指针增1；
S2037：返回执行S2034。
6.一种带有缓存区的SDIO-WIFI数据传输***，其特征在于：
包括WIFI驱动模块、SDIO驱动模块、缓存模块；
所述WIFI驱动模块获取数据，将数据打包成数据包，然后将数据包写入先进先出形式的所述缓存模块；
所述缓存模块对数据包进行缓存；
所述SDIO驱动模块从所述缓存模块读取数据包；解析数据包获取数据；然后将数据从SDIO接口发送到外部设备。
7.根据权利要求6所述的带有缓存区的SDIO-WIFI数据传输***，其特征在于：
所述缓存模块为环形缓存区。
8.根据权利要求7所述的带有缓存区的SDIO-WIFI数据传输***，其特征在于：
所述WIFI驱动模块包含数据接收单元、第一判断单元、数据包写入单元；
所述数据接收单元接收当前的数据；
所述第一判断单元判断环形缓存区是否非满；若为是，则驱动所述数据包写入单元将所述数据接收单元接收的数据打包成数据包，并把数据包写入环形缓存区，并驱动所述数据接收单元接收新的数据；若为否，则重新判断环形缓存区是否非满。
9.根据权利要求7所述的带有缓存区的SDIO-WIFI数据传输***，其特征在于：
所述SDIO驱动模块包含第二判断单元、数据读取单元、DMA控制器、SDIO接口；
所述第二判断单元判断环形缓存区是否非空；若为是，则驱动所述数据读取单元从环形缓存区中读取数据包；若为否，则重新判断环形缓存区是否非空；
所述DMA控制器将所述数据读取单元读取的数据包进行解析，获取数据；然后将数据从SDIO接口发送到外部设备。
10.根据权利要求9所述的带有缓存区的SDIO-WIFI数据传输***，其特征在于：
所述DMA控制器包含总线接管请求部、接管信号判断部、数据包解析部、寻址部、数据读取及发送部、数据发送状态判断部、读指针修改部；
所述总线接管请求部用于向CPU提出总线接管请求；
所述接管信号判断部用于断是否接收到CPU发出的允许接管信号；若为是，则驱动所述寻址部；若为否，则驱动所述总线接管请求部；
所述数据包解析部用于解析从环形缓冲区获取的数据包，从解析的数据包中获取读指针，传输数据的大小；
所述寻址部用于根据读指针对数据进行寻址；
所述数据读取及发送部用于读取所述读指针所指向的数据，并将读取的数据从SDIO接口发送到外部设备；
所述数据发送状态判断部用于根据数据大小判断数据发送是否完成；若为是，则释放总线；若为否，则驱动所述读指针修改部；
所述读指针修改部用于将所述读指针增1，然后驱动所述寻址部。
CN201710367287.5A 2017-05-23 2017-05-23 带有缓存区的sdio-wifi数据传输方法及*** Pending CN108932207A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710367287.5A CN108932207A (zh) 2017-05-23 2017-05-23 带有缓存区的sdio-wifi数据传输方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710367287.5A CN108932207A (zh) 2017-05-23 2017-05-23 带有缓存区的sdio-wifi数据传输方法及***

Publications (1)

Publication Number Publication Date
CN108932207A true CN108932207A (zh) 2018-12-04

Family

ID=64449701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710367287.5A Pending CN108932207A (zh) 2017-05-23 2017-05-23 带有缓存区的sdio-wifi数据传输方法及***

Country Status (1)

Country Link
CN (1) CN108932207A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543655A (zh) * 2018-12-14 2019-03-29 深圳壹账通智能科技有限公司 疲劳驾驶检测方法、装置、计算机设备和存储介质
CN109800194A (zh) * 2019-01-24 2019-05-24 湖南国科微电子股份有限公司 基于Linux***的SDIO接口数据传输方法及装置
CN110166317A (zh) * 2019-05-14 2019-08-23 晶晨半导体(上海)股份有限公司 一种影响Wi-Fi吞吐量的测试方法
CN110727619A (zh) * 2019-10-16 2020-01-24 中科睿微(宁波)电子技术有限公司 基于sdio接口的通信***及数据传输方法
CN112765054A (zh) * 2019-11-01 2021-05-07 中国科学院声学研究所 一种基于fpga的高速数据采集***及方法
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi***自动写入数据的控制方法及spi***
CN114546906A (zh) * 2022-01-28 2022-05-27 郑州信大捷安信息技术股份有限公司 一种基于ring通信机制的数据交互方法和***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7937499B1 (en) * 2004-07-09 2011-05-03 Oracle America, Inc. Methods and apparatus for dynamically switching between polling and interrupt mode for a ring buffer of a network interface card
CN105188014A (zh) * 2015-08-05 2015-12-23 南京联格信息科技有限公司 基于混合随机时延防碰撞算法的rfid综合管理***

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7937499B1 (en) * 2004-07-09 2011-05-03 Oracle America, Inc. Methods and apparatus for dynamically switching between polling and interrupt mode for a ring buffer of a network interface card
CN105188014A (zh) * 2015-08-05 2015-12-23 南京联格信息科技有限公司 基于混合随机时延防碰撞算法的rfid综合管理***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
翁振宇: "基于AP的实时视频传输QoS的研究与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543655A (zh) * 2018-12-14 2019-03-29 深圳壹账通智能科技有限公司 疲劳驾驶检测方法、装置、计算机设备和存储介质
CN109800194A (zh) * 2019-01-24 2019-05-24 湖南国科微电子股份有限公司 基于Linux***的SDIO接口数据传输方法及装置
CN110166317A (zh) * 2019-05-14 2019-08-23 晶晨半导体(上海)股份有限公司 一种影响Wi-Fi吞吐量的测试方法
CN110166317B (zh) * 2019-05-14 2022-06-28 晶晨半导体(上海)股份有限公司 一种影响Wi-Fi吞吐量的测试方法
CN110727619A (zh) * 2019-10-16 2020-01-24 中科睿微(宁波)电子技术有限公司 基于sdio接口的通信***及数据传输方法
CN110727619B (zh) * 2019-10-16 2021-05-18 中科睿微(宁波)电子技术有限公司 基于sdio接口的通信***及数据传输方法
CN112765054A (zh) * 2019-11-01 2021-05-07 中国科学院声学研究所 一种基于fpga的高速数据采集***及方法
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi***自动写入数据的控制方法及spi***
CN113590520B (zh) * 2021-06-15 2024-05-03 珠海一微半导体股份有限公司 Spi***自动写入数据的控制方法及spi***
CN114546906A (zh) * 2022-01-28 2022-05-27 郑州信大捷安信息技术股份有限公司 一种基于ring通信机制的数据交互方法和***

Similar Documents

Publication Publication Date Title
CN108932207A (zh) 带有缓存区的sdio-wifi数据传输方法及***
US10552352B2 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
CN109412914B (zh) 流数据与axi接口通信装置
CN101556565B (zh) 嵌入式处理器的片上高性能dma
US7802034B2 (en) Method for performing full transfer automation in a USB controller
CN101552733B (zh) 一种基于spi实现数据传输的方法和***
CN102937939B (zh) 基于sata控制器的dma地址对预读取方法
CN102420877B (zh) 一种多模式高速智能异步串口通信模块及实现方法
CN111090221B (zh) 用于直写式光刻***中的PCIe DMA数据传输***及其传输方法
CN109800193B (zh) 一种ahb总线访问片上sram的桥接装置
JP2003510905A (ja) 縮小ハードウェア通信アダプタと通信方法
CN104714918B (zh) 主机环境下高速fc总线数据接收及缓冲方法
CN102841871B (zh) 基于高速串行总线的DMA结构的pipeline读写方法
CN107977189A (zh) 低等待时间先进先出（fifo）缓存
CN109634901A (zh) 一种基于uart的数据传输***及其控制方法
CN105676689B (zh) 实时软件接收机中采集数据循环存储与分发方法
CN100579125C (zh) 一种pci以太网媒体访问控制器传输数据的方法
JP2008512942A5 (zh)
CN110941583A (zh) 一种基于fpga的usb3.0数据传输***控制方法
CN109840233A (zh) 基于fpga的60x总线桥接***、方法及介质
US7610415B2 (en) System and method for processing data streams
CN101447988A (zh) 一种基于fpga的千兆数据通信卡
CN116301627A (zh) 一种NVMe控制器及其初始化、数据读写方法
CN113992608B (zh) 一种网络收发包路径优化方法、装置及存储介质
TWI343529B (en) Method and apparatus for performing full transfer automation in a usb controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181204