CN207425322U - 像素电路、显示基板及显示装置 - Google Patents

Abstract

本实用新型的实施例提供一种像素电路、显示基板及显示装置，涉及显示技术领域，可改善短期残像问题。像素电路包括：驱动重置模块，用于在第一重置信号端的控制下，将第一初始电压端的电压输入至驱动模块中驱动晶体管的栅极；写入补偿模块，用于在扫描信号端的控制下，在消影阶段将数据电压端输出的参考电压输入至驱动模块，使驱动晶体管处于导通状态；在写入补偿阶段将数据电压输入至驱动模块，并对驱动模块进行补偿；发光重置模块，用于在扫描信号端的控制下，将第一初始电压端的电压输入至发光器件进行重置；发光使能模块，用于在使能信号端的控制下，将第一电源电压端的电压提供至驱动模块，并使驱动模块与发光器件连接。

Description

像素电路、显示基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路、显示基板及显示装置。

背景技术

有机电致发光二极管(Organic Light Emitting Diode，OLED)显示器是目前研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。

分析表明，上述短期残像现象和OLED显示器中驱动晶体管的磁滞效应有关。该磁滞效应的过程如图1所示，其中，图1中点划线为OLED显示器中显示最大灰阶时子像素中的驱动晶体管的源漏电压为Vds1时，该驱动晶体管的电流Ids与栅源电压(Vgs)的特性曲线；虚线为显示最小灰阶时子像素中的驱动晶体管的源漏电压为Vds3时，驱动晶体管的电流Ids与Vgs的特性曲线；实线为显示中间灰阶画面时子像素中的驱动晶体管的源漏电压为Vds2时，驱动晶体管的电流与Vgs的特性曲线。

当最大灰阶切换至中间灰阶画面时，显示最大灰阶时子像素内的驱动电流Ids需要减小，因此该子像素中驱动晶体管的半导体层和栅绝缘层界面需要进行电荷释放(HoleDetrapping)，由A1点到A2点，此时Vgs值由V_w变化为V_g；当从最小灰阶切换至灰阶画面时，显示最小灰阶时子像素中驱动晶体管的驱动电流Ids需要增大，因此该子像素内TFT的半导体层和栅绝缘层界面需要进行电荷捕获(Hole Trapping)，由A3点到A4点，此时Vgs值由V_b变化为V_g。由此可以看出，由于电荷俘获和释放过程中电压变化的路径不同，因此沿不同路径到达电压V_g的A2点和A4点分别对应的驱动电流Ids不同，因此使得由最大灰阶转换至灰阶画面的子像素和由最小灰阶转换至灰阶画面的子像素之间存在亮度差，从而出现短期残像现象。经过放置一段时间后，上述A2点和A4点均到达到B点，残像消失。

实用新型内容

本实用新型的实施例提供一种像素电路、显示基板及显示装置，可改善短期残像问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

第一方面，提供一种像素电路，包括：驱动重置模块、写入补偿模块、发光重置模块、发光使能模块、驱动模块和发光器件；所述驱动模块包括驱动晶体管，所述驱动晶体管的第一极与所述写入补偿模块连接；所述驱动重置模块，分别连接第一重置信号端、第一初始电压端和驱动模块，用于在所述第一重置信号端的控制下，将所述第一初始电压端提供的电压输入至所述驱动模块中所述驱动晶体管的栅极，对驱动模块进行重置；写入补偿模块，分别连接扫描信号端、数据电压端和所述驱动模块，用于在所述扫描信号端的控制下，在消影阶段，将所述数据电压端输出的参考电压输入至所述驱动模块，使所述驱动晶体管在消影阶段处于导通状态；在写入补偿阶段，将所述数据电压端输出的数据电压输入至所述驱动模块，并对所述驱动模块进行数据补偿；发光重置模块，分别连接所述扫描信号端、所述第一初始电压端和所述发光器件的阳极，用于在所述扫描信号端的控制下，将所述第一初始电压端提供的电压输入至所述发光器件，对所述发光器件进行重置；所述发光器件的阴极连接第二电源电压端；发光使能模块，分别连接使能信号端、第一电源电压端、所述驱动模块和所述发光器件，用于在所述使能信号端的控制下，将所述第一电源电压端的电压提供至所述驱动模块，并使所述驱动模块与所述发光器件连接；所述驱动晶体管，用于向所述发光器件提供驱动电流。

可选的，所述驱动模块还与所述第一电源电压端连接；所述驱动模块还包括存储电容；所述驱动晶体管的栅极与所述驱动重置模块和所述写入补偿模块电连接，第一极和第二极均与所述发光使能模块和所述写入补偿模块电连接；所述存储电容的一端与所述驱动晶体管的栅极电连接，另一端与所述第一电源电压端电连接。

可选的，所述驱动重置模块包括第一晶体管；所述第一晶体管的栅极与所述第一重置信号端电连接，第一极与所述驱动晶体管的栅极电连接，第二极与所述第一初始电压端电连接。

可选的，所述写入补偿模块包括第二晶体管和第三晶体管；所述第二晶体管的栅极与所述扫描信号端电连接，第一极与所述驱动晶体管的栅极电连接，第二极与所述驱动晶体管的第二极电连接；所述第三晶体管的栅极与所述扫描信号端电连接，第一极与所述数据电压端电连接，第二极与所述驱动晶体管的第一极电连接。

可选的，所述发光重置模块包括第四晶体管；所述第四晶体管的栅极与所述扫描信号端电连接，第一极与所述第一初始电压端电连接，第二极与所述发光器件电连接。

可选的，所述发光使能模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极与所述使能信号端电连接，第一极与所述第一电源电压端电连接，第二极与所述驱动晶体管的第一极电连接；所述第六晶体管的栅极与所述使能信号端电连接，第一极与所述驱动晶体管的第二极电连接，第二极与所述发光器件电连接。

可选的，所述发光器件包括发光二极管；所述发光二极管的阳极与所述发光使能模块和所述发光重置模块电连接，阴极与所述第二电源电压端电连接。

第二方面，提供一种显示基板，包括阵列设置的子像素，每个所述子像素均包括上述第一方面所述的像素电路。

可选的，一行子像素中所述像素电路的扫描信号端均与一根栅线连接；所述显示基板还包括多个开关模块，一个所述开关模块与一根所述栅线连接，所有所述开关模块均与第二重置信号端和第二初始电压端连接；所述开关模块用于在所述第二重置信号端的控制下，将所述第二初始电压端提供的电压输入至所述栅线，以使写入补偿模块在消影阶段将数据电压端输出的数据电压输入至驱动模块。

进一步的，所述开关模块包括第七晶体管；所述第七晶体管的栅极与所述第二重置信号端电连接，第一极与所述栅线电连接，第二极与所述第二初始电压端电连接。

第三方面，提供一种显示装置，包括第二方面所述的显示基板。

本实用新型的实施例提供一种像素电路、显示基板及显示装置，通过写入补偿模块在写入补偿阶段将数据电压端输出的数据电压输入至驱动模块中的驱动晶体管，并对驱动晶体管进行数据补偿，可使驱动晶体管在驱动发光器件发光时，流过发光器件的电流与驱动晶体管的阈值电压无关，从而消除了阈值电压对发光亮度的影响，提高了显示均一性。此外，在消影阶段，通过将第一初始电压端提供的电压输入至驱动晶体管的栅极，同时，将数据电压端输出的参考电压输入至驱动晶体管的第一极，可使所有驱动晶体管的Vgs进行同时复位，使驱动晶体管处于导通状态(ON-Bias)，即，此时所有驱动晶体管的电荷的捕获状态相同，因此，不论前一帧的数据电压如何，驱动晶体管皆由同一状态进行数据电压写入以及阈值电压补偿，从而可改善因磁滞效应产生的短期残像问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种磁滞效应的示意图；

图2为本实用新型提供的一种像素电路的结构示意图；

图3为本实用新型提供的一种基于磁滞效应的示意图；

图4为图2所示像素电路的各个模块的一种具体结构示意图；

图5a-图5d为图4所示的像素电路对应不同情况时的等效电路图；

图6为本实用新型提供的一种显示基板的示意图一；

图7为本实用新型提供的一种显示基板的示意图二；

图8为本实用新型提供的一种驱动显示基板的驱动方法流程示意图一；

图9为驱动像素电路时采用的各个信号的时序图一；

图10为本实用新型提供的一种驱动显示基板的驱动方法流程示意图二；

图11为驱动像素电路时采用的各个信号的时序图二。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种像素电路，如图2所示，包括：驱动重置模块10、写入补偿模块20、发光重置模块30、发光使能模块40、驱动模块50和发光器件L；驱动模块50包括驱动晶体管Td(如图4所示)，驱动晶体管Td的第一极与写入补偿模块20连接。

具体的，驱动重置模块10，分别连接第一重置信号端RST1、第一初始电压端V_int1和驱动模块50，用于在第一重置信号端RST1的控制下，将第一初始电压端V_int1提供的电压输入至驱动模块50，对驱动模块50进行重置。

写入补偿模块20，分别连接扫描信号端S、数据电压端D和驱动模块50，用于在扫描信号端S的控制下，在消影阶段，将数据电压端D输出的参考电压输入至驱动模块50，使驱动晶体管Td在消影阶段处于导通状态；在写入补偿阶段，将数据电压端D输出的数据电压输入至驱动模块50，并对驱动模块50进行数据补偿。

发光重置模块30，分别连接扫描信号端S、第一初始电压端V_int1和发光器件L的阳极，用于在扫描信号端S的控制下，将第一初始电压端V_int1提供的电压输入至发光器件L，对发光器件L进行重置；发光器件L的阴极连接第二电源电压端ELVSS。

发光使能模块40，分别连接使能信号端EM、第一电源电压端ELVDD、驱动模块50和发光器件L，用于在使能信号端EM的控制下，将第一电源电压端ELVDD的电压提供至驱动模块50，并使驱动模块50与发光器件L连接。

驱动晶体管Td，用于向发光器件L提供驱动电流。

其中，以P型驱动晶体管Td为例，第一极为源极，第二极为漏极。

需要说明的是，驱动晶体管Td的尺寸比较大，具有一定的驱动能力，因此，驱动晶体管Td能够在第一电源电压端ELVDD输出电压的作用下向发光器件L提供驱动电流，以驱动该发光器件L发光。

可以理解的是，消影阶段为相邻图像帧之间的时间段，在该时间段，用于消除上一帧的残留图像。对于任一图像帧而言，其都经过从第一行栅线到最后一行栅线的逐行扫描，因而，消影阶段发生在前一图像帧的最后一行栅线扫描完且最后一行子像素完成显示之后到下一图像帧的第一行栅线开始扫描之前。

本实用新型实施例提供一种像素电路，通过写入补偿模块20在写入补偿阶段将数据电压端D输出的数据电压输入至驱动模块50中的驱动晶体管Td，并对驱动晶体管Td进行数据补偿，可使驱动晶体管Td在驱动发光器件L发光时，流过发光器件L的电流与驱动晶体管Td的阈值电压无关，从而消除了阈值电压对发光亮度的影响，提高了显示均一性。此外，在消影阶段，通过将第一初始电压端V_int1提供的电压输入至驱动晶体管Td的栅极，同时，将数据电压端D输出的参考电压(记为V_D)输入至驱动晶体管的第一极，可使所有驱动晶体管Td的Vgs进行同时复位(都等于V_int1-V_D)，使驱动晶体管Td处于导通状态(ON-Bias)，即，此时所有驱动晶体管Td的电荷的捕获状态相同，因此，不论前一帧的数据电压如何，驱动晶体管Td皆由同一状态进行数据电压写入以及补偿，从而可改善因磁滞效应产生的短期残像问题。

以由最大灰阶画面和最小灰阶画面切换至中间灰阶画面为例，如图3所示，在消影阶段时，通过使显示面板的每个子像素的像素电路中，所有的驱动晶体管Td都处于导通状态(ON-Bias)，此时驱动晶体管Td的Vgs相同，均位于特性曲线的最上端，对应的电流Ids相同(对应图3中的A5点)，且该电流Ids很大。即：对于显示最大灰阶的子像素而言，其由A1点到达A5点，对于显示最小灰阶的子像素而言，其由A3点到达A5点，所有子像素中驱动晶体管Td的电荷捕获状态相同。基于此，当显示下一图像帧时，每个子像素内驱动晶体管的电流Ids需要减小，因此各个子像素内驱动晶体管Td的半导体层和栅绝缘层界面均需要进行电荷释放(Hole Detrapping)，且各个驱动晶体管Td的电荷释放路径相同，从而可改善因磁滞效应产生的短期残像问题，发光亮度可以达到B点对应的发光亮度，与实际灰阶对应的亮度一致。

如图4所示，驱动模块50还与第一电源电压端ELVDD连接。其中，驱动模块50除包括驱动晶体管Td外，还包括存储电容C_st。

其中，驱动晶体管Td的栅极与驱动重置模块10和写入补偿模块20电连接，第一极和第二极均与发光使能模块40和写入补偿模块20电连接。

存储电容C_st的一端与驱动晶体管Td的栅极电连接，另一端与第一电源电压端ELVDD电连接。

需要说明的是，驱动模块50还可以包括并联的多个驱动晶体管Td。上述仅仅是对驱动模块50的举例说明，其它与该驱动模块50功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

如图4所示，驱动重置模块10包括第一晶体管T1。

第一晶体管T1的栅极与第一重置信号端RST1电连接，第一极与驱动晶体管Td的栅极电连接，第二极与第一初始电压端V_int1电连接。

需要说明的是，驱动重置模块10还可以包括与第一晶体管T1并联的多个开关晶体管。上述仅仅是对驱动重置模块10的举例说明，其它与驱动重置模块10功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

如图4所示，写入补偿模块20包括第二晶体管T2和第三晶体管T3。

第二晶体管T2的栅极与扫描信号端S电连接，第一极与驱动晶体管Td的栅极电连接，第二极与驱动晶体管Td的第二极电连接。

第三晶体管T3的栅极与扫描信号端S电连接，第一极与数据电压端D电连接，第二极与驱动晶体管Td的第一极电连接。

需要说明的是，写入补偿模块20还可以包括与第二晶体管T2并联的多个开关晶体管、和/或与第三晶体管T3并联的多个开关晶体管。上述仅仅是对写入补偿模块20的举例说明，其它与写入补偿模块20功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

如图4所示，发光重置模块30包括第四晶体管T4。

第四晶体管T4的栅极与扫描信号端S电连接，第一极与第一初始电压端V_int1电连接，第二极与发光器件L电连接。

其中，发光器件L包括发光二极管，该发光二极管可以为半导体发光二极管或有机发光二极管，第四晶体管T4的第二极与发光二极管的阳极电连接。

需要说明的是，发光重置模块30还可以包括与第四晶体管T4并联的多个开关晶体管。上述仅仅是对发光重置模块30的举例说明，其它与发光重置模块30功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

如图4所示，发光使能模块40包括第五晶体管T5和第六晶体管T6。

第五晶体管T5的栅极与使能信号端EM电连接，第一极与第一电源电压端ELVDD电连接，第二极与驱动晶体管Td的第一极电连接。

第六晶体管T6的栅极与使能信号端EM电连接，第一极与驱动晶体管Td的第二极电连接，第二极与发光器件L电连接。

即，当发光器件L为发光二极管时，第六晶体管T6的第二极与发光二极管的阳极电连接。

发光二极管的阴极则与第二电源电压端ELVSS电连接。其中，本实用新型中第一电源电压端ELVDD输出恒定的高电压，而第二电源电压端ELVSS输出恒定的低电压。

需要说明的是，发光使能模块40还可以包括与第五晶体管T5并联的多个开关晶体管、和/或与第六晶体管T6并联的多个开关晶体管。上述仅仅是对发光使能模块40的举例说明，其它与发光使能模块40功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

基于上述对各模块具体电路的描述，在消影阶段，当扫描信号端S和第一重置信号端RST1输出低电平信号，使能信号端EM输出高电平信号时，图4所示的像素电路的等效电路图如图5a所示，第一晶体管T1、第二晶体管T2、第三晶体管T3均导通。

第一晶体管T1和第二晶体管T2的导通，使得第一初始电压端V_int1的电压输入至驱动晶体管Td的栅极和第二极；第三晶体管T3的导通，使得数据电压端D输出的参考电压(此时电压记为V_D)输入至驱动晶体管的第一极，从而使得驱动晶体管Td的Vgs＝V_int1-V_D，驱动晶体管Td处于导通状态(ON-Bias)，这样，使显示面板的每个子像素的像素电路中，所有的驱动晶体管Td都处于导通状态，不论前一帧的数据电压如何，驱动晶体管Td皆由同一状态进行数据电压写入以及阈值电压补偿，从而可改善因磁滞效应产生的短期残像问题。

本实用新型实施例还提供一种显示基板，如图6所示，包括阵列设置的子像素，每个子像素均包括上述的像素电路。其中，图6中，矩形框代表像素电路。

例如，多个像素电路在显示基板上阵列排布，其中，位于每一行子像素中像素电路的扫描信号端S可与一根扫描信号线CL电连接。第一重置信号端RST1可与上一行的扫描信号线CL电连接，当上一行扫描信号线CL输入低电平信号时，下一行像素电路中的驱动重置模块10对驱动晶体管Td的栅极进行重置。

基于此，在消影阶段，通过使第一行子像素的像素电路中第一重置信号端RST1输出低电平信号，使所有扫描信号线CL输出低电平信号，并使数据电压端D输出高电平的参考电压(此时电压记为V_D)，便可使所有子像素的像素电路中驱动晶体管的Vgs进行同时复位(都等于V_int1-V_D)。

可选的，如图7所示，所述显示基板还包括多个开关模块60，一个开关模块60与一根栅线CL电连接，所有开关模块60均与第二重置信号端RST2和第二初始电压端V_int2电连接；开关模块60用于在第二重置信号端RST2的控制下，将第二初始电压端V_int2提供的电压输入至对应的栅线CL，以使写入补偿模块20在消影阶段将数据电压端D输出的参考电压输入至驱动模块50中驱动晶体管Td的第一极。

即，在第二重置信号端RST2的控制下，将第二初始电压端V_int2提供的电压输入至所有栅线CL，而在第二初始电压端V_int2的电压控制下，数据电压端D输出的参考电压可输入至所有驱动晶体管Td的第一极；在此情况下，当一行像素电路中的第一重置信号端RST1与上一行的扫描信号线CL电连接时，第一初始电压端V_int1的电压可输入至驱动晶体管Td的栅极，从而可使所有子像素的像素电路中驱动晶体管的Vgs进行同时复位。

需要说明的是，对于第二初始电压端V_int2的电压，其相对于第一初始电压端V_int1的电压，应更小，以在第二初始电压端V_int2的电压控制下，确保数据电压端D输出的参考电压能输入至所有驱动晶体管Td的第一极。

这样，只需控制第二重置信号端RST2和第二初始电压端V_int2的信号，便可使数据电压端D输出的参考电压输入至驱动晶体管Td的第一极，使得控制过程更简单。

进一步的，如图7所示，开关模块60包括第七晶体管T7。

第七晶体管T7的栅极与第二重置信号端RST2电连接，第一极与栅线CL电连接，第二极与第二初始电压端V_int2电连接。

本实用新型实施例还提供一种显示装置，包括上述的显示基板。

本实用新型实施例还提供一种上述像素电路的驱动方法，如图8所示，该驱动方法包括：

S10、一图像帧的重置阶段P1(如图9所示)，在第一重置信号端RST1的控制下，驱动重置模块10通过第一初始电压端V_int1重置驱动模块50。

具体的，当第一重置信号端RST1输出低电平信号，扫描信号端S和使能信号端EM输出高电平信号时，图4所示的一个像素电路的等效电路图如图5b所示，第一晶体管T1导通。

第一晶体管T1的导通，将第一初始电压端V_int1的电压输入至驱动晶体管Td的栅极，对驱动晶体管Td的栅极进行重置，使栅极电压等于第一初始电压端V_int1的电压，并对存储电容Cst进行充电，使存储电容Cst重置。

需要说明的是，在位于一行子像素的像素电路中第一重置信号端RST1和与上一行子像素连接的扫描信号线CL电连接的情况下，当与上一行子像素连接的扫描信号线CL输出低电平信号时，当前行子像素的像素电路中第一重置信号端RST1输出低电平信号。

S11、一图像帧的写入补偿阶段P2(如图9所示)，在扫描信号端S的控制下，写入补偿模块20通过数据电压端D向驱动模块50提供数据电压，并对驱动模块50进行数据补偿；同时，在扫描信号端S的控制下，发光重置模块30通过第一初始电压端V_int1重置发光器件L。

具体的，当扫描信号端S输出低电平信号，第一重置信号端RST1和使能信号端EM输出高电平信号时，图4所示的一个像素电路的等效电路图如图5c所示，第二晶体管T2、第三晶体管T3和第四晶体管T4导通。

第三晶体管T3的导通，可使数据电压端D输出的数据电压(记为V_data)输入至驱动晶体管Td的第一极，此时第一极的电位为V_data，Vgs＝V_int1-V_data＜-|Vth|，驱动晶体管Td导通；第二晶体管T2的导通，使得驱动晶体管Td的栅极与第二极电连接，从而对存储电容Cst进行充电，与此同时，存储电容Cst对驱动晶体管Td的栅极进行放电，直至栅极的电压达到V_data-|Vth|，充电停止。以P型增强型晶体管为例，Vgs＜-|Vth|时打开，而当驱动晶体管Td的栅极电压达到V_data-|Vth|，驱动晶体管Td关闭，此时数据写入以及补偿完成。

此外，第四晶体管T4的导通，将第一初始电压端V_int1的电压输入至发光器件L的阳极，从而对发光器件L的阳极上残留的电荷进行重置，保护发光器件L。

需要说明的是，在位于一行子像素的像素电路中第一重置信号端RST1和与上一行子像素连接的扫描信号线CL电连接的情况下，当一根扫描信号线CL输出低电平信号，其他扫描信号线输出高电平信号时，与该扫描信号线CL连接的子像素中，像素电路的第一重置信号端RST1输出高电平信号。

S12、一图像帧的发光阶段P3(如图9所示)，在使能信号端EM的控制下，发光使能模块40将第一电源电压端ELVDD提供的电压提供至驱动模块50，并使驱动模块50与发光器件L连接，驱动模块50向发光器件L提供驱动电流。

当使能信号端EM输出低电平信号，第一重置信号端RST1和扫描信号端S输出高电平信号时，图4所示的一个像素电路的等效电路图如图5d所示，第五晶体管T5和第六晶体管T6导通。

第五晶体管T5的导通，使得第一电源电压端ELVDD提供的电压可输入至驱动晶体管Td的第一极，而第六晶体管T6的导通，使得驱动晶体管Td的第二极与发光器件L的阳极电连接。其中，由于驱动晶体管Td的Vgs＝V_data-|Vth|-ELVDD＜-|Vth|，因而，驱动晶体管Td导通，驱动晶体管Td的驱动电流流向发光器件L，使发光器件L发光。此时，流经发光器件L的电流Is为：

Is＝1/2×K×|(Vgs-(-|Vth|))|²

＝1/2×K×|(V_data-|Vth|-ELVDD-(-|Vth|))|²

＝1/2×K×(ELVDD-V_data)²

其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。

由此可知，流过驱动晶体管Td的电流只与数据电压端D提供的用于实现显示的数据电压和第一电源电压端ELVDD提供的电压有关，与驱动晶体管Td的阈值电压Vth无关，从而消除了驱动晶体管Td的阈值电压Vth对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。

S13、相邻图像帧之间的消影阶段(如图9所示)，在第一重置信号端RST1的控制下，驱动重置模块10通过第一初始电压端V_int1重置驱动模块50，同时，在扫描信号端S的控制下，写入补偿模块20通过数据电压端D向驱动模块50提供参考电压，使驱动模块50中驱动晶体管Td处于导通状态。

具体的，当扫描信号端S和第一重置信号端RST1输出低电平信号，使能信号端EM输出高电平信号时，图4所示的一个像素电路的等效电路图如图5a所示，第一晶体管T1、第二晶体管T2、第三晶体管T3均导通。(处于截止状态的晶体管以打“×”表示)。

第一晶体管T1和第二晶体管T2的导通，使得第一初始电压端Vint1的电压输入至驱动晶体管Td的栅极和第二极；第三晶体管T3的导通，使得数据电压端D输出的参考电压(此时记为V_D)输入至驱动晶体管Td的第一极，从而使得所有驱动晶体管Td的Vgs＝V_int1-V_D，驱动晶体管Td导通，这样，不论前一帧的数据电压如何，驱动晶体管Td皆由同一状态进行数据电压写入以及阈值电压补偿，从而可改善因磁滞效应产生的短期残像问题。

需要说明的是，当位于一行子像素的像素电路中第一重置信号端RST1与上一行的扫描信号线CL电连接时，只需控制使所有栅线CL输出低电平信号，当然，第一行子像素的像素电路中第一重置信号端RST1也输出低电平信号，便可使所有驱动晶体管Td导通，且驱动晶体管Td的Vgs＝V_int1-V_D。

此外，在经过消影阶段后，在下一图像帧的重置阶段时，对驱动晶体管Td的栅极进行重置，可使驱动晶体管Td的Vgs仍然保持V_int1-V_D，直至数据电压写入。

需要说明的是，当上述的像素电路应用于显示面板时，多个像素电路在显示基板上阵列排布，在显示一图像帧的过程中，扫描信号线CL逐行开启，完成图像帧显示。在所有行子像素中的像素电路都完成P1-P3阶段后，所有像素电路均进入消影阶段。

此外，如图9所示，在消影阶段和下一图像帧的重置阶段P1阶段之间还包括第一过渡阶段；在一图像帧数据写入阶段P2和发光阶段P3之间还包括第二过渡阶段。例如，第一过渡阶段可以将扫描信号端S、第一重置信号端RST1、使能信号端EM、数据电压端D的信号进行翻转，保证后续阶段相应的信号端按时序输出有效电平。可以理解的是，使能信号端EM的有效电平时间应当长于扫描信号端S的有效电平时间和数据电压端D的有效电平时间，第二过渡阶段是为了确保数据电压写入驱动晶体管，保证在发光阶段发光二极管接收正确的驱动电流。

当上述的像素电路设置于显示基板的子像素中，且位于每一行子像素的像素电路中扫描信号端S与一根扫描信号线CL电连接，第一重置信号端RST1与上一行的扫描信号线CL电连接(参考图6所示)时，在一图像帧，扫描信号线CL逐行输入扫描信号，数据信号端D输出数据电压，使每行子像素中的像素电路进行上述S10和S11的驱动过程，并且在能信号端EM的控制下，使每行子像素中的像素电路进行S12的驱动过程。在一图像帧显示完成之后，进行消影阶段，在消影阶段所有扫描信号线CL同时输入扫描信号，数据信号端D输出参考电压，进行上述S13的驱动过程。

本实用新型实施例还提供一种显示基板的驱动方法，该显示基板包括子像素，每个子像素均包括上述的像素电路；其中，位于每一行子像素的像素电路中扫描信号端S与一根扫描信号线CL电连接，且一个开关模块60与一根栅线CL电连接，所有开关模块60均与第二重置信号端RST2和第二初始电压端Vint2电连接(参考图7所示)。

如图10所示，该驱动方法包括：

S20、一图像帧的重置阶段P1(如图11所示)，在第一重置信号端RST1的控制下，驱动重置模块10通过第一初始电压端V_int1重置驱动模块50。

具体可参考上述S10处的描述。

S21、一图像帧的写入补偿阶段P2(如图11所示)，在扫描信号端S的控制下，写入补偿模块20通过数据电压端D向驱动模块50提供数据电压，并对驱动模块50进行数据补偿；同时，在扫描信号端S的控制下，发光重置模块30通过第一初始电压端V_int1重置发光器件L。

具体可参考上述S11处的描述。

S22、一图像帧的发光阶段P3(如图11所示)，在使能信号端EM的控制下，发光使能模块40将第一电源电压端ELVDD提供的电压提供至驱动模块50，并使驱动模块50与发光器件L连接，驱动模块50向发光器件L提供驱动电流。

具体可参考上述S12处的描述。

S23、相邻图像帧之间的消影阶段(如图11所示)，在第一重置信号端RST1的控制下，驱动重置模块10通过第一初始电压端V_int1重置驱动模块50，同时，在第二重置信号端RST2的控制下，第二初始电压端V_int2提供的电压通过开关模块60输入至栅线CL，以使写入补偿模块20通过数据电压端D向驱动模块50提供参考电压，使驱动模块50中驱动晶体管Td处于导通状态。

对于所有子像素的像素电路，在第二重置信号端RST2输出信号的控制下，当第二初始电压端V_int2提供的电压输入至栅线CL时，与该栅线CL连接的扫描信号端S输出低电平信号，从而使扫描信号端S输出低电平信号，当然与栅线CL连接的第一重置信号端RST1也输出低电平信号。

具体可参考上述S13处的描述。

需要说明的是，针对图11，在消影阶段和下一帧的重置阶段P1阶段之间还包括第一过渡阶段，在一图像帧数据写入阶段P2和发光阶段P3之间还包括第二过渡阶段。例如，第一过渡阶段可以将扫描信号端S、第一重置信号端RST1、使能信号端EM、数据电压端D的信号进行翻转，保证后续阶段相应的信号端按时序输出有效电平。可以理解的是，使能信号端EM的有效电平时间应当长于扫描信号端S的有效电平时间和数据电压端D的有效电平时间，第二过渡阶段是为了确保数据电压写入驱动晶体管，保证在发光阶段发光二极管接收正确的驱动电流。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种像素电路，其特征在于，包括：驱动重置模块、写入补偿模块、发光重置模块、发光使能模块、驱动模块和发光器件；所述驱动模块包括驱动晶体管，所述驱动晶体管的第一极与所述写入补偿模块连接；

所述驱动重置模块，分别连接第一重置信号端、第一初始电压端和驱动模块，用于在所述第一重置信号端的控制下，将所述第一初始电压端提供的电压输入至所述驱动模块中所述驱动晶体管的栅极，对所述驱动模块进行重置；

写入补偿模块，分别连接扫描信号端、数据电压端和所述驱动模块，用于在所述扫描信号端的控制下，在消影阶段，将所述数据电压端输出的参考电压输入至所述驱动模块，使所述驱动晶体管在消影阶段处于导通状态；在写入补偿阶段，将所述数据电压端输出的数据电压输入至所述驱动模块，并对所述驱动模块进行数据补偿；

发光重置模块，分别连接所述扫描信号端、所述第一初始电压端和所述发光器件，用于在所述扫描信号端的控制下，将所述第一初始电压端提供的电压输入至所述发光器件，对所述发光器件进行重置；

发光使能模块，分别连接使能信号端、第一电源电压端、所述驱动模块和所述发光器件，用于在所述使能信号端的控制下，将所述第一电源电压端的电压提供至所述驱动模块，并使所述驱动模块与所述发光器件连接；

所述驱动晶体管，用于向所述发光器件提供驱动电流。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动模块还与所述第一电源电压端连接；

所述驱动模块还包括存储电容；

所述驱动晶体管的栅极与所述驱动重置模块和所述写入补偿模块电连接，第一极和第二极均与所述发光使能模块和所述写入补偿模块电连接；

所述存储电容的一端与所述驱动晶体管的栅极电连接，另一端与所述第一电源电压端电连接。

3.根据权利要求1所述的像素电路，其特征在于，所述驱动重置模块包括第一晶体管；

所述第一晶体管的栅极与所述第一重置信号端电连接，第一极与所述驱动晶体管的栅极电连接，第二极与所述第一初始电压端电连接。

4.根据权利要求1所述的像素电路，其特征在于，所述写入补偿模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述扫描信号端电连接，第一极与所述驱动晶体管的栅极电连接，第二极与所述驱动晶体管的第二极电连接；

所述第三晶体管的栅极与所述扫描信号端电连接，第一极与所述数据电压端电连接，第二极与所述驱动晶体管的第一极电连接。

5.根据权利要求1所述的像素电路，其特征在于，所述发光重置模块包括第四晶体管；

所述第四晶体管的栅极与所述扫描信号端电连接，第一极与所述第一初始电压端电连接，第二极与所述发光器件电连接。

6.根据权利要求1所述的像素电路，其特征在于，所述发光使能模块包括第五晶体管和第六晶体管；

所述第五晶体管的栅极与所述使能信号端电连接，第一极与所述第一电源电压端电连接，第二极与所述驱动晶体管的第一极电连接；

所述第六晶体管的栅极与所述使能信号端电连接，第一极与所述驱动晶体管的第二极电连接，第二极与所述发光器件电连接。

7.根据权利要求1-6任一项所述的像素电路，其特征在于，所述发光器件包括发光二极管；

所述发光二极管的阳极与所述发光使能模块和所述发光重置模块电连接，阴极与第二电源电压端电连接。

8.一种显示基板，包括阵列设置的子像素，其特征在于，每个所述子像素均包括权利要求1-7任一项所述的像素电路。

9.根据权利要求8所述的显示基板，其特征在于，一行子像素中所述像素电路的扫描信号端均与一根栅线连接；

所述显示基板还包括多个开关模块，一个所述开关模块与一根所述栅线连接，所有所述开关模块均与第二重置信号端和第二初始电压端连接；

所述开关模块用于在所述第二重置信号端的控制下，将所述第二初始电压端提供的电压输入至所述栅线，以使写入补偿模块在消影阶段将数据电压端输出的参考电压输入至驱动模块。

10.根据权利要求9所述的显示基板，其特征在于，所述开关模块包括第七晶体管；

所述第七晶体管的栅极与所述第二重置信号端电连接，第一极与所述栅线电连接，第二极与所述第二初始电压端电连接。

11.一种显示装置，其特征在于，包括权利要求8-10任一项所述的显示基板。