CN207217080U - 像素电路、显示基板和显示装置 - Google Patents

Abstract

一种像素电路、显示基板和显示装置。该像素电路包括发光元件、驱动元件、第一开关电路、复位电路和补偿电路；驱动元件与发光元件电连接且配置为输出驱动电流以驱动发光元件发光；第一开关电路配置为在扫描信号的控制下将数据电压施加至驱动元件的控制端；复位电路与补偿电路电连接，且配置为根据扫描信号将复位电压施加至补偿电路从而将补偿电路复位；补偿电路配置为对驱动元件进行补偿，以使驱动元件的驱动电流与数据电压以及复位电压相关而与驱动元件的阈值电压无关。该像素电路、显示基板和显示装置实现了阈值补偿。

Description

像素电路、显示基板和显示装置

技术领域

本公开的实施例涉及一种像素电路、显示基板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示器件由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件的更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(OLED)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

实用新型内容

本公开的至少一个实施例提供了一种像素电路，该像素电路包括发光元件、驱动元件、第一开关电路、复位电路和补偿电路；所述驱动元件与所述发光元件连接且配置为驱动所述发光元件发光；所述第一开关电路配置为在扫描信号的控制下将数据电压施加至所述驱动元件；所述复位电路与所述补偿电路连接，且配置为在所述扫描信号的控制下将复位信号施加至所述补偿电路；所述补偿电路配置为对所述驱动元件进行补偿，以使所述驱动元件输出的信号与所述驱动元件的阈值特性无关。

例如，在本公开的至少一个实施例提供的像素电路中，所述数据电压被施加至所述驱动元件的控制端；所述复位信号为复位电压；所述驱动元件输出的信号为驱动电流；以及所述补偿电路还配置为使所述驱动元件输出的信号与所述数据电压以及所述复位信号相关。

例如，在本公开的至少一个实施例提供的像素电路中，还包括控制电路，所述控制电路与所述驱动元件和所述补偿电路连接，并且配置为根据控制信号将驱动信号施加至所述驱动元件和所述补偿电路。

例如，在本公开的至少一个实施例提供的像素电路中，还包括第一节点、第二节点和第三节点，所述控制电路包括第一晶体管；所述第一晶体管的控制端配置为接收控制信号；所述第一晶体管的第一端配置为接收所述驱动信号；所述第一晶体管的第二端连接到所述第三节点。

例如，在本公开的至少一个实施例提供的像素电路中，所述补偿电路包括存储电容和第二开关电路；所述第二开关电路配置为根据第二扫描信号控制所述存储电容是否与所述驱动元件的控制端连接。

例如，在本公开的至少一个实施例提供的像素电路中，所述存储电容的第一端连接到所述第二节点，所述存储电容的第二端连接到所述第三节点；所述第二开关电路包括第三晶体管，所述第三晶体管的控制端配置为接收第二扫描信号，所述第三晶体管的第一端连接到所述第二节点，所述第三晶体管的第二端连接到所述第一节点。

例如，在本公开的至少一个实施例提供的像素电路中，所述复位电路包括第二晶体管；所述第二晶体管的控制端配置为接收所述扫描信号；所述第二晶体管的第一端配置为接收所述复位信号；所述第二晶体管的第二端连接到所述第二节点。

例如，在本公开的至少一个实施例提供的像素电路中，所述第一开关电路包括第四晶体管，所述第四晶体管的控制端配置为接收所述扫描信号，所述第四晶体管的第一端配置为接收所述数据电压，所述第四晶体管的第二端连接到所述第一节点；所述驱动元件包括第五晶体管，所述第五晶体管的控制端配置为所述驱动元件的控制端，且配置为连接到所述第一节点，所述数据电压被施加至所述驱动元件的控制端；所述第五晶体管的第一端连接到所述第三节点，所述第五晶体管的第二端连接到所述发光元件的第一端。

例如，在本公开的至少一个实施例提供的像素电路中，所述发光元件为有机电致发光元件，所述发光元件的第二端连接到第二电源端。

例如，在本公开的至少一个实施例提供的像素电路中，所述第一晶体管、所述第三晶体管和所述第五晶体管为P型晶体管。

例如，在本公开的至少一个实施例提供的像素电路中，所述第二晶体管和所述第四晶体管为N型晶体管；所述第二晶体管、所述第三晶体管和所述第四晶体管的控制端连接至同一扫描控制端。

例如，在本公开的至少一个实施例提供的像素电路中，还包括反相器，所述反相器设置在所述第三晶体管的控制端与扫描控制端之间；所述第二晶体管和所述第四晶体管为P型晶体管；所述第二晶体管、所述第三晶体管和所述第四晶体管的控制端连接至同一扫描控制端。

本公开的至少一个实施例还提供了一种显示基板，该显示基板包括本公开任一实施例提供的像素电路。

本公开的至少一个实施例又提供了一种显示装置，该显示基板包括本公开任一实施例提供的像素电路或显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A为一种2T1C像素电路的示意图；

图1B为另一种2T1C像素电路的示意图。

图2A是实施一提供的一种像素电路的示意性框图；

图2B是图2A所示的像素电路的一种示例性电路图；

图2C是图2B所示的像素电路的一种示例性的驱动时序图；

图3A是实施二提供的一种像素电路的一种示例性电路图；

图3B是图3A所示的像素电路的一种示例性的驱动时序图；

图4A是实施三提供的一种像素电路的一种示例性电路图；

图4B是图4A所示的像素电路的一种示例性的驱动时序图；

图4C是图4A所示的像素电路的另一种示例性的驱动时序图；以及

图5是实施例四提供的一种显示基板和显示装置的示意性框图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

OLED显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为有源矩阵(Active Matrix)驱动和无源矩阵 (Passive Matrix)驱动。AMOLED在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据需要发光。

AMOLED显示装置中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin-film transistor，TFT)和一个存储电容Cs来实现驱动OLED发光的基本功能。图1A和图1B分别为示出了两种2T1C像素电路的示意图。

如图1A所示，一种2T1C像素电路包括开关晶体管T0、驱动晶体管 N0以及存储电容Cs。例如，该开关晶体管T0的栅极连接扫描线以接收扫描信号Scan1，例如源极连接到数据线以接收数据信号Vdata，漏极连接到驱动晶体管N0的栅极；驱动晶体管N0的源极连接到第一电压端以接收第一电压Vdd(高电压)，漏极连接到OLED的正极端；存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第一电压端；OLED的负极端连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。该2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过扫描线施加扫描信号Scan1以开启开关晶体管T0时，数据驱动电路通过数据线送入的数据信号Vdata将经由开关晶体管T0对存储电容Cs充电，由此将数据信号Vdata存储在存储电容Cs中，且此存储的数据信号Vdata控制驱动晶体管N0的导通程度，由此控制流过驱动晶体管以驱动OLED发光的电流大小，即此电流决定该像素发光的灰阶。在图1A所示的2T1C像素电路中，开关晶体管T0为N型晶体管而驱动晶体管N0为P型晶体管。

如图1B所示，另一种2T1C像素电路也包括开关晶体管T0、驱动晶体管N0以及存储电容Cs，但是其连接方式略有改变，且驱动晶体管N0为N 型晶体管。图1B的像素电路相对于图1A的变化之处包括：OLED的正极端连接到第一电压端以接收第一电压Vdd(高电压)，而负极端连接到驱动晶体管N0的漏极，驱动晶体管N0的源极连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。存储电容Cs的一端连接到开关晶体管 T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第二电压端。该2T1C像素电路的工作方式基本上与图1A所示的像素电路基本相同，这里不再赘述。

此外，对于图1A和图1B所示的像素电路，开关晶体管T0不限于N型晶体管，也可以为P型晶体管，由此控制其导通或截止的扫描控制端Scan1 提供的扫描信号的极性进行相应地改变即可。

OLED显示装置通常包括多个按阵列排布的像素单元，每个像素单元例如可以包括上述像素电路。在OLED显示装置中，各个像素电路中的驱动晶体管的阈值电压由于制备工艺可能存在差异，而且由于例如温度变化的影响，驱动晶体管的阈值电压可能会产生漂移现象。因此，各个驱动晶体管的阈值电压的不同可能会导致显示不良(例如显示不均匀)，所以就需要对阈值电压进行补偿。同时在处于关态时，由于泄露电流的存在，也可能会导致显示不良。

本实用新型的设计人注意到，相比于电压驱动型显示器件，电流驱动型显示装置更容易受到显示装置中晶体管的阈值特性的影响，进而导致显示装置存在亮度的不均匀现象。

本公开的实施例提供了一种像素电路、显示基板和显示装置，该像素电路、显示基板和显示装置实现了阈值补偿，进而提升了亮度的均匀性。

需要说明的是，为清楚起见，本公开以复位电压、驱动电压和驱动电流分别作为复位信号、驱动信号和驱动元件输出的信号为例对本公开的实施例做了具体说明，但本公开的实施例不限于此。

本公开的至少一个实施例提供了一种像素电路，该像素电路包括发光元件、驱动元件、第一开关电路、复位电路和补偿电路；驱动元件与发光元件连接且配置为驱动发光元件发光；第一开关电路配置为在扫描信号的控制下将数据电压施加至驱动元件；复位电路与补偿电路连接，且配置为在扫描信号的控制下将复位信号施加至补偿电路；补偿电路配置为对驱动元件进行补偿，以使驱动元件输出的信号与驱动元件的阈值特性无关。下面通过几个实施例对根据本公开实施例的像素电路进行说明。

实施例一

本实施例提供了一种像素电路100，该像素电路100可用于显示基板和显示装置。例如，图2A是实施例一提供的一种像素电路100的示意性框图，如图2A所示，该像素电路100可以包括发光元件110、驱动元件120、第一开关电路130、复位电路140和补偿电路150。

例如，驱动元件120与发光元件110电连接且配置为输出驱动电流以驱动发光元件110发光。例如，第一开关电路130配置为在扫描信号的控制下将数据电压施加至驱动元件120的控制端。例如，复位电路140与补偿电路 150电连接，且配置为根据扫描信号将复位电压施加至补偿电路150从而将补偿电路150复位。例如，补偿电路150配置为对驱动元件120进行补偿，以使驱动元件120的驱动电流与数据电压以及复位电压相关而与驱动元件 120的阈值电压无关。

例如，如图2A所示，根据实际应用需求，该像素电路100可以还包括控制电路160。例如，控制电路160可以连接到驱动元件120和补偿电路150，并且可以配置为根据控制信号控制将驱动电压V_dd是否施加至驱动元件 120和补偿电路150。

例如，发光元件110、驱动元件120、第一开关电路130、复位电路140、补偿电路150和控制电路160的具体形式可以根据实际应用需求进行设定，本公开对此不做具体限制。例如，实施例一提供的一种像素电路100可以实现为如图2B所示的电路图。

例如，如图2B所示，该像素电路100还可以包括第一节点A、第二节点B和第三节点C。例如，第一节点A、第二节点B和第三节点C只是用于描述各元件之间的连接关系，并非一定要在像素电路100中设置例如焊点或焊盘作为实际的节点。

例如，如图2B所示，发光元件110可以为有机电致发光元件，有机电致发光元件例如可以为有机发光二极管(OLED)，但本公开的实施例不限于此。例如，发光元件110的第二端(阴极端)电连接到第二电源端Vss；第二电源端Vss例如可以为接地端，或为公共低压端，但本公开的实施例不限于此。

例如，如图2B所示，驱动元件120可以包括第五晶体管T5。例如，第五晶体管T5的第一端电连接到第三节点C。例如，第五晶体管T5的第二端可以电连接到发光元件110的第一端(阳极端)，但本公开的实施例不限于此。例如，第五晶体管T5的控制端配置为驱动元件120的控制端，且配置为连接到第一节点A。例如，在第五晶体管T5导通的情况下，可以使得第五晶体管T5输出的驱动电流提供给发光元件110，由此可以驱动发光元件 110发光。例如，第五晶体管T5可以为P型晶体管，但本公开的实施例不限于此。

例如，如图2B所示，第一开关电路130可以包括第四晶体管T4。例如，第四晶体管T4的第一端电连接到数据电源端Vdata，以接收数据电压 V_data；第四晶体管T4的第二端电连接到第一节点A。例如，第四晶体管 T4的控制端可以配置为接收扫描信号。例如，在第四晶体管T4的控制端接收到的扫描信号为导通信号(例如，低电平信号)的情况下，可以使得第四晶体管T4的第一端和第四晶体管T4的第二端导通，由此使得数据电源端 Vdata输出的数据电压V_data可以加载在第一节点A和第五晶体管T5的控制端。

例如，如图2B所示，复位电路140可以包括第二晶体管T2。例如，第二晶体管T2的第一端电连接到复位电源端Vref，以接收复位电压V_ref，复位电压V_ref例如可以为恒定的正电压；第二晶体管T2的第二端电连接到第二节点B。例如，第二晶体管T2的控制端配置为接收扫描信号。例如，在第二晶体管T2的控制端接收到的扫描信号为导通信号(例如，低电平信号)的情况下，可以使得第二晶体管T2的第一端和第二晶体管T2的第二端导通，由此可以使得复位电源端Vref输出的复位电压V_ref可以施加至第二节点B和补偿电路150，进而可以将补偿电路150复位。

例如，第二晶体管T2和第四晶体管T4可以同时处于导通状态或同时处于截止状态。例如，第二晶体管T2和第四晶体管T4可以均为P型晶体管，在此种情况下，第二晶体管T2和第四晶体管T4的控制端可以连接至同一扫描控制端Scan1，并可以接收相同的扫描信号，由此可以简化像素电路100，但本公开的实施例不限于此。

例如，如图2B所示，补偿电路150可以包括存储电容Cst和第二开关电路151。例如，第二开关电路151可以配置为根据第二扫描信号控制存储电容Cst是否与驱动元件120的控制端电连接。例如，如图2B所示，存储电容Cst的第一端电连接到第二节点B，存储电容Cst的第二端电连接到第三节点C。

例如，如图2B所示，第二开关电路151包括第三晶体管T3。例如，第三晶体管T3的第一端电连接到第二节点B，第三晶体管T3的第二端电连接到第一节点A。例如，第三晶体管T3的控制端配置为接收第二扫描信号；例如，在第三晶体管T3的控制端接收到的第二扫描信号为导通信号(例如，低电平信号)的情况下，可以使得第三晶体管T3的第一端和第三晶体管T3 的第二端导通，由此可以使得第一节点A的电压等于第二节点B的电压，也即，可以根据第二扫描信号控制与存储电容Cst电连接的第二节点B是否与第一节点A电连接的驱动元件120的控制端电连接。

例如，第三晶体管T3可以与第二晶体管T2和第四晶体管T4处于相反的状态(例如，在第三晶体管T3处于截止状态的情况下，第二晶体管T2 和第四晶体管T4处于导通状态)。例如，第三晶体管T3可以为P型晶体管，在第二晶体管T2和第四晶体管T4也是P型晶体管的情况下，第三晶体管 T3的控制端可以连接至第二扫描控制端Scan2，由此第三晶体管T3的控制端接收的第二扫描控制端Scan2提供的第二扫描信号可以与第二晶体管T2 的控制端和第四晶体管T4的控制端接收的扫描控制端Scan1提供的扫描信号反相(例如，在第三晶体管T3的控制端接收到的第二扫描信号为高电平信号的情况下，第二晶体管T2的控制端和第四晶体管T4的控制端接收到的扫描信号可以为低电平信号)，但本公开的实施例不限于此。

例如，如图2B所示，控制电路160可以包括第一晶体管T1。例如，第一晶体管T1的第一端电连接到第一电源端Vdd，以接收驱动电压V_dd，驱动电压V_dd例如可以为恒定的正电压。例如，第一电源端Vdd输出的电压可以大于第二电源端Vss输出的电压。例如，第一晶体管T1的第二端电连接到第三节点C。例如，第一晶体管T1的控制端配置为接收控制信号；例如，像素电路100还可以包括驱动电压控制端SW，驱动电压控制端SW配置为提供控制信号，第一晶体管T1的控制端可以电连接到驱动电压控制端SW，由此使得第一晶体管T1的控制端可以配置为接收控制信号。例如，在第一晶体管T1的控制端接收到的控制信号为导通信号(例如，低电平信号) 的情况下，可以使得第一晶体管T1的第一端和第一晶体管T1的第二端导通，由此可以使得第一电源端Vdd输出的驱动电压V_dd可以加载在第三节点C (即，驱动电路120和补偿电路150)。例如，第一晶体管T1可以为P型晶体管，但本公开的实施例不限于此。

例如，下面以图2B示出的像素电路100为例，对本公开实施例一提供的像素电路100的示例性的工作方式做具体说明。例如，图2C是图2B所示的像素电路100的一种示例性的驱动时序图。例如，图2B示出的像素电路100可以通过以下的步骤实现补偿功能，进而使得驱动元件120的驱动电流与数据电压以及复位电压相关而与驱动元件120的阈值电压无关。

步骤S110：在复位阶段S1，使得第一晶体管T1、第二晶体管T2和第四晶体管T4导通，使得第三晶体管T3截止。

步骤S120：在阈值补偿阶段S2，使得第二晶体管T2和第四晶体管T4 导通，使得第一晶体管T1和第三晶体管T3截止。

步骤S130：在显示阶段S3，使得第一晶体管T1和第三晶体管T3导通，使得第二晶体管T2和第四晶体管T4截止。

例如，如图2B和图2C所示，在步骤S110中，也即在复位阶段S1，可以向第一晶体管T1、第二晶体管T2和第四晶体管T4的控制端施加导通信号(例如，低电平信号)且向第三晶体管T3的控制端施加截止信号(例如，高电平信号)，也即，驱动电压控制端SW和扫描控制端Scan1提供低电平信号且第二扫描控制端Scan2提供高电平信号，以使得第一晶体管T1、第二晶体管T2和第四晶体管T4导通，第三晶体管T3截止。在上述情况下，可以将数据电源端Vdata提供的数据电压V_data施加至第一节点A和第五晶体管T5的控制端，将复位电源端Vref提供的复位电压V_ref施加至第二节点B和存储电容Cst的第一端上，将第一电源端Vdd提供的驱动电压V_dd 施加至第三节点C、第五晶体管T5的第一端和存储电容Cst的第二端上，由此第一节点A的电压V_A、第二节点B的电压V_B和第三节点C的电压 V_C分别满足以下条件：V_A＝V_data；V_B＝V_ref；V_C＝V_dd。

例如，如图所示，在复位阶段S1，数据电源端Vdata提供的数据信号 V_data为正电压。需要说明的是，对于不同的显示周期(例如，每个显示周期可以包括一个复位阶段S1、一个阈值补偿阶段S2和一个显示阶段S3)的复位阶段S1，数据电源端Vdata提供的数据电压V_data的数值可以不同，由此可以根据实际应用需求在不同的显示周期显示不同的灰度。

例如，如图2B和图2C所示，在步骤S120中，也即在阈值补偿阶段 S2，可以向第二晶体管T2和第四晶体管T4的控制端施加信号使第二晶体管 T2和第四晶体管T4开启(例如，低电平信号)，且向第一晶体管T1和第三晶体管T3的控制端施加信号使第一晶体管T1和第三晶体管T3截止(例如，高电平信号)，也即，扫描控制端Scan1提供低电平信号且驱动电压控制端 SW和第二扫描控制端Scan2提供高电平信号，以使得第二晶体管T2和第四晶体管T4导通，第一晶体管T1和第三晶体管T3截止。

例如，在阈值补偿阶段S2，第五晶体管T5的控制端和第一节点A的电压V_A＝V_data；在阈值补偿阶段S2的初始阶段，第五晶体管T5的第一端和第三节点C的电压V_C＝V_dd；例如，对于P型晶体管，驱动电压V_dd 与数据电压V_data的差值通常会远大于第五晶体管T5的阈值电压的绝对值 |Vth|(驱动电压V_dd的取值通常大于15V，数据电压V_data的取值通常小于5V)，因此第五晶体管T5将在阈值补偿阶段S2导通并放电，直至第三节点C和第五晶体管T5的第一端的电压降低至使得第五晶体管T5截止的数值。

例如，在第五晶体管T5为P型晶体管的情况下，第五晶体管T5的阈值电压Vth为负值，第五晶体管T5的导通条件满足|V_A-V_C|>|Vth|，也即， V_C-V_A>|Vth|；因此，在第三节点C和第五晶体管T5的第一端的电压降低至V_C＝V_data+|Vth|的情况下，第五晶体管T5截止，并且第一节点A的电压V_A、第二节点B的电压V_B和第三节点C的电压V_C分别满足以下条件：V_A＝V_data；V_B＝V_ref；V_C＝V_data+|Vth|；第三节点C和第二节点B之间的电压差V_C-V_B＝V_data+|Vth|-V_ref。

例如，如图所示，在阈值补偿阶段S2，可以使得数据电源端Vdata提供的数据电压V_data为正电压。例如，在阈值补偿阶段S2，数据电源端Vdata 提供的正电压可以等于在同一显示周期的复位阶段S1提供的正电压。需要说明的是，在不同的显示周期的阈值补偿阶段S2，数据电源端Vdata提供的正电压的数值可以不同，以根据实际应用需求在不同的显示周期显示不同的灰度。

例如，如图2B和图2C所示，在步骤S130中，也即在显示阶段S3，可以向第一晶体管T1和第三晶体管T3的控制端施加信号使第一晶体管T1 和第三晶体管T3开启(例如，低电平信号)，且向第二晶体管T2和第四晶体管T4的控制端施加信号使第二晶体管T2和第四晶体管T4(例如，高电平信号)，也即，扫描控制端Scan1提供高电平信号且驱动电压控制端SW 和第二扫描控制端Scan2提供低电平信号，以使得第一晶体管T1和第三晶体管T3导通，第二晶体管T2和第四晶体管T4截止。

例如，由于第一晶体管T1导通，因此第三节点C的电压V_C增加至 V_dd。例如，由于第二晶体管T2和第四晶体管T4截止，第二节点B处于浮置状态，因此存储电容Cst中存储的电荷量无法发生突变，也即，存储电容Cst中存储的电荷量保持不变；对应的，根据电容电荷守恒原理(也即，安秒平衡)，存储电容Cst两端的电压差也保持不变(也即，保持为 V_data+|Vth|-V_ref)，由此第二节点B的电压V_B变为 V_dd-V_data-|Vth|+V_ref。例如，由于第三晶体管T3导通，因此第一节点A 的电压V_A等于第二节点B的电压V_B，也即， V_A＝V_dd-V_data-|Vth|+V_ref。

例如，驱动晶体管(即，第五晶体管T5)处于饱和状态下输出的电流Ids (即，驱动电流)可如下计算公式得到：

Ids＝1/2×K(Vgs-Vth)²

＝1/2×K(Vgs+|Vth|)²

＝1/2×K(V_A-V_C+|Vth|)²

＝1/2×K(V_dd-V_data-|Vth|+V_ref-V_dd+|Vth|)²

＝1/2×K(V_ref-V_data)²

这里，K＝W/L×C×μ，W/L为驱动晶体管(即，第五晶体管T5)的沟道的宽长比(即，宽度与长度的比值)，μ为电子迁移率，C为单位面积的电容。

因此，第五晶体管T5输出的驱动电流仅与数据电压V_data以及复位电压V_ref相关，而与第五晶体管T5的阈值电压Vth无关，由此可以提升包含该像素电路100的显示基板和显示装置亮度均匀性。

例如，在本实施例提供的5T1C电路中，第一电源端可以经由导通的控制电路直接向存储电容充电，由于第一电源端提供的驱动电压相对较大，因此可以降低充电时间。

需要说明的是，在显示阶段S3，可以使得数据电源端Vdata提供的数据电压为零，由此可以降低该像素电路100的功耗，但本公开的实施例不限于此。例如，在显示阶段S3，数据电源端Vdata提供的数据电压还可以等于在同一显示周期的复位阶段S1和阈值补偿阶段S2提供的数据电压，由此可以降低驱动的复杂度；在上述情况下，由于第四晶体管T4截止，数据电源端 Vdata提供的电压不会加载到第一节点A。

需要说明的是，图2C示出的驱动时序图是以第一晶体管T1-第五晶体管T5均为P型晶体管且第二晶体管T2的控制端和第四晶体管T4的控制端连接至同一扫描控制端Scan1为例对补偿电路150的补偿功能做具体说明，但本公开的实施例不限于此。

例如，本实施例提供的像素电路100实现了阈值补偿，进而可以提升包含该像素电路100的显示基板和显示装置亮度的均匀性。

实施例二

本实施例提供了另一种像素电路100，该像素电路100可用于显示基板和显示装置。例如，图3A是实施例二提供的一种像素电路100的示意性的结构图，如图3A所示，该像素电路100可以包括发光元件110、驱动元件 120、第一开关电路130、复位电路140、补偿电路150和反相器G1。例如，发光元件110、驱动元件120、第一开关电路130、复位电路140和补偿电路 150的具体实现方式可以参见实施例一，在此不再赘述。例如，实施例二提供的像素电路100中的晶体管可以均为P型晶体管，但本公开的实施例不限于此。

例如，反相器G1可以设置在第三晶体管T3的控制端与扫描控制端 Scan1之间，反相器G1可以使得施加在第三晶体管T3的控制端的信号(即，第二扫描信号)与扫描控制端Scan1提供的扫描信号处于相反的状态。例如，在扫描控制端Scan1提供的信号为高电平信号的情况下，施加在第三晶体管 T3的控制端的信号为低电平信号；又例如，在扫描控制端Scan1提供的信号为低电平信号的情况下，施加在第三晶体管T3的控制端的信号为高电平信号。需要说明的是，反相器G1可以是一种元件或者是由多个元件组成的电路，本公开的实施例对此不做具体限定。

例如，第三晶体管T3可以与第二晶体管T2和第四晶体管T4处于相反的状态；例如，在第三晶体管T3处于导通状态的情况下，第二晶体管T2 和第四晶体管T4处于截止状态。例如，在第二晶体管T2、第三晶体管T3 和第四晶体管T4均为P型晶体管的情况下，第二晶体管T2的控制端、第三晶体管T3的控制端和第四晶体管T4的控制端可以均连接至同一扫描控制端 (也即，扫描控制端Scan1)，由此可以无需设置第二扫描控制端Scan2，进而可以进一步简化像素电路100。

例如，图3B是图3A所示的像素电路100的一种示例性的驱动时序图。例如，图3A示出的像素电路100的工作方式与图2B示出的像素电路100 类似，并且图3B示出的驱动时序图与图2C示出的驱动时序图类似。例如，由于在第三晶体管T3控制端与扫描控制端Scan1之间设置了反相器G1，因此，无需设置第二扫描控制端Scan2；进而，相比于图2C示出的驱动时序图，图3B示出的驱动时序图不包含第二扫描控制端Scan2的驱动时序。例如，图3A所示的像素电路100的补偿电路150实现阈值补偿功能的具体方式可以参见实施例一，在此不再赘述。

例如，本实施例提供的像素电路的驱动元件输出的驱动电流仅与数据电压以及复位电压相关，而与驱动元件的阈值电压无关，由此实现了阈值补偿，进而可以提升包含该像素电路的显示基板和显示装置亮度的均匀性。

实施例三

本实施例提供了再一种像素电路100，该像素电路100可用于显示基板和显示装置。例如，图4A是实施例三提供的一种像素电路100的示意性的结构图，如图4A所示，该像素电路100可以包括发光元件110、驱动元件 120、第一开关电路130、复位电路140和补偿电路150。例如，发光元件110、驱动元件120、第一开关电路130、复位电路140和补偿电路150的具体实现方式与实施例一类似，对此，本实施例仅对本实施例与实施例一的区别之处进行说明，重复之处不再赘述。

例如，实施例三提供的像素电路100中的第二晶体管T2和第四晶体管 T4可以为N型晶体管。例如，第一晶体管T1、第三晶体管T3和第五晶体管T5可以均为P型晶体管，但本公开的实施例不限于此；例如，根据实际应用需求，第一晶体管T1还可以为N型晶体管。

例如，在实施例三提供的像素电路100中，由于第二晶体管T2和第四晶体管T4均为N型晶体管，相比于图2B示出的像素电路100，第二晶体管 T2的控制端和第四晶体管T4的控制端在接收到高电平信号和低电平信号的情况下分别处于导通状态和截止状态。

例如，第三晶体管T3可以与第二晶体管T2和第四晶体管T4处于相反的状态；例如，在第三晶体管T3处于导通状态的情况下，第二晶体管T2 和第四晶体管T4处于截止状态。例如，在第一晶体管T1、第三晶体管T3 和第五晶体管T5均为P型晶体管、第二晶体管T2和第四晶体管T4均为N 型晶体管的情况下，第二晶体管T2的控制端、第三晶体管T3的控制端和第四晶体管T4的控制端可以均连接至同一扫描控制端Scan1，由此可以无需设置第二扫描控制端Scan2，进而可以进一步简化像素电路100。

例如，图4B是图4A所示的像素电路100的一种示例性的驱动时序图。例如，图4A示出的像素电路100的工作方式与图2B示出的像素电路100 类似，并且图4B示出的驱动时序图与图2C示出的驱动时序图类似。由于第二晶体管T2和第四晶体管T4实现为N型晶体管且第三晶体管T3实现为 P型晶体管，因此，可以无需设置第二扫描控制端Scan2；进而，相比于图 2C示出的驱动时序图，图3B示出的驱动时序图不包含第二扫描控制端Scan2 的驱动时序。例如，图4A所示的像素电路100的补偿电路150实现阈值补偿功能的具体方式可以参见实施例一，在此不再赘述。

例如，图4C是图4A所示的像素电路100的另一种示例性的驱动时序图。例如，图4C示出的驱动时序图与图4B示出的驱动时序图类似；例如，相比于图4B示出的驱动时序图，在图4C示出的驱动时序图中，驱动电压控制端SW可以在复位阶段S1先向第一晶体管T1的控制端提供导通信号一定时长后(例如，低电平信号)，向第一晶体管T1的控制端提供截止信号(例如，高电平信号)；在此种情况下，第一晶体管T1仅在复位阶段S1的部分时间内处于导通状态，因此可以使得存储电容Cst第二端(也即，第三节点 C)的电压增加至驱动电压V_dd前停止充电，以使得在复位阶段S1结束时，第三节点C的电压小于驱动电压V_dd且大于V_data+|Vth|，由此可以缩短阈值补偿阶段S2中第五晶体管T5的放电时间，进而可以提升包含该像素电路100的显示基板和显示装置的显示效果。

需要说明的是，在图2C和图3B示出的驱动时序图中，在复位阶段S1，驱动电压控制端SW也可以先向第一晶体管T1的控制端提供导通信号(例如，低电平信号)，然后向第一晶体管T1的控制端提供截止信号(例如，高电平信号)，进而可以提升包含图2B或/和图3A示出的像素电路的显示基板和显示装置的显示效果。

例如，对于图4C示出的驱动时序图，驱动电压控制端SW在复位阶段 S1向第一晶体管T1的控制端提供使第一晶体管T1导通的信号时长可以根据实验测定，即可以控制在S1阶段中低电平信号持续的时长，但本公开的实施例不限于此。

例如，本实施例提供的像素电路的驱动元件输出的驱动电流仅与数据电压以及复位电压相关，而与驱动元件的阈值电压无关，由此实现了阈值补偿，进而可以提升包含该像素电路的显示基板和显示装置亮度的均匀性。

对于本公开实施例的像素电路根据需要还可以添加其他部件，例如，可以在发光元件和驱动电路之间设置发光控制电路，该发光控制电路的第一端连接驱动电路，第二端连接发光元件，而控制端配置为接收发光控制信号，由此可根据需要将发光元件与驱动电路断开或连接，以避免发光元件在非必要情况下发光，这样可以提高采用该像素电路的显示装置的对比度，降低能耗。该发光控制电路例如为开关电路，例如为晶体管，并且可以为N型晶体管或P型晶体管。

本公开的至少一个实施例还提供了一种显示基板和一种显示装置，该显示基板包括本公开任一实施例提供的像素电路；该显示基板包括本公开任一实施例提供的像素电路或显示基板。下面通过实施例四对根据本公开实施例的显示基板和显示装置进行说明，但本公开的实施例不限于实施例四提供的显示基板和显示装置。

实施例四

本实施例提供了一种显示基板10。例如，如图5所示，该显示基板10 可以包括多个像素电路，该多个像素电路可以是本公开任一实施例提供的像素电路100。该多个像素电路可以按阵列布置，但本公开的实施例不限于此。

例如，该显示基板还可以包括相互交叉(例如，垂直)设置的多条扫描信号线(例如，栅线)和多条数据线，以及与扫描信号线平行设置的多条电压控制线。例如，每个像素电路与对应扫描信号线和对应的数据线相连接，例如，每个像素电路的扫描控制端可以与对应的扫描信号线相连接，每个像素电路的数据电源端可以与对应的数据线相连接，每个像素电路的电压控制端可以与对应的电压控制线相连接。例如，在多个像素电路按阵列布置的情况下，位于像素电路阵列的每一行的像素电路可以与同一扫描信号线相连接，位于像素电路阵列的每一行的像素电路可以与同一电压控制线相连接，位于像素电路阵列的每一列的像素电路可以与同一数据线相连接，但本公开的实施例不限于此。

例如，本实施例还提供了一种显示装置20。例如，如图5所示，该显示装置20可以包括本公开任一实施例提供的像素电路100或者本公开任一实施例提供的显示基板10。

需要说明的是，对于该显示基板10和显示装置20的其它必不可少的组成部分(例如薄膜晶体管控制装置、图像数据编码/解码装置、行扫描驱动器、列扫描驱动器、时钟电路等)可以采用适用的常规部件，这些是本领域的普通技术人员所应该理解的，在此不做赘述，也不应作为对本实用新型的限制。

本实施例提供的显示基板和显示装置可以实现阈值补偿，进而可以提升该显示基板和显示装置亮度的均匀性。

显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

以上所述仅是本实用新型的示范性实施方式，而非用于限制本实用新型的保护范围，本实用新型的保护范围由所附的权利要求确定。

Claims (14)

1.一种像素电路，其特征在于，所述像素电路包括：

发光元件、驱动元件、第一开关电路、复位电路和补偿电路；

所述驱动元件与所述发光元件连接且配置为驱动所述发光元件发光；

所述第一开关电路配置为在扫描信号的控制下将数据电压施加至所述驱动元件；

所述复位电路与所述补偿电路连接，且配置为在所述扫描信号的控制下将复位信号施加至所述补偿电路；

所述补偿电路配置为对所述驱动元件进行补偿，以使所述驱动元件输出的信号与所述驱动元件的阈值特性无关。

2.根据权利要求1所述的像素电路，其特征在于，

所述复位信号为复位电压；

所述驱动元件输出的信号为驱动电流；以及

所述补偿电路还配置为使所述驱动元件输出的信号与所述数据电压以及所述复位信号相关。

3.根据权利要求1或2所述的像素电路，其特征在于，所述像素电路还包括控制电路，

所述控制电路与所述驱动元件和所述补偿电路连接，并且配置为根据控制信号将驱动信号施加至所述驱动元件和所述补偿电路。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括第一节点、第二节点和第三节点，

所述控制电路包括第一晶体管；

所述第一晶体管的控制端配置为接收控制信号；

所述第一晶体管的第一端配置为接收所述驱动信号；

所述第一晶体管的第二端连接到所述第三节点。

5.根据权利要求4所述的像素电路，其特征在于，

所述补偿电路包括存储电容和第二开关电路；

所述第二开关电路配置为根据第二扫描信号控制所述存储电容是否与所述驱动元件的控制端连接。

6.根据权利要求5所述的像素电路，其特征在于，

所述存储电容的第一端连接到所述第二节点，所述存储电容的第二端连接到所述第三节点；

所述第二开关电路包括第三晶体管，所述第三晶体管的控制端配置为接收第二扫描信号，所述第三晶体管的第一端连接到所述第二节点，所述第三晶体管的第二端连接到所述第一节点。

7.根据权利要求6所述的像素电路，其特征在于，

所述复位电路包括第二晶体管；

所述第二晶体管的控制端配置为接收所述扫描信号；

所述第二晶体管的第一端配置为接收所述复位信号；

所述第二晶体管的第二端连接到所述第二节点。

8.根据权利要求7所述的像素电路，其特征在于，

所述第一开关电路包括第四晶体管，所述第四晶体管的控制端配置为接收所述扫描信号，所述第四晶体管的第一端配置为接收所述数据电压，所述第四晶体管的第二端连接到所述第一节点；

所述驱动元件包括第五晶体管，所述第五晶体管的控制端配置为所述驱动元件的控制端，且配置为连接到所述第一节点,所述数据电压被施加至所述驱动元件的控制端；所述第五晶体管的第一端连接到所述第三节点，所述第五晶体管的第二端连接到所述发光元件的第一端。

9.根据权利要求8所述的像素电路，其特征在于，

所述发光元件为有机电致发光元件，所述发光元件的第二端连接到第二电源端。

10.根据权利要求9所述的像素电路，其特征在于，

所述第一晶体管、所述第三晶体管和所述第五晶体管为P型晶体管。

11.根据权利要求10所述的像素电路，其特征在于，

所述第二晶体管和所述第四晶体管为N型晶体管；

所述第二晶体管、所述第三晶体管和所述第四晶体管的控制端连接至同一扫描控制端。

12.根据权利要求10所述的像素电路，其特征在于，所述像素电路还包括反相器，

所述反相器设置在所述第三晶体管的控制端与扫描控制端之间；

所述第二晶体管和所述第四晶体管为P型晶体管；

所述第二晶体管、所述第三晶体管和所述第四晶体管的控制端连接至同一扫描控制端。

13.一种显示基板，其特征在于，所述显示基板包括如权利要求1-12任一所述的像素电路。

14.一种显示装置，其特征在于，所述显示装置包括如权利要求1-12任一所述的像素电路或者如权利要求13所述的显示基板。