CN208922723U - 像素电路和显示装置 - Google Patents

Abstract

本实用新型提供一种像素电路和显示装置。所述像素电路包括发光元件、驱动电路和数据写入电路，所述驱动电路与所述发光元件耦接，配置成根据数据电压驱动所述发光元件发光；所述数据写入电路包括N个相互并联的数据写入子电路；N为大于1的整数；所述数据写入子电路分别与数据电压输入端和所述驱动电路耦接，所述数据写入子电路配置成在数据写入阶段控制所述数据电压输入端与所述驱动电路连通。本实用新型提供至少两个充电通道，提升充电速度，以快速充电，使得像素充电充足，改善画面显示异常的现象。

Description

像素电路和显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路和显示装置。

背景技术

在穿戴显示产品、小尺寸AMOLED(Active-matrix organic light emittingdiode，有源矩阵有机发光二极管)显示产品中，为了节约数据线路，常通过一条数据线路为多个像素电路提供数据电压，也即多个像素电路复用一条数据线，复用比例越高，当数据线路打开时，为每个像素电路充电的时间就越短，同时由于像素电路本身的RC(阻容)loading(负载)问题，会导致充电速度减慢，导致像素充电不足，使得显示画面异常。

实用新型内容

本实用新型的主要目的在于提供一种像素电路和显示显示装置，解决现有技术中由于通过数据电压为驱动电路充电的时间不足而导致的显示画面异常的问题。

为了达到上述目的，本实用新型提供了一种像素电路，包括发光元件，所述像素电路还包括驱动电路和数据写入电路，

所述驱动电路与所述发光元件耦接，配置成根据数据电压驱动所述发光元件发光；

所述数据写入电路包括N个相互并联的数据写入子电路；N为大于1的整数；

所述数据写入子电路分别与数据电压输入端和所述驱动电路耦接，配置成在数据写入阶段，控制所述数据电压输入端与所述驱动电路连通。

实施时，第n数据写入子电路包括第n数据写入晶体管；n为小于或等于N的正整数；

所述第n数据写入晶体管的控制极与栅线耦接，所述第n数据写入晶体管的第一极与所述数据电压输入端耦接，所述第n数据写入晶体管的第二极与所述驱动电路耦接。

实施时，本实用新型所述的像素电路还包括数据复用电路；

所述数据复用电路分别与数据复用控制端、数据线和所述数据电压输入端耦接，配置成在所述数据复用控制端的控制下，控制所述数据电压输入端与所述数据线之间连通。

实施时，所述数据复用电路包括数据复用晶体管；所述数据复用晶体管的控制极与所述数据复用控制端耦接，所述数据复用晶体管的第一极与所述数据线耦接，所述数据复用晶体管的第二极与所述数据电压输入端耦接。

实施时，所述驱动电路包括驱动晶体管和存储电容；

所述驱动晶体管的控制极与所述存储电容的第一端耦接，所述驱动晶体管的第一极分别与电源电压端和所述存储电容的第二端耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接；

所述数据写入子电路的第二端与所述驱动晶体管的第一极耦接；

所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动晶体管的第一极连通。

实施时，所述像素驱动电路还包括补偿控制晶体管，所述补偿控制晶体管的控制极与栅线耦接，所述补偿控制晶体管的第一极与所述驱动晶体管的控制极耦接，所述补偿控制晶体管的第二极与所述驱动晶体管的第二极耦接。

实施时，所述驱动电路包括驱动晶体管和存储电容；

所述驱动晶体管的控制极与所述存储电容的第一端耦接，所述驱动晶体管的第一极与电源电压端耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接；

所述存储电容的第二端与所述第一电压端或所述驱动晶体管的第一极耦接；

所述数据写入子电路的第二端与所述驱动晶体管的控制极耦接；

所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动晶体管的控制极连通。

实施时，本实用新型所述的像素电路还包括发光控制电路；

所述发光控制电路分别与所述驱动晶体管的第一极、所述电源电压端、所述驱动晶体管的第二极和所述第一电压端耦接，配置成在发光阶段控制所述驱动晶体管的第一极与所述电源电压端连通，并控制所述驱动晶体管的第二极和所述第一电压端连通。

实施时，所述发光元件包括有机发光二极管，所述有机发光二极管的阳极为所述发光元件的第一极，所述有机发光二极管的阴极为所述发光元件的第二极。

本实用新型还提供了一种显示装置，包括多行多列上述的像素电路。

与现有技术相比，本实用新型所述的像素电路和显示装置中的数据写入电路包括至少两个相互并联的数据写入子电路，以提供至少两个充电通道，提升充电速度，以快速充电，使得像素充电充足，改善画面显示异常的现象。

附图说明

图1是一条数据线被三列像素电路复用的各控制信号的波形图；

图2是本实用新型实施例所述的像素电路的结构图；

图3是本实用新型另一实施例所述的像素电路的结构图；

图4是本实用新型又一实施例所述的像素电路的结构图；

图5是本实用新型再一实施例所述的像素电路的结构图；

图6是本实用新型所述的像素电路的第一具体实施例的电路图；

图7是本实用新型所述的像素电路的第一具体实施例的工作时序图；

图8是本实用新型所述的像素电路的第二具体实施例的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本实用新型实施例所述的像素电路，包括发光元件，所述像素电路还包括驱动电路和数据写入电路，

所述驱动电路与所述发光元件耦接，配置成根据数据电压驱动所述发光元件发光；

所述数据写入电路包括N个相互并联的数据写入子电路；N为大于1的整数；

所述数据写入子电路分别与数据电压输入端和所述驱动电路耦接，所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动电路之间连通。

本实用新型实施例所述的像素电路中的数据写入电路包括至少两个相互并联的数据写入子电路，以提供至少两个充电通道，提升充电速度，以快速充电，使得像素充电充足，改善画面显示异常的现象。

在穿戴显示产品、小尺寸AMOLED(Active-matrix organic light emittingdiode，有源矩阵有机发光二极管)显示产品中，为了节约数据线路，常通过一条数据线路为多个像素电路提供数据电压，也即多个像素电路复用一条数据线，复用比例越高，当数据线路打开时，为每个像素电路充电的时间就越短，同时由于像素电路本身的RC(阻容)loading(负载)问题，会导致充电速度减慢，导致像素充电不足，使得显示画面异常，基于此，本实用新型实施例提供了一种能够快速充电的像素电路，增设至少一条充电通路，以提升充电速度。在具体实施时，可以根据实际充电速度需求，设定充电通路的条数(也即设置所述数据写入电路包括的数据写入子电路的个数)。

如图1所示，假设一条数据线被三列像素电路复用，在一显示周期H内，当第一控制信号Switch1为低电平时，第一列像素电路与该数据线导通，当第二控制信号Switch2为低电平时，第二列像素电路与该数据线导通，当第三控制信号Switch3为低电平时，第三列像素电路与该数据线导通；对于特定的分辨率显示，显示周期H持续的时间固定，所有的像素电路要在一个显示周期H内充电完成，对于每一列的像素电路的充电时间为各控制信号持续为低电平的时间，数据线复用比例越高，充电时间越短。

如图2所示，本实用新型实施例所述的像素电路，包括发光元件EL、驱动电路11和数据写入电路12，其中，

所述驱动电路11与所述发光元件EL耦接，配置成根据数据电压Vdata驱动所述发光元件EL发光；

所述数据写入电路12包括相互并联的第一数据写入子电路121和第二数据写入子电路122；

所述第一数据写入子电路121的控制端与栅线Gate耦接，所述第一数据写入子电路121的第一端与数据电压输入端DI耦接，所述第一数据写入子电路121的第二端与所述驱动电路11耦接，所述第一数据写入子电路121配置成在数据写入阶段，在所述栅线Gate的控制下，控制所述数据电压输入端DI与所述驱动电路11连通；

所述第二数据写入子电路122的控制端与栅线Gate耦接，所述第二数据写入子电路122的第一端与数据电压输入端DI耦接，所述第二数据写入子电路122的第二端与所述驱动电路11耦接，所述第二数据写入子电路121配置成在所述数据写入阶段，在所述栅线Gate的控制下，控制所述数据电压输入端DI与所述驱动电路11连通；

所述数据电压输入端DI用于输入数据电压Vdata。

本实用新型如图2所示的像素电路的实施例在工作时，在Gate的控制下，第一数据写入子电路121和第二数据写入子电路122同时导通，以提供两条为驱动电路11充电的充电通路。

在图2所示的实施例中，以N等于2为例说明，在实际操作时，N也可以为大于2的正整数。

在具体实施时，第n数据写入子电路可以包括第n数据写入晶体管；n为小于或等于N的正整数；

所述第n数据写入晶体管的控制极与所述栅线耦接，所述第n数据写入晶体管的第一极与所述数据电压输入端耦接，所述第n数据写入晶体管的第二极与所述驱动电路耦接。

在图2所示的像素电路的实施例的基础上，如图3所示，所述第一数据写入子电路121包括第一数据写入晶体管T4，所述第二数据写入子电路122包括第二数据写入晶体管T4’；

T4的栅极与栅线Gate耦接，T4的漏极与所述驱动电路121耦接，T4的源极与所述数据电压输入端DI耦接；

T4’的栅极与所述栅线Gate耦接，T4’的漏极与所述驱动2电路121耦接，T4’的源极与所述数据电压输入端DI耦接。

在图3所示的实施例中，T4和T4’都为n型TFT(薄膜晶体管)，但不以此为限，在实际操作时，如上晶体管也可以被替换为p型晶体管。

本实用新型如图3所示的像素电路的实施例在工作时，当Gate输出高电平时，T4和T4’同时导通，以提供两条为驱动电路11充电的充电通路。

具体的，本实用新型实施例所述的像素电路还可以包括数据复用电路；

所述数据复用电路的控制端分别与数据复用控制端、数据线和所述数据电压输入端耦接，所述数据复用电路配置成在所述数据复用控制端的控制下，控制所述数据电压输入端与所述数据线之间连通。

在具体实施时，本实用新型实施例所述的像素电路还包括数据复用电路，以能够对数据线进行复用。

在图2所示的像素电路的实施例的基础上，如图4所示，本实用新型实施例所述的像素电路还包括数据复用电路13；

所述数据复用电路13的控制端与数据复用控制端Switch耦接，所述数据复用电路13的第一端与数据线Data耦接，所述数据复用电路13的第二端与所述数据电压输入端DI耦接，所述数据复用电路13配置成在所述数据复用控制端Switch的控制下，控制所述数据电压输入端DI与所述数据线Data之间连通。

在实际操作时，所述数据复用电路13还可以与其他像素电路包括的数据电压输入端耦接，以将该数据线Data上的数据电压分时输入位于不同列的像素电路。

具体的，所述数据复用电路可以包括数据复用晶体管；所述数据复用晶体管的控制极与所述数据复用控制端耦接，所述数据复用晶体管的第一极与所述数据线耦接，所述数据复用晶体管的第二极与所述数据电压输入端耦接。

在图4所示的像素电路的实施例的基础上，如图5所示，所述数据复用电路13包括数据复用晶体管TS；

所述数据复用晶体管TS的栅极与所述数据复用控制端Switch耦接，所述数据复用晶体管TS的漏极与所述数据线Data耦接，所述数据复用晶体管TS的源极与所述数据电压输入端DI耦接

在图5所示的实施例中，TS为p型TFT，但不以此为限。在实际操作时，TS也可以被替换为n型晶体管。

本实用新型如图5所示的像素电路的实施例在工作时，当Switch输出低电平时，TS打开，以使得所述数据线Data与所述数据电压输入端DI之间导通，Data将数据电压Vdata写入所述数据电压输入端DI。

在具体实施时，所述发光元件可以包括有机发光二极管，所述有机发光二极管的阳极为所述发光元件的第一极，所述有机发光二极管的阴极为所述发光元件的第二极。

根据一种具体实施方式，所述驱动电路可以包括驱动晶体管和存储电容；

所述驱动晶体管的控制极与所述存储电容的第一端耦接，所述驱动晶体管的第一极分别电源电压端与所述存储电容的第二端耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接；

所述数据写入子电路的第二端与所述驱动晶体管的第一极耦接；

所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动晶体管的第一极连通。

在实际操作时，所述第一电压端可以为低电压端或地端，但不以此为限。

具体的，所述像素驱动电路还可以包括补偿控制晶体管，所述补偿控制晶体管的控制极与栅线耦接，所述补偿控制晶体管的第一极与所述驱动晶体管的控制极耦接，所述补偿控制晶体管的第二极与所述驱动晶体管的第二极耦接。

根据另一种具体实施方式，所述驱动电路可以包括驱动晶体管和存储电容；

所述驱动晶体管的控制极与所述存储电容的第一端耦接，所述驱动晶体管的第一极与电源电压端耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接；

所述存储电容的第二端与所述第一电压端或所述驱动晶体管的第一极耦接；

所述数据写入子电路的第二端与所述驱动晶体管的控制极耦接；

所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动晶体管的控制极连通。

具体的，本实用新型实施例所述的像素电路还可以包括发光控制电路；

所述发光控制电路分别与所述驱动晶体管的第一极、所述电源电压端、所述驱动晶体管的第二极和所述第一电压端耦接，配置成在发光阶段，控制所述驱动晶体管的第一极与所述电源电压端连通，并控制所述驱动晶体管的第二极和所述第一电压端连通。

在具体实施时，所述发光元件可以包括有机发光二极管，所述有机发光二极管的阳极为所述发光元件的第一极，所述有机发光二极管的阴极为所述发光元件的第二极。

下面通过两具体实施例来说明本实用新型所述的像素电路。

如图6所示，在本实用新型所述的像素电路的第一具体实施例包括有机发光二极管OLED、驱动电路11、数据写入电路12和发光控制电路；本实用新型所述的像素电路的第一具体实施例还包括补偿控制晶体管T2；

所述驱动电路11包括驱动晶体管DTFT和存储电容Cs；所述发光控制电路包括第一发光控制晶体管T5和第二发光控制晶体管T6；

所述驱动晶体管DTFT的栅极与所述存储电容Cs的第一端耦接，所述驱动晶体管DTFT的源极与所述存储电容Cs的第二端耦接，所述有机发光二极管OLED的阴极与低电压端耦接；

T5的栅极和T6的栅极都与发光控制线EM耦接，T5的漏极与电源电压端耦接，T5的源极与DTFT的源极耦接；

T6的漏极与DTFT的漏极耦接，T6的源极与OLED的阳极耦接；

所述电源电压端用于输入电源电压VDD，所述低电压端用于输入低电压VSS；

T4的栅极和T4’的栅极都与栅线Gate耦接，T4的源极和T4’的源极都与数据电压输入端DI耦接；

所述第一数据写入晶体管T4的漏极和所述第二数据写入晶体管T4’的源极都与所述驱动晶体管DTFT的源极耦接；

所述补偿控制晶体管T2的栅极与所述栅线Gate耦接，所述补偿控制晶体管T2的漏极与所述驱动晶体管DTFT的栅极耦接，所述补偿控制晶体管T2的源极与所述驱动晶体管DTFT的漏极耦接。

在图6所示的像素电路的第一具体实施例中，DTFT为p型晶体管，T2、T4、T4’、T5和T6都为n型晶体管，但不以此为限。

如图7所示，本实用新型如图6所示的像素电路的第一具体实施例在工作时，

在数据写入阶段S1，EM输入低电平，Gate输入高电平，T2、T4和T4’都导通，T5和T6关闭，由数据电压写入端DI输入数据电压Vdata，T4和T4’导通，以形成两条对存储电容Cs充电的通路，提升充电速度，DTFT打开，以提升DTFT的栅极的电位，直至DTFT的栅极的电位提升至Vdata+Vth，Vth为DTFT的阈值电压，DTFT关闭；

在发光阶段S2，EM输入高电平，Gate输入低电平，T2、T4和T4’都关闭，T5和T6打开，DTFT导通以驱动OLED发光。

如图8所示，本实用新型所述的像素电路的第二具体实施例包括有机发光二极管OLED、驱动电路11、数据写入电路12和发光控制电路；

所述驱动电路11包括驱动晶体管DTFT和存储电容Cs；所述发光控制电路包括第一发光控制晶体管T5和第二发光控制晶体管T6；

所述驱动晶体管DTFT的栅极与所述存储电容Cs的第一端耦接，所述有机发光二极管的阴极接入低电压VSS；

所述存储电容Cs的第二端接入低电压VSS；

T5的栅极和T6的栅极都与发光控制线EM耦接，T5的漏极与电源电压端耦接，T5的源极与DTFT的漏极耦接；

T6的漏极与DTFT的源极耦接，T6的源极与OLED的阳极耦接；

所述电源电压端用于输入电源电压VDD，所述低电压端用于输入低电压VSS；

T4的栅极和T4’的栅极都与栅线Gate耦接，T4的源极和T4’的源极都与数据电压输入端DI耦接；

T4的漏极和T4’的源极都与所述驱动晶体管DTFT的栅极耦接。

在图8所示的像素电路的第二具体实施例中，所有的晶体管都为n型晶体管，但不以此为限。

本实用新型实施例所述的显示装置包括多行多列上述的像素电路。

本实用新型实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种像素电路，包括发光元件，其特征在于，所述像素电路还包括驱动电路和数据写入电路；

所述驱动电路与所述发光元件耦接，配置成根据数据电压驱动所述发光元件发光；

所述数据写入电路包括N个相互并联的数据写入子电路；N为大于1的整数；

所述数据写入子电路分别与数据电压输入端和所述驱动电路耦接，配置成在数据写入阶段，控制所述数据电压输入端与所述驱动电路连通。

2.如权利要求1所述的像素电路，其特征在于，第n数据写入子电路包括第n数据写入晶体管；n为小于或等于N的正整数；

所述第n数据写入晶体管的控制极与栅线耦接，所述第n数据写入晶体管的第一极与所述数据电压输入端耦接，所述第n数据写入晶体管的第二极与所述驱动电路耦接。

3.如权利要求1所述的像素电路，其特征在于，还包括数据复用电路；

所述数据复用电路分别与数据复用控制端、数据线和所述数据电压输入端耦接，配置成在所述数据复用控制端的控制下，控制所述数据电压输入端与所述数据线之间连通。

4.如权利要求3所述的像素电路，其特征在于，所述数据复用电路包括数据复用晶体管；所述数据复用晶体管的控制极与所述数据复用控制端耦接，所述数据复用晶体管的第一极与所述数据线耦接，所述数据复用晶体管的第二极与所述数据电压输入端耦接。

5.如权利要求1所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管和存储电容；

所述驱动晶体管的控制极与所述存储电容的第一端耦接，所述驱动晶体管的第一极分别与电源电压端和所述存储电容的第二端耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接；

所述数据写入子电路的第二端与所述驱动晶体管的第一极耦接；

所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动晶体管的第一极连通。

6.如权利要求5所述的像素电路，其特征在于，所述像素驱动电路还包括补偿控制晶体管，所述补偿控制晶体管的控制极与栅线耦接，所述补偿控制晶体管的第一极与所述驱动晶体管的控制极耦接，所述补偿控制晶体管的第二极与所述驱动晶体管的第二极耦接。

7.如权利要求1所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管和存储电容；

所述驱动晶体管的控制极与所述存储电容的第一端耦接，所述驱动晶体管的第一极与电源电压端耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接；

所述存储电容的第二端与所述第一电压端或所述驱动晶体管的第一极耦接；

所述数据写入子电路的第二端与所述驱动晶体管的控制极耦接；

所述数据写入子电路配置成在数据写入阶段，控制所述数据电压输入端与所述驱动晶体管的控制极连通。

8.如权利要求5至7中任一权利要求所述的像素电路，其特征在于，还包括发光控制电路；

所述发光控制电路分别与所述驱动晶体管的第一极、所述电源电压端、所述驱动晶体管的第二极和所述第一电压端耦接，配置成在发光阶段控制所述驱动晶体管的第一极与所述电源电压端连通，并控制所述驱动晶体管的第二极和所述第一电压端连通。

9.如权利要求1至7中任一权利要求所述的像素电路，其特征在于，所述发光元件包括有机发光二极管，所述有机发光二极管的阳极为所述发光元件的第一极，所述有机发光二极管的阴极为所述发光元件的第二极。

10.一种显示装置，其特征在于，包括多行多列如权利要求1至9中任一权利要求所述的像素电路。