CN110246459A - 像素电路及其驱动方法、显示面板及显示装置 - Google Patents

像素电路及其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN110246459A
CN110246459A CN201910535904.7A CN201910535904A CN110246459A CN 110246459 A CN110246459 A CN 110246459A CN 201910535904 A CN201910535904 A CN 201910535904A CN 110246459 A CN110246459 A CN 110246459A
Authority
CN
China
Prior art keywords
circuit
driving
signal
light
emitting component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910535904.7A
Other languages
English (en)
Other versions
CN110246459B (zh
Inventor
王峥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910535904.7A priority Critical patent/CN110246459B/zh
Publication of CN110246459A publication Critical patent/CN110246459A/zh
Priority to PCT/CN2020/087812 priority patent/WO2020253398A1/zh
Application granted granted Critical
Publication of CN110246459B publication Critical patent/CN110246459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素电路及其驱动方法、显示面板及显示装置。该像素电路包括第一驱动电路和第二驱动电路。第一驱动电路配置为根据数据信号产生驱动第一发光元件发光的第一驱动电流，第二驱动电路配置为根据控制信号产生驱动第二发光元件发光的第二驱动电流。控制信号根据数据信号得到且不同于数据信号。该像素电路可以根据数据信号的不同选择性地使第二发光元件发光或不发光，以使第二发光元件配合第一发光元件，以共同显示数据信号对应的灰阶，从而，在包括该像素电路的显示面板及显示装置进行低灰阶显示时，可以减小电学噪声对显示画面的影响，进而改善显示效果。

Description

像素电路及其驱动方法、显示面板及显示装置
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示面板及显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板具有厚度薄、重量轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点，在手机、平板电脑、数码相机等显示领域的应用越来越广泛。
发明内容
本公开至少一实施例提供一种像素电路，包括第一驱动电路和第二驱动电路，其中，所述第一驱动电路配置为根据数据信号产生驱动第一发光元件发光的第一驱动电流，所述第二驱动电路配置为根据控制信号产生驱动第二发光元件发光的第二驱动电流，所述控制信号根据所述数据信号得到且不同于所述数据信号。
例如，本公开一些实施例提供的像素电路，还包括电压调节电路，其中，所述电压调节电路配置为根据所述数据信号产生所述控制信号。
例如，在本公开一些实施例提供的像素电路中，所述电压调节电路包括第一开关晶体管，所述第一开关晶体管的栅极和第一极均与所述第一驱动电路的控制端连接，所述第一开关晶体管的第二极与所述第二驱动电路的控制端连接，以形成二极管结构。
例如，在本公开一些实施例提供的像素电路中，所述电压调节电路包括二极管，所述二极管的第一极与所述第一驱动电路的控制端连接，所述二极管的第二极与所述第二驱动电路的控制端连接。
例如，本公开一些实施例提供的像素电路，还包括所述第一发光元件，其中，所述第一发光元件的第一极与第一电源端连接以接收第一电源电压，所述第一驱动电路包括第一驱动晶体管，所述第一驱动晶体管的栅极作为所述第一驱动电路的控制端，所述第一驱动晶体管的第一极与所述第一发光元件的第二极连接，所述第一驱动晶体管的第二极与第二电源端连接以接收第二电源电压。
例如，本公开一些实施例提供的像素电路，还包括所述第二发光元件，其中，所述第二发光元件的第一极与所述第一电源端连接以接收所述第一电源电压，所述第二驱动电路包括第二驱动晶体管，所述第二驱动晶体管的栅极作为所述第二驱动电路的控制端，所述第二驱动晶体管的第一极与所述第二发光元件的第二极连接，所述第二驱动晶体管的第二极与所述第二电源端连接以接收所述第二电源电压。
例如，本公开一些实施例提供的像素电路，还包括输入电路，其中，所述输入电路配置为响应于第一扫描信号将所述数据信号施加至所述第一驱动电路的控制端。
例如，在本公开一些实施例提供的像素电路中，所述输入电路包括第二开关晶体管，所述第二开关晶体管的栅极与第一扫描信号端连接以接收所述第一扫描信号，所述第二开关晶体管的第一极与数据信号端连接以接收所述数据信号，所述第一开关晶体管的第二极与所述第一驱动电路的控制端连接。
例如，本公开一些实施例提供的像素电路，还包括第一存储电路和第一复位电路，其中，所述第一存储电路配置为存储所述数据信号，所述第一复位电路配置为响应于第二扫描信号对所述第一驱动电路的控制端进行复位。
例如，在本公开一些实施例提供的像素电路中，所述第一存储电路包括第一存储电容，所述第一复位电路包括第三开关晶体管，所述第一存储电容的第一端与所述第一驱动电路的控制端耦接，所述第一存储电容的第二端与所述第二驱动电路的控制端耦接，所述第三开关晶体管的栅极与第二扫描信号端连接以接收所述第二扫描信号，所述第三开关晶体管的第一极与所述第一驱动电路的控制端连接，所述第三开关晶体管的第二极与所述第二驱动电路的控制端连接；或者，所述第一存储电容的第一端与所述第一驱动电路的控制端耦接，所述第一存储电容的第二端与第二电源端连接，所述第三开关晶体管的栅极与第二扫描信号端连接以接收所述第二扫描信号，所述第三开关晶体管的第一极与所述第一驱动电路的控制端连接，所述第三开关晶体管的第二极与所述第二电源端连接。
例如，本公开一些实施例提供的像素电路，还包括第二存储电路和第二复位电路，其中，所述第二存储电路配置为存储所述控制信号，所述第二复位电路配置为响应于第二扫描信号对所述第二驱动电路的控制端进行复位。
例如，在本公开一些实施例提供的像素电路中，所述第二存储电路包括第二存储电容，所述第二复位电路包括第四开关晶体管，所述第二存储电容的第一端与所述第二驱动电路的控制端耦接，所述第二存储电容的第二端与第二电源端连接，所述第四开关晶体管的栅极与第二扫描信号端连接以接收所述第二扫描信号，所述第四开关晶体管的第一极与所述第二驱动电路的控制端连接，所述第四开关晶体管的第二极与所述第二电源端连接。
例如，在本公开一些实施例提供的像素电路中，所述数据信号的电平范围包括第一范围和第二范围，当所述数据信号的电平处于所述第一范围时，所述第一驱动电流大于零，所述第二驱动电流等于零，当所述数据信号的电平处于所述第二范围时，所述第一驱动电流和所述第二驱动电流均大于零。
例如，在本公开一些实施例提供的像素电路中，所述第一发光元件和所述第二发光元件的发光颜色相同，所述第一发光元件的发光区的面积小于所述第二发光元件的发光区的面积。
本公开至少一实施例还提供一种显示面板，包括阵列排布的多个子像素，其中，每个所述子像素包括本公开任一实施例提供的像素电路。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的显示面板。
本公开至少一实施例还提供一种对应于本公开任一实施例提供的像素电路的驱动方法，包括：为所述像素电路提供所述数据信号，以使所述第一发光元件和所述第二发光元件共同显示所述数据信号对应的待显示的灰阶。
例如，在本公开一些实施例提供的驱动方法中，所述待显示的灰阶的灰阶范围包括第一灰阶范围和第二灰阶范围，所述数据信号的电平范围包括第一范围和第二范围；当所述待显示的灰阶处于所述第一灰阶范围内时，为所述像素电路提供位于所述第一范围内的所述数据信号，使所述第一发光元件发光且所述第二发光元件不发光；当所述待显示的灰阶处于所述第二灰阶范围内时，为所述像素电路提供位于所述第二范围内的所述数据信号，使所述第一发光元件和所述第二发光元件均发光。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种2T1C像素电路的示意图；
图1B为另一种2T1C像素电路的示意图；
图2为本公开至少一实施例提供的一种像素电路的示意框图；
图3为本公开至少一实施例提供的另一种像素电路的示意框图；
图4为图2中所示的像素电路的一种具体实现示例的电路结构示意图；
图5为图3中所示的像素电路的一种具体实现示例的电路结构示意图；
图6为图2中所示的像素电路的另一种具体实现示例的电路结构示意图；
图7为图3中所示的像素电路的另一种具体实现示例的电路结构示意图；
图8为本公开至少一实施例提供的一种像素电路的驱动方法的信号时序图；
图9为本公开至少一实施例提供的一种显示面板的示意图；以及
图10为本公开至少一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面通过几个具体的实施例对本公开进行说明。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部(元)件的详细说明。当本公开实施例的任一部(元)件在一个以上的附图中出现时，该部(元)件在每个附图中由相同或类似的参考标号表示。
OLED显示面板中的像素电路一般采用矩阵驱动方式，根据每个子像素中是否引入开关元器件分为有源矩阵(Active Matrix，AM)驱动和无源矩阵(Passive Matrix，PM)驱动。例如，AMOLED在每一个子像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据待显示的灰阶发光。因此，AMOLED所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显示需求。同时，AMOLED在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。
AMOLED显示面板中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin-Film Transistor，TFT)和一个存储电容Cs来实现驱动OLED发光的基本功能。图1A和图1B分别示出了两种2T1C像素电路的示意图。
如图1A所示，一种2T1C像素电路包括开关晶体管T0、驱动晶体管N0以及存储电容Cs。例如，该开关晶体管T0的栅极连接扫描线以接收扫描信号Scan1，例如源极连接到数据信号线以接收数据信号Vdata，漏极连接到驱动晶体管N0的栅极；驱动晶体管N0的源极连接到第一电压端以接收第一电压Vdd(高电压)，漏极连接到OLED的正极端；存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第一电压端；OLED的负极端连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。
该2T1C像素电路的驱动方式是将子像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过扫描线施加扫描信号Scan1以开启开关晶体管T0时，数据驱动电路通过数据信号线输入的数据信号Vdata将经由开关晶体管T0对存储电容Cs充电，由此将数据信号Vdata存储在存储电容Cs中，且此存储的数据信号Vdata控制驱动晶体管N0的导通程度，由此控制流过驱动晶体管N0以驱动OLED发光的电流大小，即此电流决定该子像素发光的灰阶。在图1A所示的2T1C像素电路中，开关晶体管T0为N型晶体管而驱动晶体管N0为P型晶体管。
如图1B所示，另一种2T1C像素电路也包括开关晶体管T0、驱动晶体管N0以及存储电容Cs，但是其连接方式略有改变，且驱动晶体管N0为N型晶体管。图1B的像素电路相对于图1A的变化之处包括：OLED的正极端连接到第一电压端以接收第一电压Vdd(高电压)，而负极端连接到驱动晶体管N0的漏极，驱动晶体管N0的源极连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第二电压端。该2T1C像素电路的工作方式与图1A所示的像素电路基本相同，这里不再赘述。
此外，对于图1A和图1B所示的像素电路，开关晶体管T0不限于N型晶体管，也可以为P型晶体管，由此控制其导通或截止的扫描信号Scan1的极性进行相应地改变即可。
在实际应用中，在上述2T1C像素电路的基础上，像素电路还可以包括补偿晶体管、复位晶体管、感测晶体管等以相应地具有补偿功能、复位功能、感测功能等。
AMOLED显示面板通常包括阵列排布的多个子像素，每个子像素例如可以包括上述像素电路和OLED。像素电路用于产生和控制流经OLED的驱动电流以驱动OLED发光，进而使AMOLED显示面板进行显示。例如，每个子像素通常仅包括1个OLED，相应地，像素电路中通常仅包括1个驱动晶体管(参考图1A和图1B所示)。在AMOLED显示面板进行显示时，每个子像素显示的灰阶由驱动电流I(即流过驱动晶体管以驱动OLED发光的电流)的强度决定。子像素中像素电路产生的驱动电流I与(Vgs–Vth)2成正比，其中，Vgs为驱动晶体管的栅极和源极之间的电压差，Vth为驱动晶体管的阈值电压。
在研究中，本申请的发明人注意到：当像素电路中存在电学噪声(例如，数据信号Vdata的波动等)导致实际加载在驱动晶体管的栅极和源极之间的电压差偏离预期的Vgs时，假设该偏差(即Vgs的波动)为d(Vgs)，相应地，实际产生的驱动电流将会偏离预期的驱动电流I，假设该偏差(即驱动电流I的波动)为dI，可以通过简单的数学推导得到下述公式(1)：
该公式(1)表明，在电学噪声导致的Vgs的波动(即d(Vgs))不变的情况下，高灰阶显示时，驱动电流I较大，即|Vgs-Vth|较大，从而|dI/I|较小，即驱动电流受到的影响较小；而低灰阶显示时，驱动电流I较小，即|Vgs-Vth|较小，从而|dI/I|较大，即驱动电流受到的影响较大。由此，低灰阶显示时，电学噪声导致的Vgs的波动可能会造成实际显示的灰阶偏离预期显示的灰阶，即显示不准确，从而影响显示效果。
本公开至少一实施例提供一种像素电路。该像素电路包括第一驱动电路和第二驱动电路。第一驱动电路配置为根据数据信号产生驱动第一发光元件发光的第一驱动电流，第二驱动电路配置为根据控制信号产生驱动第二发光元件发光的第二驱动电流。控制信号根据数据信号得到且不同于数据信号。
本公开的一些实施例还提供对应于上述像素电路的驱动方法、显示面板及显示装置。
本公开的实施例提供的像素电路可以根据数据信号的不同选择性地使第二发光元件发光或不发光，以使第二发光元件配合第一发光元件，以共同显示数据信号对应的灰阶，从而，在包括该像素电路的显示面板及显示装置进行低灰阶显示时，可以减小电学噪声对显示画面的影响，进而改善显示效果。
下面结合附图对本公开的一些实施例及其示例进行详细说明。
图2为本公开至少一实施例提供的一种像素电路的示意框图。例如，像素电路100可以用于AMOLED显示面板、无机发光二极管显示面板、量子点发光二极管(Quantum DotLight Emitting Diode，QLED)显示面板的子像素中。例如，如图2所示，像素电路100包括第一驱动电路110、第二驱动电路120、第一发光元件210和第二发光元件220。也就是说，第一驱动电路110、第二驱动电路120、第一发光元件210和第二发光元件220位于同一个子像素中。
例如，如图2所示，第一驱动电路110包括控制端111、第一端112和第二端113，且配置为根据数据信号产生驱动第一发光元件210发光的第一驱动电流。例如，在一些示例中，在发光阶段，第一驱动电路110可以根据包括像素电路100的子像素待显示的灰阶(不同的灰阶对应于不同的数据信号)，向第一发光元件210提供第一驱动电流以驱动第一发光元件210进行发光。
例如，待显示的灰阶的灰阶范围包括第一灰阶范围和第二灰阶范围。例如，在一些示例中，当待显示的灰阶处于第一灰阶范围内时，第一发光元件显示待显示的灰阶，即第一发光元件210的发光亮度符合待显示的灰阶的要求；当待显示的灰阶处于第二灰阶范围内时，第一发光元件210的发光亮度低于待显示的灰阶的要求，通过使第二发光元件220也发光，使得第一发光元件210和第二发光元件220共同显示待显示的灰阶，即第一发光元件210和第二发光元件220的发光亮度的叠加符合待显示的灰阶的要求。
例如，如图2所示，第二驱动电路120包括控制端121、第一端122和第二端123，且配置为根据控制信号产生驱动第二发光元件220发光的第二驱动电流。例如，该控制信号可以根据数据信号得到且不同于数据信号。例如，在一些示例中，在发光阶段，当待显示的灰阶处于第一灰阶范围内时，根据数据信号得到的控制信号不足以使第二驱动电路120向第二发光元件220提供第二驱动电流(即产生的第二驱动电流为零)，从而第二发光元件220不发光；当待显示的灰阶处于第二灰阶范围内时，根据数据信号得到的控制信号可以使第二驱动电路120向第二发光元件220提供第二驱动电流，以驱动第二发光元件220进行发光，且此时，第二发光元件220的发光亮度与第一发光元件210的发光亮度的叠加(即两者的发光亮度之和)符合待显示的灰阶的要求。
灰阶范围取决于灰阶信号，从而，灰阶范围可以具有各种形式。例如，灰阶信号可以为8位，则相应的灰阶范围为[0,255]；或者，灰阶信号可以为12位，则相应的灰阶范围为[0,4095]等。以下，以灰阶范围为[0,255]为例对灰阶范围的划分进行示例性说明，但不应视作对本公开的限制。例如，在一些示例中，第一灰阶范围为[0,n]，第二灰阶范围为(n,255]，其中0<n<255且n为整数，从而，第一灰阶范围可以定义为低灰阶范围，第二灰阶范围为可以定义为高灰阶范围。需要说明的是，n为第一灰阶范围和第二灰阶范围的分界点，其可以根据实际应用需要进行设置，以达到良好的显示效果为准，本公开的实施例对此不作限制。例如，n的取值可以为任意合适的数值，例如10、20、32、45、63等。
例如，第一发光元件210和第二发光元件220可以采用相同种类的发光二极管，例如可以采用有机发光二极管(OLED)、量子点发光二极管(QLED)、无机发光二极管等，本公开的实施例包括但不限于此。例如，第一发光元件210和第二发光元件220可以由相同或不同的材料构成，还可以通过相同的半导体工艺步骤同步地形成在显示面板的阵列基板上，本公开的实施例包括但不限于此。例如，第一发光元件210的发光区的面积小于第二发光元件220的发光区的面积。
例如，在本公开的实施例中，当显示低灰阶时，仅使第一发光元件210发光，而第二发光元件220不发光。由于第一发光元件210的发光区的面积较小，与通常的仅包含一个发光元件的像素电路相比，为了达到需要的灰阶，(在第一驱动电路110实现为N型晶体管的情形下)提供给第一发光元件210的数据信号的电压值较大，使得此时的数据信号的电压与零灰阶对应的数据信号的电压的差值较大，因此使得该像素电路100对驱动电流的控制力更强，抗干扰能力更强，灰阶显示更加准确。在第一驱动电路110实现为P型晶体管的情形下，当显示低灰阶时，提供给第一发光元件210的数据信号的电压与零灰阶对应的数据信号的电压的差值也较大，因此同样可以使该像素电路100对驱动电流的控制力更强，抗干扰能力更强，灰阶显示更加准确。
例如，如图2所示，像素电路100还可以包括电压调节电路130。该电压调节电路130配置为根据数据信号产生控制信号。例如，在一些示例中，如图2所示，电压调节电路130分别与第一驱动电路110的控制端111和第二驱动电路120的控制端121连接。例如，在一些示例中，在数据写入阶段，电压调节电路130可以根据第一驱动电路110的控制端111接收的数据信号产生控制信号，并将产生的控制信号施加至第二驱动电路120的控制端121，以在后续的发光阶段时使第二驱动电路120根据该控制信号产生驱动第二发光元件220发光的第二驱动电流。例如，在一些示例中，电压调节电路130产生的控制信号的电压值的绝对值小于数据信号的电压值的绝对值，例如控制信号的电压值和数据信号的电压值均为正且控制信号的电压值小于数据信号的电压值。
例如，如图2所示，像素电路100还可以包括输入电路140。该输入电路140配置为响应于第一扫描信号SN1将数据信号施加至第一驱动电路110的控制端111。例如，在一些示例中，在数据写入阶段，输入电路140响应于第一扫描信号SN1而导通，从而将数据信号端DATA提供的数据信号施加至第一驱动电路110的控制端111，以在后续的发光阶段时使第一驱动电路110根据该数据信号产生驱动第一发光元件210发光的第一驱动电流。
例如，如图2所示，像素电路100还可以包括第一存储电路150和第一复位电路160。第一存储电路150配置为存储数据信号，第一复位电路160配置为响应于第二扫描信号SN2对第一驱动电路110的控制端111进行复位。例如，在一些示例中，如图2所示，第一存储电路150与第一驱动电路110的控制端111连接，从而，可以在数据写入阶段存储第一驱动电路110的控制端111接收的数据信号。例如，在一些示例中，如图2所示，第一复位电路160与第一驱动电路110的控制端111连接，从而，可以在复位阶段响应于第二扫描信号SN2对第一驱动电路110的控制端111以及第一存储电路150进行复位。
例如，如图2所示，像素电路100还可以包括第二存储电路170和第二复位电路180。第二存储电路170配置为存储控制信号，第二复位电路180配置为响应于第二扫描信号SN2对第二驱动电路120的控制端121进行复位。例如，在一些示例中，如图2所示，第二存储电路170与第二驱动电路120的控制端121连接，从而，可以在数据写入阶段存储第二驱动电路120的控制端121接收的控制信号。例如，在一些示例中，如图2所示，第二复位电路180与第二驱动电路120的控制端121连接，从而，可以在复位阶段响应于第二扫描信号SN2对第二驱动电路120的控制端121以及第二存储电路170进行复位。
需要说明的是，在本公开的实施例中所描述的第一扫描信号SN1、第二扫描信号SN2是为了区分两个时序不同的扫描控制信号。例如，如下所述，在一种示例性的显示装置中，当像素电路100呈阵列排布时，第一扫描信号SN1可以为控制本行像素电路100中的输入电路140的扫描控制信号；第二扫描信号SN2可以为控制上一行像素电路100中的输入电路140的扫描控制信号，同时，第二扫描信号SN2还控制本行像素电路100中的第一复位电路160和第二复位电路180。
图3为本公开至少一实施例提供的另一种像素电路的示意框图。图3所示的像素电路与图2所示的像素电路的不同之处在于：第一存储电路150和第一复位电路160的连接方式不同。需要说明的是，图3所示的像素电路的其他电路结构与图2中所示的像素电路基本上相同，重复之处在此不再赘述。以下，仅对图3所示的像素电路与图2所示的像素电路的不同之处进行对比说明。
例如，在图2所示的像素电路100中，第一存储电路150的一端与第一驱动电路110的控制端111连接，第一存储电路150的另一端与第二电源端ELVSS(用于提供第二电源电压VSS)连接，从而第一存储电路150的另一端的电压保持为第二电源电压VSS。例如，在图3所示的像素电路100中，第一存储电路150的一端与第一驱动电路110的控制端111连接，第一存储电路150的另一端与第二驱动电路120的控制端121连接，从而第一存储电路150的另一端的电压与第二驱动电路120的控制端121的电压保持一致。需要说明的是，虽然第一存储电路150在图2和图3所示的像素电路100中的连接方式不同，但是并不影响第一存储电路150实现其存储数据信号的功能，从而也不影响像素电路100正常工作。
例如，在图2所示的像素电路100中，第一复位电路160分别与第二扫描信号端(用于提供第二扫描信号SN2)、第一驱动电路110的控制端111以及第二电源端ELVSS(第二电源电压VSS可以用于对第一驱动电路110的控制端111进行复位)连接，从而可以在复位阶段响应于第二扫描信号SN2直接对第一驱动电路110的控制端111以及第一存储电路150进行复位。例如，在图3所示的像素电路100中，第一复位电路160分别与第二扫描信号端、第一驱动电路110的控制端111以及第二驱动电路120的控制端121连接，由于在复位阶段，第二复位电路180导通(第二复位电路180对第二驱动电路120的控制端121和第二存储电路170进行复位)，从而，第一复位电路160可以在复位阶段响应于第二扫描信号SN2间接对第一驱动电路110的控制端111以及第一存储电路150进行复位，即第一复位电路160的复位操作需要在第二复位电路180导通的情况下才能实现。需要说明的是，虽然第一复位电路160在图2和图3所示的像素电路100中的连接方式不同，但是并不影响第一复位电路160实现其对第一驱动电路110以及第一存储电路150进行复位操作的功能，从而也不影响像素电路100正常工作。
应当理解的是，第一存储电路150和第一复位电路160的连接方式还可以采用更多其他形式，例如，在本公开的一些实施例提供的像素电路中，第一存储电路150可以采用图2所示的连接方式，而第一复位电路160可以采用图3所示的连接方式；或者，第一存储电路150可以采用图3所示的连接方式，而第一复位电路160可以采用图2所示的连接方式等。还应当理解的是，第二存储电路170和第二复位电路180也可以具有其他的连接方式，只要能实现其自身的必要功能且不影响像素电路100正常工作即可。
需要说明的是，在实际应用中，在上述像素电路100的基础上，本公开的实施例提供的像素电路还可以包括补偿电路、感测电路等以相应地具有补偿功能、感测功能等，本公开的实施例对此不作限制。
图4为图2中所示的像素电路的一种具体实现示例的电路结构示意图。如图4所示，该像素电路200包括：第一驱动晶体管M1、第二驱动晶体管M2，第一至第四开关晶体管T1、T2、T3、T4，第一存储电容Cs1、第二存储电容Cs2，以及第一发光元件L1和第二发光元件L2。例如，第一发光元件L1为前述的第一发光元件210，第二发光元件L2为前述的第二发光元件220。
例如，第一发光元件210和第二发光元件220可以位于同一个子像素中。例如，第一发光元件210和第二发光元件220可以采用相同种类的发光二极管，例如可以采用有机发光二极管(OLED)、量子点发光二极管(QLED)、无机发光二极管等，本公开的实施例包括但不限于此。例如，第一发光元件210和第二发光元件220可以由相同的材料构成，还可以通过相同的半导体工艺步骤同步地形成在显示面板的阵列基板上，本公开的实施例包括但不限于此。例如，第一发光元件210和第二发光元件220的发光颜色相同。例如，第一发光元件210的发光区的面积小于第二发光元件220的发光区的面积。
以下实施例均以第一发光元件210和第二发光元件220采用OLED为例进行说明，不再赘述。例如，该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。另外，还需要说明的是，以下实施例还以各晶体管为N型晶体管为例进行说明，但这并不构成对本公开的实施例的限制。
例如，如图4所示，第一驱动电路110可以实现为第一驱动晶体管M1。例如，如图4所示，第一发光元件L1(即第一发光元件210)的第一极(例如，阳极)与第一电源端ELVDD连接以接收第一电源电压VDD；第一驱动晶体管M1的栅极作为第一驱动电路110的控制端111和第一节点P1连接，第一驱动晶体管M1的第一极作为第一驱动电路110的第一端112和第一发光元件L1的第二极(例如，阴极)连接，第一驱动晶体管M1的第二极作为第一驱动电路110的第二端113和第二电源端ELVSS连接以接收第二电源电压VSS。例如，第一电源电压VDD可以是驱动电压，例如高电压。例如，第二电源电压VSS可以为低电压，例如，第二电源端ELVSS可以接地(例如，接公共地)，从而第二电源电压VSS可以为零电压。
例如，如图4所示，第二驱动电路120可以实现为第二驱动晶体管M2。例如，如图4所示，第二发光元件L2(即第二发光元件220)的第一极(例如，阳极)与第一电源端ELVDD连接以接收第一电源电压VDD；第二驱动晶体管M2的栅极作为第二驱动电路120的控制端121和第二节点P2连接，第二驱动晶体管M2的第一极作为第二驱动电路120的第一端122和第二发光元件L2的第二极(例如，阴极)连接，第二驱动晶体管M2的第二极作为第二驱动电路120的第二端123和第二电源端ELVSS连接以接收第二电源电压VSS。
例如，第一驱动晶体管M1和第二驱动晶体管M2可以由相同的材料构成，还可以通过相同的半导体工艺步骤同步地形成在显示面板的阵列基板上，本公开的实施例包括但不限于此。例如，第一驱动晶体管M1的阈值电压Vth1和第二驱动晶体M2的阈值电压Vth2可以相同，也可以不同。例如，在一些示例中，第一驱动晶体管M1的阈值电压Vth1可以小于或等于第二驱动晶体M2的阈值电压Vth2。
例如，如图4所示，电压调节电路130可以实现为第一开关晶体管T1。例如，如图4所示，第一开关晶体管T1的栅极和第一极均与第一节点P1连接，从而与第一驱动晶体管M1的栅极(即第一驱动电路110的控制端111)连接；第一开关晶体管T1的第二极与第二节点P2连接，从而与第二驱动晶体管M2的栅极(即第二驱动电路120的控制端121)连接。由此，第一开关晶体管T1形成二极管结构，其导通压降即为第一开关晶体管T1的阈值电压Vtht1。例如，在一些示例中，在数据写入阶段，第一开关晶体管T1可以根据第一节点P1(即第一驱动晶体管M1的栅极)处接收的数据信号Vdata与Vtht1的大小比较关系，在第二节点P2处产生控制信号Vctrl，并提供给第二驱动晶体管M2的栅极。例如，在一些示例中，Vdata＞Vctrl＞0。
例如，在一些示例中，当Vdata≤Vtht1时，第一开关晶体管T1截止，不能根据数据信号Vdata产生控制信号Vctrl(也可以认为产生的控制信号为Vctrl＝0)，此时，第二驱动晶体管M2的栅极的电压保持为例如复位阶段的低电压(例如，接地电压，即零电压)；第一驱动晶体管M1可以根据数据信号Vdata产生第一驱动电流，使第一发光元件L1发光，第二驱动晶体管M2不产生第二驱动电流(即第二驱动电流为零)，从而第二发光元件L2不发光；在此情况下，第一发光元件L1显示待显示的灰阶。当Vtht1<Vdata≤Vtht1+Vth2时，第一开关晶体管T1导通，产生的控制信号为Vctrl＝Vdata-Vtht1，其中Vctrl≤Vth2，此时，第二驱动晶体管M2的栅极的电压为Vctrl，第二驱动晶体管M2截止；第一驱动晶体管M1可以根据数据信号Vdata产生第一驱动电流，使第一发光元件L1发光，第二驱动晶体管M2不产生第二驱动电流(即第二驱动电流为零)，从而第二发光元件L2不发光；在此情况下，第一发光元件L1显示待显示的灰阶。当Vdata>Vtht1+Vth2时，第一开关晶体管T1导通，产生的控制信号为Vctrl＝Vdata-Vtht1，其中Vctrl>Vth2，此时，第二驱动晶体管M2的栅极的电压为Vctrl，第二驱动晶体管M2导通；第一驱动晶体管M1可以根据数据信号Vdata产生第一驱动电流，使第一发光元件L1发光，第二驱动晶体管M2可以根据控制信号Vctrl产生第二驱动电流，使第二发光元件L2发光；在此情况下，第二发光元件L2与第一发光元件L1共同显示待显示的灰阶。
例如，如图4所示，输入电路140可以实现为第二开关晶体管T2。例如，如图4所示，第二开关晶体管T2的栅极与第一扫描信号端连接以接收第一扫描信号SN1，第二开关晶体管T2的第一极与数据信号端DATA连接以接收数据信号Vdata，第二开关晶体管T2的第二极与第一节点P1(即第一驱动晶体管M1的栅极，也即第一驱动电路110的控制端111)连接。例如，数据信号端DATA提供的数据信号Vdata的电平范围包括第一范围和第二范围。例如，第一范围对应于待显示的灰阶的第一灰阶范围(例如，前述[0,n])，例如，对于图4所示的像素电路，在第一范围中，数据信号满足Vdata≤Vtht1+Vth2；例如，第二范围对应于待显示的灰阶的第二灰阶范围，例如，对于图4所示的像素电路，在第二范围中，数据信号满足Vdata>Vtht1+Vth2。例如，在一些示例中，当待显示的灰阶为n(n为第一灰阶范围和第二灰阶范围的分界点)时，灰阶n对应的数据信号为Vdata(n)，且Vdata(n)≤Vtht1+Vth2，此时，第一驱动电流大于零，第一发光元件L1发光，第二驱动电流等于零，第二发光元件L2不发光，且第一发光元件L1的发光亮度符合待显示的灰阶n的要求；当待显示的灰阶为n+1时，灰阶n+1对应的数据信号为Vdata(n+1)，且Vdata(n+1)>Vtht1+Vth2，此时，第一驱动电流和第二驱动电流均大于零，第一发光元件L1和第二发光元件L2均发光，且第二发光元件L2的发光亮度与第一发光元件L1的发光亮度的叠加符合待显示的灰阶n+1的要求。
例如，如图4所示，第一存储电路150可以实现为第一存储电容Cs1。例如，如图4所示，第一存储电容Cs1的第一端与第一驱动晶体管M1的栅极(即第一驱动电路110的控制端111)耦接，第一存储电容Cs1的第二端与第二电源端ELVSS连接。例如，第一存储电容Cs1的第一端的电位可以保持为第一节点P1的电位，第一存储电容Cs1的第二端的电位保持为第二电源电压VSS。例如，在一些示例中，在数据写入阶段，可以通过第二开关晶体管T2将数据信号Vdata施加至第一节点P1(即第一存储电容Cs1的第一端)，从而，第一存储电容Cs1可以存储数据信号Vdata。
例如，如图4所示，第一复位电路160可以实现为第三开关晶体管T3。例如，如图4所示，第三开关晶体管T3的栅极与第二扫描信号端连接以接收第二扫描信号SN2，第三开关晶体管T3的第一极与第一驱动晶体管M1的栅极(即第一驱动电路110的控制端111)连接，第三开关晶体管T3的第二极与第二电源端ELVSS连接。例如，在一些示例中，在复位阶段，第三开关晶体管T3可以响应于第二扫描信号SN2的有效电平(例如，高电平)而导通，从而，将第二电源电压VSS施加至第一驱动晶体管M1的栅极，以对第一驱动晶体管M1和第一存储电容Cs1进行复位操作。
例如，如图4所示，第二存储电容170可以实现为第二存储电容Cs2。例如，如图4所示，第二存储电容Cs2的第一端与第二驱动晶体管M2的栅极(即第二驱动电路120的控制端121)耦接，第二存储电容Cs2的第二端与第二电源端ELVSS连接。例如，第二存储电容Cs2的第一端的电位可以保持为第二节点P2的电位，第二存储电容Cs2的第二端的电位保持为第二电源电压VSS。例如，在一些示例中，在数据写入阶段，第一开关晶体管T1根据数据信号Vdata产生的控制信号Vctrl施加在第二节点P2(即第二存储电容Cs2的第一端)，从而，第二存储电容Cs2可以存储控制信号Vctrl。
例如，如图4所示，第二复位电路180可以实现为第四开关晶体管T4。例如，如图4所示，第四开关晶体管T4的栅极与第二扫描信号端连接以接收第二扫描信号SN2，第四开关晶体管T4的第一极与第二驱动晶体管M2的栅极(即第二驱动电路120的控制端121)连接，第四开关晶体管T4的第二极与第二电源端ELVSS连接。例如，在一些示例中，在复位阶段，第四开关晶体管T4可以响应于第二扫描信号SN2的有效电平(例如，高电平)而导通，从而，将第二电源电压VSS施加至第二驱动晶体管M2的栅极，以对第二驱动晶体管M2和第二存储电容Cs2进行复位操作。
图5为图3中所示的像素电路的一种具体实现示例的电路结构示意图。图5所示的像素电路与图4所示的像素电路的不同之处在于：第一存储电容Cs1和第三开关晶体管T3的连接方式不同。需要说明的是，图5所示的像素电路的其他电路结构与图4中所示的像素电路基本上相同，重复之处在此不再赘述。以下，仅对图5所示的像素电路与图4所示的像素电路的不同之处进行说明。
例如，在图5所示的像素电路中，第一存储电容Cs1的第一端与第一驱动晶体管M1的栅极(即第一驱动电路110的控制端111)耦接，第一存储电容Cs1的第二端与第二驱动晶体管M2的栅极(即第二驱动电路120的控制端121)耦接。例如，第一存储电容Cs1的第一端的电位仍可以保持为第一节点P1的电位，而第一存储电容Cs1的第二端的电位可以保持为第二节点P2的电位。例如，在图5所示的像素电路中，在数据写入阶段，可以通过第二开关晶体管T2将数据信号Vdata施加至第一节点P1(即第一存储电容Cs1的第一端)，从而，第一存储电容Cs1仍然可以存储数据信号Vdata，即虽然第一存储电容Cs1的连接方式发生变化，但是并不影响第一存储电容Cs1实现其存储数据信号的功能，从而也不影响像素电路200正常工作。
例如，在图5所示的像素电路中，第三开关晶体管T3的栅极与第二扫描信号端连接以接收第二扫描信号SN2，第三开关晶体管T3的第一极与第一驱动晶体管M1的栅极(即第一驱动电路110的控制端111)连接，第三开关晶体管T3的第二极与第二驱动晶体管M2的栅极(即第二驱动电路120的控制端121)连接。例如，在图5所示的像素电路中，在复位阶段，第三开关晶体管T3和第四开关晶体管T4可以同时响应于第二扫描信号SN2的有效电平(例如，高电平)而导通，从而第三开关晶体管T3可以通过第四开关晶体管T4将第二电源电压VSS施加至第一驱动晶体管M1的栅极，以对第一驱动晶体管M1和第一存储电容Cs1进行复位操作，即虽然第三开关晶体管T3的连接方式发生变化，但是并不影响第三开关晶体管T3实现其对第一驱动晶体管M1和第一存储电容Cs1进行复位操作的功能，从而也不影响像素电路200正常工作。
需要说明的是，在本公开的实施例中，第一存储电容Cs1(即第一存储电路150)、第三开关晶体管T3(即第一复位电路160)、第二存储电容Cs2(即第二存储电路170)和第四开关晶体管T4(即第二复位电路180)的连接方式包括但不限于图4和图5中所示的连接方式，只要能实现其自身的必要功能且不影响像素电路正常工作即可。
可以理解的是，由于第一开关晶体管T1在图4和图5所示的像素电路中形成二极管结构，因此，第一开关晶体管T1可以替换为二极管D0，以相应得到图6和图7所示的像素电路。例如，图4和图5所示的像素电路中的第一开关晶体管T1的相互连接的栅极和第一极可以作为二极管D0的第一极(例如，正极)，第一开关晶体管T1的第二极可以作为二极管D0的第二极(例如，负极)，从而，只要将图4和图5所示的像素电路中的第一开关晶体管T1替换为二极管D0，并将二极管D0的第一极与第一节点P1(即第一驱动晶体管M1的栅极，也即第一驱动电路110的控制端111)连接、二极管D0的第二极与第二节点P2(即第二驱动晶体管M2的栅极，也即第二驱动电路120的控制端121)连接，即可相应得到图6和图7所示的像素电路。
需要说明的是，图6所示的像素电路的其他结构与图4所示的像素电路的其他结构基本相同，图7所示的像素电路的其他结构与图5所示的像素电路的其他结构基本相同，在此不再赘述。
在本公开的实施例提供的像素电路中，第一发光元件L1和第二发光元件L2位于同一个子像素中，且具有相同的发光颜色。与通常的仅包括1个发光元件L0的子像素相比，假设子像素的面积和开口率相同，则第一发光元件L1和第二发光元件L2的发光区的面积之和应该等于发光元件L0的发光区的面积。例如，在低灰阶显示时，仅有第一发光元件L1发光，为了使第一发光元件L1的发光亮度与发光元件L0的发光亮度一致，由于第一发光元件L1的发光区的面积小于发光元件L0的发光区的面积，第一驱动晶体管M1需要在较高的Vgs(即栅极和源极的电压差)下工作；从而，即使存在电学噪声导致的Vgs的波动(即d(Vgs))，其对显示画面的影响也会相对减小，由此可以改善显示效果。例如，在一些示例中，第一发光元件L1的发光区的面积可以小于第二发光元件L2的发光区的面积，从而可以进一步提高第一驱动晶体管M1在低灰阶显示时的Vgs，进而可以进一步减小电学噪声对显示画面的影响，以进一步改善显示效果。
需要说明的是，在本公开的实施例中，存储电容Cs1和Cs2可以是通过工艺制程制作的电容器件，例如通过制作专门的电容电极来实现电容器件，电容的各个电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现，并且，存储电容Cs1和Cs2也可以是各个器件之间的寄生电容，可以通过晶体管本身与其他器件、线路来实现。存储电容Cs1和Cs2的连接方式不局限于上面描述的方式，也可以为其他适用的连接方式，只要能存储相应节点的电平即可。
需要说明的是，在本公开的实施例的说明中，第一节点P1和第二节点P2并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以N型晶体管为例进行说明，此时，晶体管第一极是漏极，第二极是源极，另外，二极管第一极是正极，二极管第二极是负极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的像素电路中的一个或多个晶体管也可以采用P型晶体管，此时，晶体管的第一极是源极，第二极是漏极，另外，二极管第一极是负极，二极管第二极是正极，且只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
需要说明的是，在本公开的实施例中，均是以发光元件L1和L2的阳极接入第一电源电压VDD(高电压)为例进行说明的，本公开的实施例包括但不限于此。例如，还可以使发光元件L1和L2的阴极接入第二电源电压VSS(低电压)，而其阳极则直接或间接地连接到驱动电路，例如可以参考图1A所示的2T1C像素电路。
需要说明的是，在本公开的实施例提供的像素电路中，“有效电平”指的是能够使得其包括的***作晶体管被导通的电平，相应地，“无效电平”指的是不能使得其包括的***作晶体管被导通(即，该晶体管被截止)的电平。根据像素电路的电路结构中的晶体管的类型(N型或P型)等因素，有效电平可以比无效电平高或者低。例如，在本公开实施例中，当各个晶体管均为N型晶体管时，有效电平为高电平，无效电平为低电平。
本公开至少一实施例还提供一种像素电路的驱动方法。图8为本公开至少一实施例提供的一种像素电路的驱动方法的信号时序图。下面结合图8所示的信号时序图，对本公开实施例提供的像素电路100的驱动方法进行说明。需要说明的是，图8中所示的信号时序图的电位的高低仅是示意性的，不代表真实电位值或相对比例，对应于本公开的实施例，高电平信号对应于N型晶体管的导通信号，而低电平信号对应于N型晶体管的截止信号。
例如，该像素电路的驱动方法包括：为像素电路提供数据信号，以使第一发光元件和第二发光元件共同显示与数据信号对应的待显示的灰阶。下面以图3所示的像素电路(图3所示的像素电路具体实现为图5所示的电路结构)为例，对该像素电路的驱动方法进行详细说明。
例如，如图8所示，本实施例提供的驱动方法可以包括三个阶段，分别为复位阶段t1、数据写入阶段t2以及发光阶段t3，图8中示出了每个阶段中各个信号的时序波形。
在复位阶段t1，输入第二扫描信号SN2，此时第二扫描信号SN2为有效电平(即高电平)，第一复位电路160和第二复位电路180均导通，通过第一复位电路160和第二复位电路180分别对第一驱动电路110的控制端111和第二驱动电路120的控制端121进行复位。
例如，在图5所示的像素电路中，在复位阶段t1，第三开关晶体管T3和第四开关晶体管T4均被第二扫描信号SN2的高电平导通；同时，第二开关晶体管T2被第一扫描信号SN1的低电平截止。由于第二电源端ELVSS提供的第二电源电压VSS为低电压(例如可以为接地电压或为其他低电压，例如零电压或负电压等)，第一存储电容Cs1可以通过第三开关晶体管T3(和第四开关晶体管T4)进行放电，使第一存储电容Cs1的第一端和第一驱动晶体管M1的栅极(也即第一节点P1)的电位变为VSS，第二存储电容Cs2可以通过第四开关晶体管T4进行放电，使第二存储电容Cs2的第一端和第二驱动晶体管M2的栅极(也即第二节点P2)的电位变为VSS，即同时对第一驱动晶体管M1的栅极和第二驱动晶体管M2的栅极进行复位。此时，第一开关晶体管T1在第二电源电压VSS的作用下截止。
在数据写入阶段t2，输入第一扫描信号SN1，此时第一扫描信号SN1为高电平，输入电路140导通，通过输入电路140将数据信号Vdata写入第一存储电路150；同时，电压调节电路130根据数据信号Vdata产生控制信号Vctrl，并将控制信号Vctrl写入第二存储电路170。
例如，在图5所示的像素电路中，在数据写入阶段t2，第二开关晶体管T2被第一扫描信号SN1的高电平导通，第三开关晶体管T3和第四开关晶体管T4均被第二扫描信号SN2的低电平截止。数据信号端DATA通过第二开关晶体管T2对第一存储电容Cs1的第一端(即第一节点P1)进行充电，使第一存储电容Cs1的第一端的电位变为Vdata。由于第一开关晶体管T1呈二极管连接方式，第一开关晶体管T1可以根据第一节点P1(即第一存储电容Cs1的第一端)的电位Vdata与第一开关晶体管T1的阈值电压Vtht1的大小比较关系，在第二节点P2处产生控制信号Vctrl，并将控制信号Vctrl写入第二存储电容Cs2。
例如，当Vdata≤Vtht1时，第一开关晶体管T1截止，可以认为其产生的控制信号为Vctrl＝0，此时，第二节点P2的电位保持为VSS，可以认为第二存储电容Cs2存储的控制信号为VSS，例如VSS<Vth2，例如VSS＝0。当Vtht1<Vdata≤Vtht1+Vth2时，第一开关晶体管T1导通，其产生的控制信号为Vctrl＝Vdata-Vtht1，其中Vctrl≤Vth2，此时，数据信号端DATA通过第二开关晶体管T2和第一开关晶体管T1对第二存储电容Cs2的第一端(即第二节点P2)进行充电，当第二节点P2的电位达到Vctrl时，第一开关晶体管T1截止，充电过程结束。当Vdata>Vtht1+Vth2时，第一开关晶体管T1导通，产生的控制信号为Vctrl＝Vdata-Vtht1，其中Vctrl>Vth2，此时，数据信号端DATA通过第二开关晶体管T2和第一开关晶体管T1对第二存储电容Cs2的第一端(即第二节点P2)进行充电，当第二节点P2的电位达到Vctrl时，第一开关晶体管T1截止，充电过程结束。
在发光阶段t3，第一驱动电路110根据第一存储电路150存储的数据信号Vdata产生第一驱动电流，使第一发光元件210发光，第二驱动电路120根据第二存储电路170存储的控制信号Vctrl产生第二驱动电流(例如，第二驱动电流可以为0)，使第二发光元件220发光或不发光，且第一发光元件210和第二发光元件220的发光亮度的叠加符合数据信号Vdata对应的待显示的灰阶的要求。
例如，在图5所示的像素电路中，第一驱动电流可以表示为：
第二驱动电流可以表示为：
其中，I1表示第一驱动电流，I2表示第二驱动电流，β1表示一个与第一驱动电路110(即第一驱动晶体管M1)有关的常数值，β2表示一个与第二驱动电路120(即第二驱动晶体管M2)有关的常数值，Vth1表示第一驱动电路110(即第一驱动晶体管M1)的阈值电压，Vth2表示第二驱动电路120(即第二驱动晶体管M2)的阈值电压。
例如，在图5所示的像素电路中，在发光阶段t3，第二开关晶体管T2被第一扫描信号SN1的低电平截止，第三开关晶体管T3和第四开关晶体管T4均被第二扫描信号SN2的低电平截止。第一驱动晶体管M1在第一存储电容Cs1存储的数据信号Vdata的控制下产生第一驱动电流，以驱动第一发光元件L1发光，第二驱动晶体管M2在第二存储电容Cs2存储的控制信号Vctrl的控制下产生第二驱动电流(例如，第二驱动电流可以为0)，以驱动或不驱动第二发光元件L2发光，且第一发光元件L1和第二发光元件L2的发光亮度的叠加符合数据信号Vdata对应的待显示的灰阶的要求。
例如，在一些示例中，待显示的灰阶的灰阶范围包括第一灰阶范围(例如，低灰阶范围，例如前述[0,n])和第二灰阶范围(例如，高灰阶范围，例如前述(n,255])，数据信号Vdata的电平范围包括第一范围和第二范围。例如，数据信号Vdata的第一范围对应于第一灰阶范围，例如，在第一范围中，数据信号满足Vdata≤Vtht1+Vth2；例如，数据信号Vdata的第二范围对应于第二灰阶范围，例如，在第二范围中，数据信号满足Vdata>Vtht1+Vth2。
从而，当待显示的灰阶处于第一灰阶范围内时，在数据写入阶段为像素电路提供的数据信号Vdata应当位于第一范围内，从而控制信号满足Vctrl≤Vth2，由此，可以使第一发光元件L1发光(第一驱动电流不为0)且第二发光元件L2不发光(第二驱动电流为0)；此时，第一发光元件L1和第二发光元件L2的发光亮度的叠加即为第一发光元件L1的亮度，即第一发光元件L1的亮度应该满足数据信号Vdata对应的待显示的灰阶的要求。当待显示的灰阶处于第二灰阶范围内时，在数据写入阶段为像素电路提供的数据信号Vdata应当位于第二范围内，从而控制信号满足Vctrl>Vth2，由此，可以使第一发光元件L1和第二发光元件L2均发光(第一驱动电流和第二驱动电流均不为0)；此时，第一发光元件L1和第二发光元件L2的发光亮度的叠加应该满足数据信号Vdata对应的待显示的灰阶的要求。
需要说明的是，图8所示的信号时序图是示意性的，对于本公开的实施例提供的像素电路，其工作时的信号时序可以根据实际需要而定，本公开对此不作限制。例如，在一些示例中，考虑到数据信号线的电压降(IR DROP)的影响以及实际提供的第一扫描信号SN1可能并非标准的方波信号，实际提供的数据信号可能为如图8中虚线所示的Vdata_r(为显示清楚，图8中所示的Vdata_r低于Vdata，但实际上Vdata_r＝Vdata)，其下降沿位于发光阶段中(即数据信号Vdata_r的下降沿落后于第一扫描信号SN1的下降沿)，从而即使存在电压降或/和实际提供的第一扫描信号SN1偏离标准的方波信号的影响，在数据写入阶段结束时，写入第一存储电容Cs1的第一端的数据信号仍可确定为Vdata。
还需要说明的是，复位阶段t1、数据写入阶段t2以及发光阶段t3的划分是为了方便说明，在实际应用中，不同的阶段之间可以不存在明确的时间分界线。例如，在一些示例中，在数据写入阶段，第一发光元件L1可能在第一存储电容的第一端的电压达到Vdata之前就已经开始发光。例如，为了避免这种情况，在本公开的实施例提供的像素电路的基础上，还可以增加发光控制电路以使像素电路具有发光控制功能，本公开的实施例对此不作限制。
本公开的实施例提供的像素电路的驱动方法的技术效果可以参考上述实施例中关于像素电路的相应描述，在此不再赘述。
本公开至少一实施例还提供一种显示面板。图9为本公开至少一实施例提供的一种显示面板的示意图。
例如，如图9所示，该显示面板10包括阵列排布的多个子像素50、多条扫描信号线和多条数据信号线。需要说明的是，在图9中仅示出了部分的子像素50、扫描信号线和数据信号线。例如，G_N-1、G_N、G_N+1和G_N+2分别表示用于阵列的第N-1行、第N行、第N+1行和第N+2行的扫描信号线，D_M和D_M+1表分别示用于阵列的第M列和第M+1列的数据信号线。这里，N例如为大于1的整数，M例如为大于1的整数。
例如，每个子像素50包括本公开上述任一实施例提供的像素电路，例如包括图2或图3中所示的像素电路100，但不限于此。
例如，每一行的像素电路100中的输入电路140与本行的扫描信号线连接以接收第一扫描信号SN1；每一行的像素电路100中的第一复位电路160和第二复位电路180与上一行的扫描信号线连接以接收第二扫描信号SN2。又例如，对于第一行的像素电路100中的第一复位电路160和第二复位电路180，可以有一条额外的扫描信号线为其提供第二扫描信号SN2。
例如，每一列子像素对应一条数据信号线，例如，每一列子像素的像素电路100中的输入电路140与对应的数据信号线连接，从而，每个像素电路100中的输入电路140可以从与之对应连接的数据信号线接收数据信号Vdata。
本公开的至少一实施例提供的显示面板10的技术效果可以参考上述实施例中关于像素电路的相应描述，在此不再赘述。
本公开至少一实施例还提供一种显示装置。图10为本公开至少一实施例提供的一种显示装置的示意图。例如，如图10所示，该显示装置1可以包括本公开上述任一实施例提供的显示面板10，还可以包括扫描驱动电路20和数据驱动电路30。
例如，扫描驱动电路20可以与多条扫描信号线GL(即G_N-1、G_N、G_N+1和G_N+2等)连接，以提供扫描信号(例如，第一扫描信号SN1、第二扫描信号SN2)。需要说明的是，第一扫描信号SN1、第二扫描信号SN2都是相对而言的，例如，某一行的像素电路100的第一扫描信号SN1可以是下一行的像素电路100的第二扫描信号SN2。例如，扫描驱动电路20可以通过绑定的集成电路驱动芯片实现，也可以将扫描驱动电路20直接集成在显示面板上构成GOA(Gate driver On Array)。
例如，数据驱动电路30可以与多条数据信号线DL(即D_M、D_M+1等)连接，以提供数据信号Vdata。例如，数据驱动电路30可以通过绑定的集成电路驱动芯片实现。
该显示装置1还可以包括其他部件，例如时序控制器、信号解码电路、电压转换电路等，这些部件例如可以采用常规部件或结构，在此不再赘述。
例如，本实施例中的显示装置1可以为：显示器、电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。需要说明的是，该显示装置1还可以包括其他常规部件或结构，例如，为实现显示装置的必要功能，本领域技术人员可以根据具体应用场景设置其他的常规部件或结构，本公开的实施例对此不做限制。
本公开的至少一实施例提供的显示装置的技术效果可以参考上述实施例中关于像素电路的相应描述，在此不再赘述。
对于本公开，有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围由所附的权利要求确定。

Claims (18)

1.一种像素电路，其中，包括第一驱动电路和第二驱动电路，其中，
所述第一驱动电路配置为根据数据信号产生驱动第一发光元件发光的第一驱动电流，
所述第二驱动电路配置为根据控制信号产生驱动第二发光元件发光的第二驱动电流，所述控制信号根据所述数据信号得到且不同于所述数据信号。
2.根据权利要求1所述的像素电路，还包括电压调节电路，其中，
所述电压调节电路配置为根据所述数据信号产生所述控制信号。
3.根据权利要求2所述的像素电路，其中，所述电压调节电路包括第一开关晶体管，
所述第一开关晶体管的栅极和第一极均与所述第一驱动电路的控制端连接，所述第一开关晶体管的第二极与所述第二驱动电路的控制端连接，以形成二极管结构。
4.根据权利要求2所述的像素电路，其中，所述电压调节电路包括二极管，
所述二极管的第一极与所述第一驱动电路的控制端连接，所述二极管的第二极与所述第二驱动电路的控制端连接。
5.根据权利要求1-4任一项所述的像素电路，还包括所述第一发光元件，其中，
所述第一发光元件的第一极与第一电源端连接以接收第一电源电压，
所述第一驱动电路包括第一驱动晶体管，
所述第一驱动晶体管的栅极作为所述第一驱动电路的控制端，所述第一驱动晶体管的第一极与所述第一发光元件的第二极连接，所述第一驱动晶体管的第二极与第二电源端连接以接收第二电源电压。
6.根据权利要求1-4任一项所述的像素电路，还包括所述第二发光元件，其中，
所述第二发光元件的第一极与所述第一电源端连接以接收所述第一电源电压，
所述第二驱动电路包括第二驱动晶体管，
所述第二驱动晶体管的栅极作为所述第二驱动电路的控制端，所述第二驱动晶体管的第一极与所述第二发光元件的第二极连接，所述第二驱动晶体管的第二极与所述第二电源端连接以接收所述第二电源电压。
7.根据权利要求1-4任一项所述的像素电路，还包括输入电路，其中，
所述输入电路配置为响应于第一扫描信号将所述数据信号施加至所述第一驱动电路的控制端。
8.根据权利要求7所述的像素电路，其中，所述输入电路包括第二开关晶体管，
所述第二开关晶体管的栅极与第一扫描信号端连接以接收所述第一扫描信号，所述第二开关晶体管的第一极与数据信号端连接以接收所述数据信号，所述第一开关晶体管的第二极与所述第一驱动电路的控制端连接。
9.根据权利要求1-4任一项所述的像素电路，还包括第一存储电路和第一复位电路，其中，
所述第一存储电路配置为存储所述数据信号，
所述第一复位电路配置为响应于第二扫描信号对所述第一驱动电路的控制端进行复位。
10.根据权利要求9所述的像素电路，其中，所述第一存储电路包括第一存储电容，所述第一复位电路包括第三开关晶体管，
所述第一存储电容的第一端与所述第一驱动电路的控制端耦接，所述第一存储电容的第二端与所述第二驱动电路的控制端耦接，所述第三开关晶体管的栅极与第二扫描信号端连接以接收所述第二扫描信号，所述第三开关晶体管的第一极与所述第一驱动电路的控制端连接，所述第三开关晶体管的第二极与所述第二驱动电路的控制端连接；或者，
所述第一存储电容的第一端与所述第一驱动电路的控制端耦接，所述第一存储电容的第二端与第二电源端连接，所述第三开关晶体管的栅极与第二扫描信号端连接以接收所述第二扫描信号，所述第三开关晶体管的第一极与所述第一驱动电路的控制端连接，所述第三开关晶体管的第二极与所述第二电源端连接。
11.根据权利要求1-4任一项所述的像素电路，还包括第二存储电路和第二复位电路，其中，
所述第二存储电路配置为存储所述控制信号，
所述第二复位电路配置为响应于第二扫描信号对所述第二驱动电路的控制端进行复位。
12.根据权利要求11所述的像素电路，其中，所述第二存储电路包括第二存储电容，所述第二复位电路包括第四开关晶体管，
所述第二存储电容的第一端与所述第二驱动电路的控制端耦接，所述第二存储电容的第二端与第二电源端连接，
所述第四开关晶体管的栅极与第二扫描信号端连接以接收所述第二扫描信号，所述第四开关晶体管的第一极与所述第二驱动电路的控制端连接，所述第四开关晶体管的第二极与所述第二电源端连接。
13.根据权利要求1-4任一项所述的像素电路，其中，所述数据信号的电平范围包括第一范围和第二范围，
当所述数据信号的电平处于所述第一范围时，所述第一驱动电流大于零，所述第二驱动电流等于零，
当所述数据信号的电平处于所述第二范围时，所述第一驱动电流和所述第二驱动电流均大于零。
14.根据权利要求13所述的像素电路，其中，所述第一发光元件和所述第二发光元件的发光颜色相同，所述第一发光元件的发光区的面积小于所述第二发光元件的发光区的面积。
15.一种显示面板，包括阵列排布的多个子像素，其中，
每个所述子像素包括根据权利要求1-14任一项所述的像素电路。
16.一种显示装置，包括根据权利要求15所述的显示面板。
17.一种根据权利要求1所述的像素电路的驱动方法，包括：
为所述像素电路提供所述数据信号，以使所述第一发光元件和所述第二发光元件共同显示所述数据信号对应的待显示的灰阶。
18.根据权利要求17所述的驱动方法，其中，
所述待显示的灰阶的灰阶范围包括第一灰阶范围和第二灰阶范围，所述数据信号的电平范围包括第一范围和第二范围；
当所述待显示的灰阶处于所述第一灰阶范围内时，为所述像素电路提供位于所述第一范围内的所述数据信号，使所述第一发光元件发光且所述第二发光元件不发光；
当所述待显示的灰阶处于所述第二灰阶范围内时，为所述像素电路提供位于所述第二范围内的所述数据信号，使所述第一发光元件和所述第二发光元件均发光。
CN201910535904.7A 2019-06-20 2019-06-20 像素电路及其驱动方法、显示面板及显示装置 Active CN110246459B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910535904.7A CN110246459B (zh) 2019-06-20 2019-06-20 像素电路及其驱动方法、显示面板及显示装置
PCT/CN2020/087812 WO2020253398A1 (zh) 2019-06-20 2020-04-29 像素电路及其驱动方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910535904.7A CN110246459B (zh) 2019-06-20 2019-06-20 像素电路及其驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN110246459A true CN110246459A (zh) 2019-09-17
CN110246459B CN110246459B (zh) 2021-01-22

Family

ID=67888378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910535904.7A Active CN110246459B (zh) 2019-06-20 2019-06-20 像素电路及其驱动方法、显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN110246459B (zh)
WO (1) WO2020253398A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312158A (zh) * 2020-03-04 2020-06-19 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN111383600A (zh) * 2020-04-28 2020-07-07 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
WO2020253398A1 (zh) * 2019-06-20 2020-12-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN112331150A (zh) * 2020-11-05 2021-02-05 Tcl华星光电技术有限公司 显示装置及发光面板
CN113593472A (zh) * 2021-08-04 2021-11-02 深圳市华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN114203096A (zh) * 2021-12-27 2022-03-18 厦门天马微电子有限公司 一种像素驱动电路及其驱动方法和显示装置
CN115398525A (zh) * 2020-12-18 2022-11-25 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
WO2022252077A1 (zh) * 2021-05-31 2022-12-08 京东方科技集团股份有限公司 发光器件、像素电路、发光基板及显示装置
CN115497429A (zh) * 2022-09-29 2022-12-20 上海天马微电子有限公司 像素驱动电路、模组、背光源、面板、装置及驱动方法
WO2023216145A1 (zh) * 2022-05-11 2023-11-16 北京奕斯伟计算技术股份有限公司 显示面板及其显示装置
WO2023245674A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138477B (zh) * 2021-04-23 2022-05-03 深圳市华星光电半导体显示技术有限公司 显示面板及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531149A (zh) * 2013-10-31 2014-01-22 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
CN104751783A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 驱动有机发光二极管显示装置的方法
US20160012779A1 (en) * 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display including the same
CN105513534A (zh) * 2016-02-04 2016-04-20 京东方科技集团股份有限公司 一种像素结构、显示装置及驱动方法
CN107230455A (zh) * 2017-07-21 2017-10-03 京东方科技集团股份有限公司 一种像素驱动电路、像素驱动方法和显示基板
CN107452328A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 显示设备
US20180182296A1 (en) * 2016-11-22 2018-06-28 Wuhan China Star Optoelectronics Technology Co., Ltd. Pixel drive circuit
CN108320703A (zh) * 2018-04-03 2018-07-24 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN108364607A (zh) * 2018-05-25 2018-08-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108877664A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109523956A (zh) * 2017-09-18 2019-03-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246459B (zh) * 2019-06-20 2021-01-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531149A (zh) * 2013-10-31 2014-01-22 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
CN104751783A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 驱动有机发光二极管显示装置的方法
US20160012779A1 (en) * 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display including the same
CN105513534A (zh) * 2016-02-04 2016-04-20 京东方科技集团股份有限公司 一种像素结构、显示装置及驱动方法
CN107452328A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 显示设备
US20180182296A1 (en) * 2016-11-22 2018-06-28 Wuhan China Star Optoelectronics Technology Co., Ltd. Pixel drive circuit
CN108877664A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN107230455A (zh) * 2017-07-21 2017-10-03 京东方科技集团股份有限公司 一种像素驱动电路、像素驱动方法和显示基板
CN109523956A (zh) * 2017-09-18 2019-03-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108320703A (zh) * 2018-04-03 2018-07-24 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN108364607A (zh) * 2018-05-25 2018-08-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253398A1 (zh) * 2019-06-20 2020-12-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN111312158A (zh) * 2020-03-04 2020-06-19 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US11763743B2 (en) 2020-03-04 2023-09-19 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, and display device
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN111383600A (zh) * 2020-04-28 2020-07-07 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN112331150A (zh) * 2020-11-05 2021-02-05 Tcl华星光电技术有限公司 显示装置及发光面板
CN115398525A (zh) * 2020-12-18 2022-11-25 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
WO2022252077A1 (zh) * 2021-05-31 2022-12-08 京东方科技集团股份有限公司 发光器件、像素电路、发光基板及显示装置
CN113593472A (zh) * 2021-08-04 2021-11-02 深圳市华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN114203096A (zh) * 2021-12-27 2022-03-18 厦门天马微电子有限公司 一种像素驱动电路及其驱动方法和显示装置
WO2023216145A1 (zh) * 2022-05-11 2023-11-16 北京奕斯伟计算技术股份有限公司 显示面板及其显示装置
WO2023245674A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN115497429A (zh) * 2022-09-29 2022-12-20 上海天马微电子有限公司 像素驱动电路、模组、背光源、面板、装置及驱动方法
CN115497429B (zh) * 2022-09-29 2023-12-01 上海天马微电子有限公司 像素驱动电路、模组、背光源、面板、装置及驱动方法

Also Published As

Publication number Publication date
WO2020253398A1 (zh) 2020-12-24
CN110246459B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN110246459A (zh) 像素电路及其驱动方法、显示面板及显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN109523956B (zh) 像素电路及其驱动方法、显示装置
CN207217082U (zh) 像素电路及显示装置
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN109979394A (zh) 像素电路及其驱动方法、阵列基板及显示装置
WO2019233120A1 (zh) 像素电路及其驱动方法、显示面板
CN105895028B (zh) 一种像素电路及驱动方法和显示设备
CN109599062A (zh) 像素电路及其驱动方法、显示装置
CN110021263A (zh) 像素电路及其驱动方法、显示面板
CN110021273B (zh) 像素电路及其驱动方法、显示面板
CN107393470B (zh) 像素电路及其驱动方法、显示基板和显示装置
CN108597450A (zh) 像素电路及其驱动方法、显示面板
CN107358915A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN108399895A (zh) 显示面板及其驱动方法、显示装置
WO2018205617A1 (zh) 像素电路及其驱动方法、显示面板
CN109872692A (zh) 像素电路及其驱动方法、显示装置
CN107516488A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN115691422A (zh) 像素电路及其驱动方法、显示面板
CN108376534A (zh) 像素电路及其驱动方法、显示面板
CN112771600B (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN109859692A (zh) 显示驱动电路及其驱动方法、显示面板及显示装置
CN110100275A (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
CN112992071A (zh) 像素电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant