CN205039150U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN205039150U
CN205039150U CN201520749164.4U CN201520749164U CN205039150U CN 205039150 U CN205039150 U CN 205039150U CN 201520749164 U CN201520749164 U CN 201520749164U CN 205039150 U CN205039150 U CN 205039150U
Authority
CN
China
Prior art keywords
layer
chip
dielectric layer
packaging structure
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520749164.4U
Other languages
English (en)
Inventor
仇月东
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201520749164.4U priority Critical patent/CN205039150U/zh
Application granted granted Critical
Publication of CN205039150U publication Critical patent/CN205039150U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型提供一种芯片封装结构，包括：塑封层；嵌于所述塑封层中的至少两个半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱；形成于所述塑封层上表面的第一介质层及下表面的第二介质层；所述第一介质层及第二介质层中形成有若干与半导体芯片电性引出及所述导电柱所对应的第一通孔；由填充于所述第一通孔内的导电金属及分布于所述第一介质层及第二介质层表面的金属线路构成的再分布引线层。本实用新型通过在封装过程中加入互连结构，半导体芯片可以部分正面朝上，部分朝下放置，再分布引线层可以扩展到半导体芯片背面，使得再分布面积得到最大化，有效实现芯片与芯片之间的互连，并有利于节约生产成本。

Description

一种芯片封装结构
技术领域
本实用新型属于半导体制造领域，涉及一种芯片封装结构。
背景技术
半导体工业经历了快速的成长，由于电子元件整合密度的改善，人们倾向于追求更小及更具有创造性的半导体芯片封装技术。在扇出型结构中，芯片的输入及输出焊盘分布于芯片所处区域外部，因此，半导体器件输入、输出焊盘的数量可以增加。
传统的扇出型晶圆级封装(Fan-outwaferlevelpackaging，FOWLP)一般包括如下几个步骤：首先从晶圆切下单个微芯片，并采用标准拾放设备将芯片正面朝下粘贴到载体的粘胶层上；然后形成塑封层，将芯片嵌入塑封层内；在塑封层固化后，去除载体及粘胶层，然后进行再分布引线层工艺及植球回流工艺，最后进行切割和测试。
再分布引线层(RedistributionLayers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。再分布引线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接再分布引线层和封装基板。
随着半导体芯片的输入、输出焊盘数量的增加，为了完成芯片与芯片之间的互连，需要更大的分布面积。更重要的是，最新的器件中通常需要一个以上的再分布引线层(RDL)，这意味着更多的分布面积是必要的，这给传统的二维扇出型封装工艺带来了很大的挑战。
先进的包装技术，如3DTSV(ThroughSiliconVia，硅通孔)，POP(PackageonPackage，堆叠封装)，3DSiP(SysteminPackage，***级封装)可以减少封装尺寸，实现单个封装单元之间的互连，然而，其单位再分布面积仍然有待提高。
因此，如何提供一种芯片封装结构，以实现再分布面积的最大化，并提高封装效率，减少生产成本，成为本领域技术人员亟待解决的一个重要技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片封装结构，用于解决现有技术中芯片封装结构的再分布面积不足的问题。
为实现上述目的及其他相关目的，本实用新型提供一种芯片封装结构，包括：
塑封层；
嵌于所述塑封层中的至少两个半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱；
形成于所述塑封层上表面的第一介质层及下表面的第二介质层；所述第一介质层及第二介质层中形成有若干与半导体芯片电性引出及所述导电柱所对应的第一通孔；
由填充于所述第一通孔内的导电金属及分布于所述第一介质层及第二介质层表面的金属线路构成的再分布引线层。
可选地，所述芯片封装结构中，至少有一个芯片正面朝上设置，且至少有一个半导体芯片正面朝下设置。
可选地，所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种。
可选地，所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。
可选地，所述互连结构中，各导电柱呈点阵排列。
可选地，所述支撑体的介电常数小于或等于3.9。
可选地，所述导电柱的材料选自Al、Cu、Sn、Ni、Au及Ag中的至少一种。
可选地，所述再分布引线层表面形成有凸点下金属层，所述凸点下金属层表面形成有焊球凸点。
可选地，所述第一介质层及第二介质层表面形成有覆盖所述再分布引线层的第三介质层，所述第三介质层中形成有容纳所述凸点下金属层的第三通孔。
可选地，所述第一介质层或所述第二介质层的材料选自氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亚胺、苯并环丁烯、聚苯并恶唑中的任意一种。
如上所述，本实用新型的芯片封装结构，具有以下有益效果：本实用新型通过在封装过程中加入互连结构，可以有效增加再分布面积。通过所述互连结构的帮助，再分布面积不局限于半导体芯片正面(焊盘暴露的一面)，还可以扩展到半导体芯片背面。更重要的是，在封装过程中，不一定全部的半导体芯片都需要正面朝上或正面朝下，即可以部分半导体芯片正面朝上、部分半导体芯片正面朝下设置。通过本实用新型的芯片封装结构，再分布面积可以得到最大化，从而有效实现芯片与芯片之间的互连，并有利于节约生产成本。
附图说明
图1显示为本实用新型的芯片封装结构的剖面结构示意图。
图2显示为本实用新型的芯片封装结构的一种封装方法的工艺流程图。
图3～图19显示为本实用新型的芯片封装结构的一种封装方法各步骤所呈现的结构示意图。
元件标号说明
1载体
2粘合层
3半导体芯片
4互连结构
5支撑体
6导电柱
7第二通孔
8基板
9模塑材料
10塑封层
11第一介质层
12第二介质层
13第一通孔
14再分布引线层
15第三介质层
16第三通孔
17凸点下金属层
18焊球凸点
S1～S6步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实用新型提供一种芯片封装结构，如图1所示，该芯片封装结构包括：
塑封层10；
嵌于所述塑封层10中的至少两个半导体芯片3及至少一个互连结构4；所述互连结构4包括支撑体及上下贯穿所述支撑体的若干导电柱；
形成于所述塑封层10上表面的第一介质层11及下表面的第二介质层12；所述第一介质层11及第二介质层12中形成有若干与半导体芯片3电性引出及所述导电柱所对应的第一通孔；
由填充于所述第一通孔内的导电金属及分布于所述第一介质层12及第二介质层13表面的金属线路构成的再分布引线层14。
具体的，所述再分布引线层14表面还可形成有凸点下金属层17，所述凸点下金属层17表面形成有焊球凸点18。其中，所述第一介质层11及第二介质层12表面形成有覆盖所述再分布引线层14的第三介质层15，所述第三介质层15中形成有容纳所述凸点下金属层17的第三通孔。
特别的，本实用新型的芯片封装结构中，不一定全部的半导体芯片都需要正面朝上或正面朝下，即可以至少有一个半导体芯片正面朝下设置，且至少有一个半导体芯片正面朝下设置。
作为示例，图1显示了所述芯片封装结构中包括2个半导体芯片的情形，其中一个半导体芯片正面朝上、另一个半导体芯片正面朝下，每个半导体芯片正面及背面均形成有再分布引线层14，从而在相同器件尺寸下大大扩展了再分布面积，且两个半导体芯片之间通过所述互连结构轻松实现互连。
具体的，所述互连结构4的高度最好与所述半导体芯片相同或大致相同。所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种；所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。
作为示例，图5～图8显示了所述互连结构的几种横截面示意图，其中，图5显示为所述支撑体5及所述导电柱6的横截面均为四方形的示意图，图6显示为所述支撑体5的横截面为四方形、所述导电柱6的横截面为圆形的示意图，图7显示为所述支撑体5的横截面为圆形、所述导电柱6的横截面为四方形的示意图，图8显示为所述支撑体5及所述导电柱6的横截面均为圆形的示意图。
作为示例，所述互连结构中，各导电柱6呈点阵排列。需要指出的是，此处所述点阵排列是指所述互连结构的横截面中，各导电柱的排列具有周期性。图5～图8仅为示例，在其它实施例中，所述支撑体5及所述导电柱6也可具备其它形状及排列方式，只要满足所述导电柱6上下贯穿所述支撑体5即可，此处不应过分限制本实用新型的保护范围。
所述互连结构中，所述支撑体5优选采用低K材料(介电常数K≤3.9)，包括但不限于玻璃、聚合物、氧化硅、氮化硅等。所述导电柱6的材料选自Al、Cu、Sn、Ni、Au及Ag中的至少一种。所述第一介质层11与第二介质层12可采用相同或不同的材料，优选采用低K或超低K材料，包括但不限于氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亚胺、苯并环丁烯、聚苯并恶唑中的任意一种。
本实用新型的芯片封装结构可以在不增加器件尺寸的情况下大幅扩展再分布面积，提高封装性能。
实施例二
本实用新型的芯片封装结构的一种封装方法如下，请参阅图2，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一载体，在所述载体表面形成粘合层；
S2：在所述粘合层表面粘附至少两个半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱；
S3：在所述粘合层表面形成塑封层，其中，所述半导体芯片及所述互连结构嵌于所述塑封层内并暴露出上表面；
S4：分离所述粘合层与塑封层，以去除所述载体及粘合层；
S5：在所述塑封层上表面形成第一介质层、下表面形成第二介质层，并在所述第一介质层及第二介质层中形成若干与半导体芯片电性引出及所述导电柱所对应的第一通孔；
S6：基于所述第一介质层及第二介质层对所述半导体芯片及所述互连结构形成再分布引线层，实现芯片间互连。
首先请参阅图3，执行步骤S1：提供一载体1，在所述载体1表面形成粘合层2。
具体的，所述载体1可以为后续制作粘合层2及粘贴半导体芯片3及互连结构4提供刚性的结构或基体，其材料可选自金属、半导体(例如Si)、聚合物或玻璃中的至少一种。作为示例，所述载体1选用玻璃。
所述粘合层2在后续工艺中作为半导体芯片3、互连结构4与载体1之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与半导体芯片3及互连结构4具有一定的结合力，以保证半导体芯片3及互连结构4在后续工艺中不会产生移动等情况，另外，其与载体1亦具有较强的结合力，一般来说，其与载体1的结合力需要大于与半导体芯片3及互连结构4的结合力。作为示例，所述粘合层2的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。所述胶带优选采用UV胶带，其在UV光照射后很容易被撕离。
然后请参阅图4，执行步骤S2：在所述粘合层2表面粘附至少两个半导体芯片3及至少一个互连结构4；所述互连结构4包括支撑体及上下贯穿所述支撑体的若干导电柱。
具体的，所述半导体芯片3包括但不限于存储器件、显示器件、输入组件、分立元件、电源、稳压器等器件。所述半导体芯片3的数量可以为两个或更多，直至一个晶圆所能承载的半导体芯片3数量。
具体的，可以将所有半导体芯片3正面朝上粘附于所述粘合层2表面，或者将所有半导体芯片3正面朝下粘附于所述粘合层2表面。此处，所述半导体芯片3的正面指的是所述半导体芯片3形成有器件以及电极引出的一面。
特别的，本实用新型中，不一定全部的半导体芯片都需要正面朝上或正面朝下，即可以至少有一个半导体芯片正面朝下粘附于所述粘合层表面，且至少有一个半导体芯片正面朝上粘附于所述粘合层表面。
作为示例，图4显示了所述粘合层2表面粘附有4个半导体芯片3的情形，其分为两组，每组中均有一个半导体芯片正面朝上、另一个半导体芯片正面朝下，每组中的两个芯片均需要在后续的封装过程中完成互连。需要指出的是，此处仅为示例，在实际封装过程中，每组封装结构中的芯片数量及排布方式可更为复杂，此处不应过分限制本实用新型的保护范围。
具体的，所述互连结构4的高度最好与所述半导体芯片相同或大致相同。所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种；所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。
作为示例，图5～图8显示了所述互连结构的几种横截面示意图，其中，图5显示为所述支撑体5及所述导电柱6的横截面均为四方形的示意图，图6显示为所述支撑体5的横截面为四方形、所述导电柱6的横截面为圆形的示意图，图7显示为所述支撑体5的横截面为圆形、所述导电柱6的横截面为四方形的示意图，图8显示为所述支撑体5及所述导电柱6的横截面均为圆形的示意图。
作为示例，所述互连结构中，各导电柱6呈点阵排列。需要指出的是，此处所述点阵排列是指所述互连结构的横截面中，各导电柱的排列具有周期性。图5～图8仅为示例，在其它实施例中，所述支撑体5及所述导电柱6也可具备其它形状及排列方式，只要满足所述导电柱6上下贯穿所述支撑体5即可，此处不应过分限制本实用新型的保护范围。
作为示例，所述互连结构的形成方法包括以下步骤：
如图9所示，执行步骤(1)：形成所述支撑结构5。
所述支撑结构5的材料包括但不限于玻璃、聚合物、氧化硅、氮化硅等，优选采用低K(介电常数K≤3.9)或超低K(介电常数K<3或K<2.5)介电材料。根据材料的不同，可采用注塑工艺、旋涂、化学气相沉积、等离子气相沉积等方法形成所述支撑结构。
所述支撑结构5还可采用光敏聚酰亚胺、光敏苯并环丁烯、光敏聚苯并恶唑等光敏材料，其同样具有低K的特征，其在作为介电材料的同时又可作为光刻胶层，可直接通过曝光、显影等步骤在其中得到通孔。
如图10所示，执行步骤(2)，在所述支撑结构5中形成若干第二通孔7。形成所述第二通孔7的方法包括但不限于激光钻孔、机械钻孔、深反应离子刻蚀、曝光显影等。
如图11所示，在所述第二通孔7中填充金属，得到所述导电柱6。所述导电柱6的材料选自Al、Cu、Sn、Ni、Au及Ag中的至少一种。在所述第二通孔7中填充金属的方法包括但不限于电镀、化学镀、物理气相沉积、化学气相沉积法等。
在另一实施例中，所述互连结构也可采用如下步骤形成：
如图12所示，执行步骤(1)：提供一基板8，在所述基板8表面形成若干垂直设立的导电柱6。
具体的，可通过电镀法或拉丝法在所述基板表面形成所述导电柱6。
如图13所示，执行步骤(2)：形成包覆所述导电柱6的模塑材料9。所述模塑材料采用热固性材料，包括但不限于环氧树脂、聚酰亚胺、硅胶等。可采用压缩成形、注压成形实现该过程。
然后执行步骤(3)，去除所述导电柱6上表面多余的模塑材料并移除所述基板8以暴露出所述导电柱6下表面，剩余的模塑材料构成所述支撑件5，从而得到如图11所示的互连结构。
需要指出的是，以上两种方法均可同时形成多个所述互连结构，最后通过切割得到单个的所述互连结构。
再请参阅图14，执行步骤S3：在所述粘合层2表面形成塑封层10，其中，所述半导体芯片3及所述互连结构4嵌于所述塑封层10内并暴露出上表面。
需要指出的是，所述粘合层2表面粘附的多个半导体芯片3与互连结构4的高度可以不一致，在形成所述塑封层10时，为了暴露出所有所述半导体芯片3及所述互连结构4的上表面，可对所述塑封层采用研磨、局部激光开口等工艺。其中，各个半导体芯片3及互连结构4的高度可以根据实际需要进行合理调节。
具体的，所述塑封层10选用热固性材料，例如硅胶、环氧树脂等常用塑封材料。形成所述塑封层10的方法可选自但不限于压缩成形(compressivemolding)、印刷(pasteprinting)、转送成形(transfermolding)、液体密封成形(liquidencapsulantmolding)、真空压合(vacuumlamination)、旋涂(spincoating)等方法中的任意一种。
例如，转送成形(transfermolding)是塑料的成形方法之一，它是将闭合后的金属模型加热，从细管浇口压入熔融状树脂使之硬化成形的方法，较压缩成形的成形精度高，并可生成非常复杂形状的成形品。而且在一处装入树脂进行一次操作可以同时在连通的金属模中取得数个成形品。这一成形方法主要用于酚醛树脂、尿素树脂、密胺、环氧树脂与聚酯等热固性树脂的成形，所以也称之为热固性树脂的注压成形。
接着请参阅图15，执行步骤S4：分离所述粘合层2与塑封层10，以去除所述载体1及粘合层2。
具体的，分离所述粘合层2与塑封层10的方法选自但不限于化学腐蚀、机械剥离、机械研磨、热烘烤、紫外光照射、激光烧蚀、化学机械抛光、及湿法剥离中的至少一种。例如，若所述粘合层2采用UV胶带，则可首先采用紫外光照射使所述UV胶带粘性降低，然后通过撕离的方式使所述载体1及所述粘合层2脱离所述塑封层10、芯片3及互连结构4，相对于减薄工艺，如研磨、腐蚀等来说，这种分离方法更为简单，易于操作，可以大大降低工艺成本。
然后再请参阅图16，执行步骤S5：在所述塑封层10上表面形成第一介质层11、下表面形成第二介质层12，并在所述第一介质层11及第二介质层12中形成若干与半导体芯片3电性引出及所述导电柱6所对应的第一通孔13。
具体的，所述第一介质层11与第二介质层12可采用相同或不同的材料，优选采用低K或超低K材料，包括但不限于氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亚胺、苯并环丁烯、聚苯并恶唑等。根据材料的不同，可选用旋涂、热化学气相沉积、等离子增强化学气相沉积等方法形成所述第一介质层11与第二介质层12。形成所述第一通孔13的方法包括但不限于激光钻孔、机械钻孔、深反应离子刻蚀。若所述第一介质层11与第二介质层12采用光敏材料，还可直接通过曝光、显影得到所述第一通孔13，从而简化工艺步骤。
最后请参阅图17，执行步骤S6：基于所述第一介质层11及第二介质层123对所述半导体芯片及所述互连结构4形成再分布引线层14，实现芯片间互连。
具体的，形成所述再分布引线层14的方法包括但不限于物理气相沉积法、化学气相沉积法、电镀及化学镀中的至少一种；所述再分布引线层14可以为单层或多层，其材料选自但不限于Al、Cu、Sn、Ni、Au及Ag中的至少一种。
如图17所示，所述再分布引线层14包括填充于所述第一通孔13内的导电栓塞及形成于所述第一介质层11及第二介质层12表面的金属线路。所述导电栓塞与所述金属线路可分别形成，也可一起形成。作为示例，首先通过沉积、电镀等工艺在所述第一通孔13内填充金属导体，形成所述导电栓塞；然后利用光刻技术在所述第一介质层上通过溅射和电镀形成所需的金属线路图案。
由于所述半导体芯片3正面及背面均分布有再分布引线层14，同一半导体芯片或不同半导体芯片正面及背面的再分布引线层通过所述互连结构相连，从而使得再分布面积最大化，并且在不增加芯片尺寸的情况下轻松完成芯片间的互连，不仅提高封装性能，还降低了封装成本。
进一步的，本实用新型的芯片封装方法还包括步骤S7：如图18及图19所示，在所述再分布引线层14表面形成凸点下金属层17，并在所述凸点下金属层17表面形成焊球凸点18。
具体的，所述步骤S7包括：
步骤S7-1：如图18所示，在所述第一介质层11及第二介质层12表面形成覆盖所述再分布引线层14的第三介质层15，并在所述第三介质层15中形成若干第三通孔16；
步骤S7-2：如图19所示，基于所述第三介质层15及所述第三通孔16形成所述凸点下金属层17及所述焊球凸点18。
所述凸点下金属层17可以阻止焊球凸点18与集成电路之间的扩散，并实现更低的接触电阻。通常，所述凸点下金属层17可以为单层或多层金属。作为示例，所述凸点下金属层17为Ti/Cu复合层。所述焊球凸点18的材料包括但不限于Ag、Cu等导电金属。
如图1所示，最后可通过切割工艺分离各组半导体芯片互连封装结构。
综上所述，本实用新型通过在封装过程中加入互连结构，可以有效增加再分布面积。通过所述互连结构的帮助，再分布面积不局限于半导体芯片正面(焊盘暴露的一面)，还可以扩展到半导体芯片背面。更重要的是，在封装过程中，不一定全部的半导体芯片都需要正面朝上或正面朝下，即可以部分半导体芯片正面朝上、部分半导体芯片正面朝下设置。通过本实用新型的芯片封装方法，再分布面积可以得到最大化，实现芯片与芯片之间的互连，并有效节约生产成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种芯片封装结构，其特征在于，包括：
塑封层；
嵌于所述塑封层中的至少两个半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱；
形成于所述塑封层上表面的第一介质层及下表面的第二介质层；所述第一介质层及第二介质层中形成有若干与半导体芯片电性引出及所述导电柱所对应的第一通孔；
由填充于所述第一通孔内的导电金属及分布于所述第一介质层及第二介质层表面的金属线路构成的再分布引线层。
2.根据权利要求1所述的芯片封装结构，其特征在于：所述芯片封装结构中，至少有一个芯片正面朝上设置，且至少有一个半导体芯片正面朝下设置。
3.根据权利要求1所述的芯片封装结构，其特征在于：所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种。
4.根据权利要求1所述的芯片封装结构，其特征在于：所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。
5.根据权利要求1所述的芯片封装结构，其特征在于：所述互连结构中，各导电柱呈点阵排列。
6.根据权利要求1所述的芯片封装结构，其特征在于：所述支撑体的介电常数小于或等于3.9。
7.根据权利要求1所述的芯片封装结构，其特征在于：所述再分布引线层表面形成有凸点下金属层，所述凸点下金属层表面形成有焊球凸点。
8.根据权利要求7所述的芯片封装结构，其特征在于：所述第一介质层及第二介质层表面形成有覆盖所述再分布引线层的第三介质层，所述第三介质层中形成有容纳所述凸点下金属层的第三通孔。
9.根据权利要求1所述的芯片封装结构，其特征在于：所述第一介质层或所述第二介质层的材料选自氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亚胺、苯并环丁烯、聚苯并恶唑中的任意一种。
CN201520749164.4U 2015-09-24 2015-09-24 一种芯片封装结构 Active CN205039150U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520749164.4U CN205039150U (zh) 2015-09-24 2015-09-24 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520749164.4U CN205039150U (zh) 2015-09-24 2015-09-24 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN205039150U true CN205039150U (zh) 2016-02-17

Family

ID=55298024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520749164.4U Active CN205039150U (zh) 2015-09-24 2015-09-24 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN205039150U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140213A (zh) * 2015-09-24 2015-12-09 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
WO2022252030A1 (en) * 2021-05-31 2022-12-08 Texas Instruments Incorporated Semiconductor package with shunt and patterned metal trace

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140213A (zh) * 2015-09-24 2015-12-09 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
WO2017049928A1 (zh) * 2015-09-24 2017-03-30 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
WO2022252030A1 (en) * 2021-05-31 2022-12-08 Texas Instruments Incorporated Semiconductor package with shunt and patterned metal trace

Similar Documents

Publication Publication Date Title
CN105140213A (zh) 一种芯片封装结构及封装方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN105070671A (zh) 一种芯片封装方法
CN106486383A (zh) 封装结构及其制造方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN105161431A (zh) 晶圆级芯片封装方法
CN105185717A (zh) 晶圆级芯片封装方法
WO2018171100A1 (zh) 集成有功率传输芯片的封装结构的封装方法
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法
CN205039150U (zh) 一种芯片封装结构
CN107195625A (zh) 双面塑封扇出型***级叠层封装结构及其制备方法
CN104766806B (zh) 晶圆三维集成的方法
CN105161465A (zh) 晶圆级芯片封装方法
CN205069594U (zh) 一种扇出型封装结构
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN206931602U (zh) 双面塑封扇出型***级叠层封装结构
CN207165562U (zh) Emi防护的芯片封装结构
CN207217505U (zh) 半导体结构及扇出型封装结构
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN213366617U (zh) 一种扇出型led封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address