CN112310188A - 横向变掺杂终端结构及其制造方法 - Google Patents
横向变掺杂终端结构及其制造方法 Download PDFInfo
- Publication number
- CN112310188A CN112310188A CN201910668739.2A CN201910668739A CN112310188A CN 112310188 A CN112310188 A CN 112310188A CN 201910668739 A CN201910668739 A CN 201910668739A CN 112310188 A CN112310188 A CN 112310188A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- etching
- photoresist
- substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000011161 development Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 238000002513 implantation Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本申请涉及功率半导体领域，具体而言，涉及一种横向变掺杂终端结构的制造方法及其制备得到的横向变掺杂终端结构。横向变掺杂终端结构的制造方法包括以下步骤：在衬底上生长的氧化层上刻蚀出一阶梯状区域；在氧化层的阶梯状区域上方向衬底内注入掺杂离子，然后高温推进；在结构表面生长一层隔离氧化层；在隔离氧化层表面形成场板。通过控制终端氧化层的刻蚀厚度，形成阶梯渐变结构，离子注入推进后，实现终端离子注入剂量的沿着阶梯渐变方向的变掺杂，实现了终端窗口的大角度倾斜边缘和阶梯渐变结构，综合了结终端扩展结构和横向变掺杂结构的特点，解决了现有技术在实现横向变掺杂结构中由于终端环注入离子断开而出现漏电的问题。
Description
技术领域
本申请涉及微电子技术领域，具体而言，涉及一种横向变掺杂终端结构的制造方法及其制备得到的横向变掺杂终端结构。
背景技术
以IGBT、MOSFET为代表的功率半导体器件是当今电力电子领域的主流器件，是弱电控制强电的关键器件。广泛应用于各种功率控制电路、驱动电路等电路中。尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。
传统设计上的功率半导体器件(以MOSFET及IGBT为代表)在终端耐压结构方面常采用场限环(结合金属或多晶场板)结构、结终端扩展结构、横向变掺杂结构等等，其中结终端扩展结构和横向变掺杂结构在占用终端宽度上有较大的优势。
现有技术中，多是从版图设计和调整终端环离子注入工艺两个方向进行，实现横向变掺杂结构。此种结构在实际生产时，需要精确控制离子注入剂量，易造成终端环注入离子断开，不能实现渐变，引起器件漏电。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供了一种横向变掺杂终端结构的制造方法及其制备得到的横向变掺杂终端结构，以期获得一种新的横向变掺杂的终端结构，结合工艺制造方法来解决现有技术中容易出现漏电的技术问题。
为了实现上述目的，根据本技术方案的一个方面，本技术方案提供了一种横向变掺杂终端结构的制造方法。
根据本申请实施例的一种横向变掺杂终端结构的制造方法，其包括以下步骤：
在衬底上生长的氧化层上刻蚀出一阶梯状区域；
在氧化层的阶梯状区域上方向衬底内注入掺杂离子，然后高温推进；
在结构表面生长一层隔离氧化层；
在隔离氧化层表面形成场板。
进一步的，在衬底上生长的氧化层上刻蚀出一阶梯状区域的过程包括：
在所述氧化层上涂覆光刻胶，经过曝光、显影、刻蚀处理，将经过曝光的光刻胶打开，刻蚀光刻胶打开处的氧化层，然后去除光刻胶；
在结构表面涂覆光刻胶，再次经过曝光、显影、刻蚀处理，将光刻胶打开，光刻胶的打开部分覆盖上一次的刻蚀区域并向一侧延伸，将打开处的氧化层刻蚀一部分，然后去除光刻胶；
在结构表面涂覆光刻胶，再次经过曝光、显影、刻蚀处理，将光刻胶打开，光刻胶的打开部分覆盖上一次的刻蚀区域并继续向一侧延伸，将打开处的氧化层刻蚀一部分，然后去除光刻胶；
根据需要完成的台阶状区域的大小，重复上一步骤。
进一步的，在第一次刻蚀过程中，刻蚀光刻胶打开处的全部氧化层。
进一步的，第二次刻蚀的深度小于所述氧化层的厚度。
进一步的，由第三次刻蚀开始，刻蚀深度小于第二次刻蚀过程新延伸区域经上一次刻蚀后剩余的氧化层厚度。
进一步的，所述氧化层为通过热氧化工艺形成在所衬底上的二氧化硅层。
进一步的，所述衬底为第一传导类型的半导体材料，在氧化层的阶梯状区域上方向所述衬底内注入第二传导类型的掺杂离子。
进一步的，在刻蚀形成阶梯状区域之前还包括：提供一个衬底，在所述衬底上生长一层氧化层。
进一步的，形成所述场板的过程为：在所述隔离氧化层表面淀积金属层，经过曝光、显影、刻蚀后，形成所述场板。
为了实现上述目的，根据本技术方案的第二个方面，本技术方案还提供了一种横向变掺杂终端结构。
根据本申请实施例的横向变掺杂终端结构通过本申请提供的上述横向变掺杂终端结构的制造方法制备得到。
进一步的，横向变掺杂终端结构包括依次设置的衬底、氧化层、隔离氧化层和场板，所述氧化层靠近所述格力氧化层的一侧表面成阶梯状设置。
本申请技术方案通过控制终端氧化层的刻蚀厚度，形成阶梯渐变结构，离子注入推进后，实现终端离子注入剂量的沿着阶梯渐变方向的变掺杂，实现了终端窗口的大角度倾斜边缘和阶梯渐变结构，综合了结终端扩展结构和横向变掺杂结构的特点，解决了现有技术在实现横向变掺杂结构中由于终端环注入离子断开而出现漏电的问题。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1-13为本申请实施例横向变掺杂终端结构的制造方法各步骤对应的流程图。
其中，
1、衬底；2、氧化层；3、隔离氧化层；4、场板。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
技术人员在生产实践中发现，从版图设计和调整终端环离子注入工艺两个方向进行来实现横向变掺杂结构的实际生产时，需要精确控制离子注入剂量，易造成终端环注入离子断开，不能实现渐变，引起器件漏电。因此，技术人员开发了一种新的横向变掺杂的终端结构，结合工艺制造方法来解决现有技术中容易出现漏电的技术问题。
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
本实施例的横向变掺杂终端结构的制造方法包括以下步骤：
步骤1，如图1所示，提供一个衬底1，在所述衬底1上生长一层氧化层。在本步骤中提供的衬底1可以是单晶、多晶或非晶结构的硅、锗、砷化镓或硅锗(SiGe)化合物，也可以是绝缘体上硅(SOI)制成的半导体衬底，本领域的技术人员可以根据衬底1上形成的晶体管类型选择衬底类型，因此衬底1的类型不应限制本发明的保护范围。其中氧化层2可利用热氧化工艺生长的方式形成。例如可以通过热氧化工艺在衬底1的表面形成一层厚度为1μm-2μm的二氧化硅作为氧化层1。
步骤2，在衬底1上生长的氧化层2上刻蚀出一阶梯状区域。该过程具体可以包括以下步骤21-步骤24。
步骤21，如图2所示，在所述氧化层2上涂覆光刻胶，经过曝光、显影、刻蚀处理，将经过曝光的光刻胶打开，刻蚀光刻胶打开处的氧化层，得到如图3所示的结构，然后去除光刻胶。优选的，在该步骤的刻蚀过程中，刻蚀光刻胶打开处的全部氧化层，即刻蚀完成后，光刻胶打开处的氧化层厚度为0，露出氧化层2，这样可以使得此处掺杂离子的注入量最大，注入深度最深。
步骤22，如图5所示，在结构表面涂覆光刻胶，再次经过曝光、显影、刻蚀处理，将光刻胶打开，光刻胶的打开部分覆盖上一次的刻蚀区域并向一侧延伸，将打开处的氧化层刻蚀一部分，然后去除光刻胶，得到如图6所示的结构。优选的，在本步骤中，氧化层的刻蚀的深度小于所述氧化层2的厚度，以与步骤21刻蚀后的部分形成高度差，造就台阶结构，此时第一次刻蚀部分的氧化层厚度为0，本步骤新延伸的部分厚度居中，未刻蚀部分的氧化层厚度最大。
步骤23，如图7所示，在结构表面涂覆光刻胶，再次经过曝光、显影、刻蚀处理，将光刻胶打开，光刻胶的打开部分覆盖上一次的刻蚀区域并继续向一侧延伸，将打开处的氧化层刻蚀一部分，得到如图8所示的结构，然后去除光刻胶，得到如图9所示的结构。优选的，在本步骤中，氧化层的刻蚀深度小于步骤22刻蚀过程新延伸区域经上一次刻蚀后剩余的氧化层厚度。如此操作的目的在于，每一次刻蚀操作均不会将最薄处(厚度为0除外)的氧化层完全刻蚀掉，使得最薄处的氧化层与氧化层厚度为0的区域依然能够形成阶梯结构。
步骤24，根据需要完成的阶梯状区域的大小，重复步骤23。
步骤3：如图10所示，在步骤2形成的氧化层2的阶梯状区域上方向衬底1内注入掺杂离子，因为阶梯状渐变形式的氧化层2的阻挡，沿氧化层厚度减小的方向，离子注入剂量由小到大，深度由浅到深。掺杂离子可以为与衬底1传导类型不同的离子，以形成PN结，如果衬底为N型衬底，则注入的掺杂离子选择为P型离子，如果衬底为P型衬底，则注入的掺杂离子选择为N型离子。例如，可以选择注入的掺杂离子为硼离子，注入能量可以为200-400KeV，注入剂量可以为1012-1014/cm2。
步骤4：如图11所示，在掺杂离子注入后进行高温推进，实现终端窗口的大角度倾斜边缘和阶梯渐变结构。可选的，高温推进温度为1150℃，推进时间为200-300min。
步骤5：如图12所示，在结构表面生长一层隔离氧化层3。例如可以通过化学气相沉积的方法在结构表面形成一层硼磷硅玻璃薄膜(BPSG)作为隔离氧化层，厚度可以为0.5-1.5μm。
步骤6：在所述隔离氧化层3表面形成场板4，具体为在所述隔离氧化层3表面垫积形成薄膜，经过曝光、显影、刻蚀后，形成如图13所示的场板4。场板4的材质包括但不限于金属和多晶硅。
根据上述实施例的横向变掺杂终端结构的制造方法还可以包括其他的必要步骤，并且对应的步骤实现方式和顺序均可参考现有技术，对于本领域的普通技术人员来说是可知的，在此不再详细描述。
本申请实施例还提供了一种横向变掺杂终端结构，该横向变掺杂终端结构如图13所示，其通过本申请提供的上述横向变掺杂终端结构的制造方法制备得到。如图所示，横向变掺杂终端结构包括依次设置的衬底1、氧化层2、隔离氧化层3和场板4，所述氧化层2靠近所述隔离氧化层3的一侧表面呈阶梯状设置。
由于该横向变掺杂终端结构采用了上述实施例公开的方法制备得，因此该横向变掺杂终端结构也具有上述所有技术效果，在此不再一一赘述。根据上述实施例的横向变掺杂终端结构还可以包括其他的必要组件或结构，并且对应的布置位置和连接关系均可参考现有技术中的横向变掺杂终端结构，各未述及结构的连接关系、操作及工作原理对于本领域的普通技术人员来说是可知的，在此不再详细描述。
本说明书中部分实施例采用递进或并列的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种横向变掺杂终端结构的制造方法，其特征在于，包括以下步骤：
在衬底(1)上生长的氧化层(2)上刻蚀出一阶梯状区域；
在氧化层(2)的阶梯状区域上方向所述衬底(1)内注入掺杂离子，然后高温推进；
在结构表面生长一层隔离氧化层(3)；
在所述隔离氧化层(3)表面形成场板(4)。
2.根据权利要求1所述的横向变掺杂终端结构的制造方法，其特征在于，在衬底(1)上生长的氧化层(2)上刻蚀出一阶梯状区域的过程包括：
在所述氧化层(2)上涂覆光刻胶，经过曝光、显影、刻蚀处理，将经过曝光的光刻胶打开，刻蚀光刻胶打开处的氧化层，然后去除光刻胶；
在结构表面涂覆光刻胶，再次经过曝光、显影、刻蚀处理，将光刻胶打开，光刻胶的打开部分覆盖上一次的刻蚀区域并向一侧延伸，将打开处的氧化层刻蚀一部分，然后去除光刻胶；
在结构表面涂覆光刻胶，再次经过曝光、显影、刻蚀处理，将光刻胶打开，光刻胶的打开部分覆盖上一次的刻蚀区域并继续向一侧延伸，将打开处的氧化层刻蚀一部分，然后去除光刻胶；
根据需要完成的阶梯状区域的大小，重复上一步骤。
3.根据权利要求2所述的横向变掺杂终端结构的制造方法，其特征在于，在第一次刻蚀过程中，刻蚀光刻胶打开处的全部氧化层。
4.根据权利要求2所述的横向变掺杂终端结构的制造方法，其特征在于，第二次刻蚀的深度小于所述氧化层(2)的厚度。
5.根据权利要求4所述的横向变掺杂终端结构的制造方法，其特征在于，由第三次刻蚀开始，刻蚀深度小于第二次刻蚀过程新延伸区域经上一次刻蚀后剩余的氧化层厚度。
6.根据权利要求1所述的横向变掺杂终端结构的制造方法，其特征在于，所述氧化层为通过热氧化工艺形成在所衬底上的二氧化硅层。
7.根据权利要求1所述的横向变掺杂终端结构的制造方法，其特征在于，所述衬底为第一传导类型的半导体材料，在氧化层(2)的阶梯状区域上方向所述衬底(1)内注入第二传导类型的掺杂离子。
8.根据权利要求1所述的横向变掺杂终端结构的制造方法，其特征在于，在刻蚀形成阶梯状区域之前还包括：提供一个所述衬底(1)，在所述衬底(1)上生长一层所述氧化层(2)。
9.根据权利要求1所述的横向变掺杂终端结构的制造方法，其特征在于，所述隔离氧化层为通过化学气相沉积方法形成的硼磷硅玻璃薄膜。
10.根据权利要求1所述的横向变掺杂终端结构的制造方法，其特征在于，形成所述场板(4)的过程为：在所述隔离氧化层(3)表面淀积金属层，经过曝光、显影、刻蚀后，形成所述场板(4)。
11.一种横向变掺杂终端结构，其特征在于，其采用权利要求1-10任一项所述的制造方法制备得到。
12.根据权利要求11所述的横向变掺杂终端结构，其特征在于，包括依次设置的衬底、氧化层、隔离氧化层和场板，所述氧化层靠近所述隔离氧化层的一侧表面呈阶梯状设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910668739.2A CN112310188A (zh) | 2019-07-23 | 2019-07-23 | 横向变掺杂终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910668739.2A CN112310188A (zh) | 2019-07-23 | 2019-07-23 | 横向变掺杂终端结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112310188A true CN112310188A (zh) | 2021-02-02 |
Family
ID=74329248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910668739.2A Pending CN112310188A (zh) | 2019-07-23 | 2019-07-23 | 横向变掺杂终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112310188A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010050369A1 (en) * | 1999-06-28 | 2001-12-13 | Intersil Corporation | Edge termination for silicon power devices |
| CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
| CN101986428A (zh) * | 2009-07-28 | 2011-03-16 | 英飞凌科技股份有限公司 | 功率半导体部件、包括其的功率半导体组件及其操作方法 |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| US8564088B2 (en) * | 2008-08-19 | 2013-10-22 | Infineon Technologies Austria Ag | Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region |
| WO2013160412A1 (en) * | 2012-04-25 | 2013-10-31 | Abb Schweiz Ag | Insulated gate bipolar transistor with high emitter gate capacitance |
| US8866215B2 (en) * | 2006-10-02 | 2014-10-21 | Infineon Technologies Austria Ag | Semiconductor component having a transition region |
| CN104934469A (zh) * | 2014-03-18 | 2015-09-23 | 国家电网公司 | 一种igbt终端结构及其制造方法 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105609542A (zh) * | 2014-11-17 | 2016-05-25 | 英飞凌科技奥地利有限公司 | 包括正温度系数结构的半导体器件 |
| CN105826399A (zh) * | 2016-05-25 | 2016-08-03 | 上海安微电子有限公司 | 一种多混合结构的软快恢复二极管及其制备方法 |
| CN106206285A (zh) * | 2015-05-29 | 2016-12-07 | 英飞凌科技股份有限公司 | 用于处理半导体层的方法、用于处理硅衬底的方法和用于处理硅层的方法 |
| CN107482050A (zh) * | 2017-08-18 | 2017-12-15 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
| CN107849841A (zh) * | 2015-08-11 | 2018-03-27 | 骊住株式会社 | 抽水马桶 |
| CN108565222A (zh) * | 2018-06-15 | 2018-09-21 | 江苏矽导集成科技有限公司 | 一种SiC器件的横向变掺杂结终端结构制作方法 |
| CN108650624A (zh) * | 2018-05-15 | 2018-10-12 | 珠海格力电器股份有限公司 | 一种终端防盗方法及终端 |
| US10170561B1 (en) * | 2017-09-07 | 2019-01-01 | Kabushiki Kaisha Toshiba | Diamond semiconductor device |
| CN109216430A (zh) * | 2017-06-30 | 2019-01-15 | 无锡华润华晶微电子有限公司 | 半导体横向变掺杂终端结构及其制备方法 |
| CN110010471A (zh) * | 2018-12-13 | 2019-07-12 | 泉州臻美智能科技有限公司 | 一种功率器件及其制作方法 |
-
2019
- 2019-07-23 CN CN201910668739.2A patent/CN112310188A/zh active Pending
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010050369A1 (en) * | 1999-06-28 | 2001-12-13 | Intersil Corporation | Edge termination for silicon power devices |
| US8866215B2 (en) * | 2006-10-02 | 2014-10-21 | Infineon Technologies Austria Ag | Semiconductor component having a transition region |
| US8564088B2 (en) * | 2008-08-19 | 2013-10-22 | Infineon Technologies Austria Ag | Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region |
| CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
| CN101986428A (zh) * | 2009-07-28 | 2011-03-16 | 英飞凌科技股份有限公司 | 功率半导体部件、包括其的功率半导体组件及其操作方法 |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| WO2013160412A1 (en) * | 2012-04-25 | 2013-10-31 | Abb Schweiz Ag | Insulated gate bipolar transistor with high emitter gate capacitance |
| CN104934469A (zh) * | 2014-03-18 | 2015-09-23 | 国家电网公司 | 一种igbt终端结构及其制造方法 |
| CN105609542A (zh) * | 2014-11-17 | 2016-05-25 | 英飞凌科技奥地利有限公司 | 包括正温度系数结构的半导体器件 |
| CN106206285A (zh) * | 2015-05-29 | 2016-12-07 | 英飞凌科技股份有限公司 | 用于处理半导体层的方法、用于处理硅衬底的方法和用于处理硅层的方法 |
| CN107849841A (zh) * | 2015-08-11 | 2018-03-27 | 骊住株式会社 | 抽水马桶 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105826399A (zh) * | 2016-05-25 | 2016-08-03 | 上海安微电子有限公司 | 一种多混合结构的软快恢复二极管及其制备方法 |
| CN109216430A (zh) * | 2017-06-30 | 2019-01-15 | 无锡华润华晶微电子有限公司 | 半导体横向变掺杂终端结构及其制备方法 |
| CN107482050A (zh) * | 2017-08-18 | 2017-12-15 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
| US10170561B1 (en) * | 2017-09-07 | 2019-01-01 | Kabushiki Kaisha Toshiba | Diamond semiconductor device |
| CN108650624A (zh) * | 2018-05-15 | 2018-10-12 | 珠海格力电器股份有限公司 | 一种终端防盗方法及终端 |
| CN108565222A (zh) * | 2018-06-15 | 2018-09-21 | 江苏矽导集成科技有限公司 | 一种SiC器件的横向变掺杂结终端结构制作方法 |
| CN110010471A (zh) * | 2018-12-13 | 2019-07-12 | 泉州臻美智能科技有限公司 | 一种功率器件及其制作方法 |
Non-Patent Citations (3)
| Title |
|---|
| LI, MINGMING；JIANG, LIHUA；SUN, YIHUA；ET AL.: "Correlation study of microstructure and photoluminescence properties of a-C:H thin films deposited by plasma-enhanced chemical vapor deposition technique", 《DIAMOND AND RELATED MATERIALS》 * |
| RONSISVALLE, C；ENEA, V.: "Improvement of high-voltage junction termination extension (JTE) by an optimized profile of lateral doping (VLD)", 《MICROELECTRONICS RELIABILITY》 * |
| 张彦飞; 吴郁; 游雪兰; 亢宝位: "硅材料功率半导体器件结终端技术的新发展", 《电子器件》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| KR20040009680A (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| CN112635540B (zh) | Ldmos器件及其制备方法 | |
| US8710621B2 (en) | Bipolar transistor with diffused layer between deep trench sidewall and collector diffused layer | |
| CN106653612B (zh) | 一种采用化学机械抛光技术制造ldmos器件的方法 | |
| KR20050048179A (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| US8581347B2 (en) | Forming bipolar transistor through fast EPI-growth on polysilicon | |
| CN109801960A (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| WO2018163605A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| US9722031B2 (en) | Reduced current leakage semiconductor device | |
| CN211238262U (zh) | 半导体器件结构 | |
| TWI698014B (zh) | 半導體裝置及其製造方法 | |
| CN107369648B (zh) | 一种双栅氧化层制造方法 | |
| CN112185816A (zh) | 一种高能效屏蔽栅沟槽mosfet及其制造方法 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| CN110571148B (zh) | 功率半导体器件的加工方法及功率半导体器件 | |
| CN111710716B (zh) | 一种鳍状半导体器件及其制作方法、电子设备 | |
| CN112397388B (zh) | 二极管及其制备方法 | |
| CN116598205B (zh) | 一种沟槽型mosfet器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210202 |