CN204375392U - 一种驱动电路和显示装置 - Google Patents
一种驱动电路和显示装置 Download PDFInfo
- Publication number
- CN204375392U CN204375392U CN201520053616.5U CN201520053616U CN204375392U CN 204375392 U CN204375392 U CN 204375392U CN 201520053616 U CN201520053616 U CN 201520053616U CN 204375392 U CN204375392 U CN 204375392U
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- data
- phase inverter
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型提供一种驱动电路和显示装置，所述驱动电路包括时序控制器、时序调节器和驱动器，所述时序控制器输出第一数据信号和第一时钟信号，所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，所述驱动器根据所述第二数据信号和所述第二时钟信号产生驱动信号。所述时序调节器主动对时序控制器输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种驱动电路和显示装置。
背景技术
现有的显示器使用时序控制器产生数据信号和时钟信号，所述显示器的驱动器再依据所述数据信号和时钟信号来执行逻辑运算，从而产生所述显示面板的驱动信号。因此，所述数据信号和时钟信号之间的相位差为预定值，也就是说，所述数据信号和时钟信号之间是相互对应的。然而，由于显示面板的尺寸增大以及电路布局等因素，所述驱动器接收的数据信号和时钟信号会出现不同程度的信号延迟，导致所述时序控制器输出的数据信号和时钟信号与所述显示面板需要的数据信号和时钟信号之间不能相互匹配，从而影响显示器的显示质量。
实用新型内容
为解决上述问题，本实用新型提供一种驱动电路和显示装置，用于解决现有技术中时序控制器输出的数据信号和时钟信号与显示面板需要的数据信号和时钟信号之间不能相互匹配，从而影响显示器的显示质量的问题。
为此，本实用新型提供一种驱动电路，包括时序控制器、时序调节器和驱动器，所述时序调节器与所述时序控制器的输入端连接，所述时序调节器的输出端与所述驱动器连接；所述时序控制器用于输出第一数据信号和第一时钟信号；所述时序调节器用于调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号；所述驱动器用于根据所述第二数据信号和所述第二时钟信号产生驱动信号。
可选的，所述时序调节器包括转换单元和同步单元，所述转换单元的输入端与所述时序控制器连接，所述转换单元的第一输出端与所述同步单元的第一输入端连接，所述转换单元的第二输出端与所述驱动器连接，所述同步单元的第二输入端与所述时序控制器连接，所述同步单元的输出端与所述驱动器连接；所述转换单元用于调节所述第一时钟信号的相位以产生所述第二时钟信号；所述同步单元用于根据所述第二时钟信号和所述第一数据信号产生第二数据信号，所述第二数据信号与所述第二时钟信号具有预定的相位差。
可选的，所述转换单元包括多个反相器。
可选的，所述同步单元包括D触发器。
可选的，所述驱动器包括源极驱动器。
可选的，所述反相器包括NMOS型反相器、PMOS型反相器和CMOS型反相器中至少一个，所述NMOS型反相器包括NMOS晶体管和电阻，所述PMOS型反相器包括PMOS晶体管和电阻，所述CMOS型反相器包括NMOS晶体管和PMOS晶体管。
本实用新型还提供一种显示装置，包括显示面板和上述任一驱动电路。
本实用新型具有下述有益效果：
本实用新型提供的驱动电路和显示装置中，所述驱动电路包括时序控制器、时序调节器和驱动器，所述时序控制器输出第一数据信号和第一时钟信号，所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，所述驱动器根据所述第二数据信号和所述第二时钟信号产生驱动信号。所述时序调节器主动对时序控制器输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
附图说明
图1为本实用新型实施例一提供的一种驱动电路的结构示意图；
图2为图1所示时序调节器的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型提供的驱动电路和显示装置进行详细描述。
实施例一
图1为本实用新型实施例一提供的一种驱动电路的结构示意图。如图1所示，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序调节器102与时序控制器101的输入端连接，时序调节器102的输出端与驱动器103连接。时序控制器101用于输出第一数据信号和第一时钟信号，时序调节器102用于调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103用于根据第二数据信号和第二时钟信号产生驱动信号。
本实施例中，时序控制器101产生第一数据信号和第一时钟信号，并将第一数据信号和第一时钟信号传输至时序调节器102。在理想状态下，第一数据信号和第一时钟信号之间的相位差为预定值，在实际应用中，电路布局等因素导致第一数据信号和第一时钟信号会出现不同程度的信号延迟，使得第一数据信号和第一时钟信号之间的相位差偏离预定值。时序调节器102接收到第一数据信号和第一时钟信号后，调节第一数据信号和第一时钟信号的相位，以产生相位修正后的第二数据信号和第二时钟信号，第二数据信号和第二时钟信号相互对应。驱动器103接收第二数据信号和第二时钟信号，然后根据第二数据信号和第二时钟信号产生显示面板需要的驱动信号，从而实现与显示面板的完美匹配，提高显示面板的显示质量。
图2为图1所示时序调节器102的结构示意图。如图2所示，时序调节器102与时序控制器101的输入端连接，时序调节器102的输出端与驱动器103连接。时序调节器102包括转换单元104和同步单元105，转换单元104的输入端与时序控制器101连接，转换单元104的第一输出端与同步单元105的第一输入端连接，转换单元104的第二输出端与驱动器103连接，同步单元105的第二输入端与时序控制器101连接，同步单元105的输出端与驱动器103连接。
转换单元104接收时序控制器101产生的第一时钟信号，然后调节第一时钟信号的相位以产生第二时钟信号，并将第二时钟信号传输至同步单元105和驱动器103。同步单元105接收时序控制器101产生的第一数据信号以及转换单元104产生的第二时钟信号，然后根据预定的相位差产生与第二时钟信号对应的第二数据信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
本实施例中，转换单元104包括多个反相器。反相器为第一时钟信号提供不同程度的信号延迟，以调节第一时钟信号的相位，从而产生第二时钟信号。反相器具有工作速度快、带负载能力强以及传输特性好等优点。
在实际应用中，数字电子电路在逻辑0和1(二进制)对应的固定电压电平范围内进行运算。反相器是基本的逻辑门，可以在两个电压电平间变换。反相器的输出电压所代表的逻辑电平与输入电压所代表的逻辑电平相反。例如，把高电平变为低电平，或者把低电平变为高电平。实际应用的反相器的电压都是不同的，例如，逻辑门电路(Transistor-Transistor Logic，TTL)中0是低电平，+5V是高电平。可选的，反相器为NMOS型反相器。NMOS型反相器由一个NMOS晶体管和一个电阻构成。可选的，反相器为PMOS型反相器。PMOS型反相器由一个PMOS晶体管和一个电阻构成。由于NMOS型反相器和PMOS型反相器只需要使用一种类型的晶体管，因此NMOS型反相器和PMOS型反相器的制造成本低。优选的，反相器为CMOS型反相器。CMOS型反相器由NMOS晶体管和PMOS晶体管构成。由于在两种逻辑状态中，NMOS晶体管和PMOS晶体管中的一个总是截止的，因此CMOS型反相器可以降低功耗。与NMOS型反相器或PMOS型反相器相比，CMOS型反相器的电阻相对较低，因此CMOS型反相器可以提高处理速率。
可选的，同步单元105包括D触发器。D触发器包括第一输入端、第二输入端以及输出端，第一输入端用于输入第二时钟信号，第二输入端用于输入第一数据信号，输出端用于向驱动输出第二数据信号。可选的，驱动器103包括源极驱动器103。源极驱动器103接收转换单元104产生的第二时钟信号和同步单元105产生的第二数据信号，然后根据第二时钟信号和第二数据信号产生驱动信号。由于第二数据信号与第二时钟信号相互对应，因此能够实现与显示面板的完美匹配，提高了显示面板的显示质量。
本实施例提供的驱动电路中，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序控制器101输出第一数据信号和第一时钟信号，时序调节器102调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103根据第二数据信号和第二时钟信号产生驱动信号。时序调节器102主动对时序控制器101输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
实施例二
本实施例二提供一种显示装置，包括显示面板和实施例一提供的驱动电路，具体内容可参照上述实施例一中的描述，此处不再赘述。
本实施例提供的显示装置中，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序控制器101输出第一数据信号和第一时钟信号，时序调节器102调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103根据第二数据信号和第二时钟信号产生驱动信号。时序调节器102主动对时序控制器101输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
Claims (7)
1.一种驱动电路，其特征在于，包括时序控制器、时序调节器和驱动器，所述时序调节器与所述时序控制器的输入端连接，所述时序调节器的输出端与所述驱动器连接；
所述时序控制器用于输出第一数据信号和第一时钟信号；
所述时序调节器用于调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号；
所述驱动器用于根据所述第二数据信号和所述第二时钟信号产生驱动信号。
2.根据权利要求1所述的驱动电路，其特征在于，所述时序调节器包括转换单元和同步单元，所述转换单元的输入端与所述时序控制器连接，所述转换单元的第一输出端与所述同步单元的第一输入端连接，所述转换单元的第二输出端与所述驱动器连接，所述同步单元的第二输入端与所述时序控制器连接，所述同步单元的输出端与所述驱动器连接；
所述转换单元用于调节所述第一时钟信号的相位以产生所述第二时钟信号；
所述同步单元用于根据所述第二时钟信号和所述第一数据信号产生第二数据信号，所述第二数据信号与所述第二时钟信号具有预定的相位差。
3.根据权利要求2所述的驱动电路，其特征在于，所述转换单元包括多个反相器。
4.根据权利要求2所述的驱动电路，其特征在于，所述同步单元包括D触发器。
5.根据权利要求1所述的驱动电路，其特征在于，所述驱动器包括源极驱动器。
6.根据权利要求3所述的驱动电路，其特征在于，所述反相器包括NMOS型反相器、PMOS型反相器和CMOS型反相器中至少一个，所述NMOS型反相器包括NMOS晶体管和电阻，所述PMOS型反相器包括PMOS晶体管和电阻，所述CMOS型反相器包括NMOS晶体管和PMOS晶体管。
7.一种显示装置，其特征在于，包括显示面板和权利要求1-6任一所述的驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520053616.5U CN204375392U (zh) | 2015-01-26 | 2015-01-26 | 一种驱动电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520053616.5U CN204375392U (zh) | 2015-01-26 | 2015-01-26 | 一种驱动电路和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204375392U true CN204375392U (zh) | 2015-06-03 |
Family
ID=53331589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520053616.5U Expired - Fee Related CN204375392U (zh) | 2015-01-26 | 2015-01-26 | 一种驱动电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204375392U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016119467A1 (zh) * | 2015-01-26 | 2016-08-04 | 京东方科技集团股份有限公司 | 驱动电路及其驱动方法、显示装置 |
| CN109493782A (zh) * | 2018-12-19 | 2019-03-19 | 惠科股份有限公司 | 信号校正控制器、信号校正控制方法及显示装置 |
| CN110858474A (zh) * | 2018-08-23 | 2020-03-03 | 堺显示器制品株式会社 | 显示装置和显示装置中的数据传输方法 |
-
2015
- 2015-01-26 CN CN201520053616.5U patent/CN204375392U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016119467A1 (zh) * | 2015-01-26 | 2016-08-04 | 京东方科技集团股份有限公司 | 驱动电路及其驱动方法、显示装置 |
| CN110858474A (zh) * | 2018-08-23 | 2020-03-03 | 堺显示器制品株式会社 | 显示装置和显示装置中的数据传输方法 |
| CN109493782A (zh) * | 2018-12-19 | 2019-03-19 | 惠科股份有限公司 | 信号校正控制器、信号校正控制方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104505017A (zh) | 一种驱动电路及其驱动方法、显示装置 | |
| CN105049025B (zh) | 低电压差分信号驱动电路 | |
| CN103929172B (zh) | 电平移位电路 | |
| CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
| CN204375392U (zh) | 一种驱动电路和显示装置 | |
| CN102082561B (zh) | Soi时钟双边沿静态d触发器 | |
| US8749269B2 (en) | CML to CMOS conversion circuit | |
| CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
| CN104218940A (zh) | 紧凑电平位移器 | |
| CN104333356B (zh) | 四二值时钟转换的qb02电路单元 | |
| CN103546151A (zh) | 一种高速延迟锁相环 | |
| CN103378846B (zh) | 一种将逻辑信号转换为低压差分信号的装置 | |
| CN105550150B (zh) | 一种具有动态电阻失配调整功能的M-phy驱动电路 | |
| CN103346780A (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
| CN104617916A (zh) | 一种基于FinFET器件的主从触发器 | |
| CN104485942B (zh) | 一种用于usb 的发送器 | |
| KR101405241B1 (ko) | 데이터 통신용 송신기 | |
| CN106788493B (zh) | 一种低速发射器电路 | |
| CN202261207U (zh) | 死区增强保护高速互补开关驱动电路 | |
| CN105897247B (zh) | 针对单线协议从单元的驱动器电路 | |
| CN109756222A (zh) | 一种电平转换电路以及芯片*** | |
| CN203563053U (zh) | 一种高速延迟锁相环 | |
| CN102025365B (zh) | 一种降低电压摆幅驱动器 | |
| CN203800920U (zh) | 一种应用于熔丝电路的信号转换电路 | |
| CN104617915B (zh) | 一种基于FinFET晶体管的主从触发器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150603 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |