CN109493782A - 信号校正控制器、信号校正控制方法及显示装置 - Google Patents

信号校正控制器、信号校正控制方法及显示装置 Download PDF

Info

Publication number
CN109493782A
CN109493782A CN201811556308.9A CN201811556308A CN109493782A CN 109493782 A CN109493782 A CN 109493782A CN 201811556308 A CN201811556308 A CN 201811556308A CN 109493782 A CN109493782 A CN 109493782A
Authority
CN
China
Prior art keywords
phase
signal
data
clock signal
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811556308.9A
Other languages
English (en)
Inventor
胡水秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811556308.9A priority Critical patent/CN109493782A/zh
Publication of CN109493782A publication Critical patent/CN109493782A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种信号校正控制器、信号校正控制方法及显示装置。其中,信号校正控制器包括:相位侦测模块和相位校正模块,相位侦测模块的输入端用于连接显示装置的总线,相位侦测模块的输出端连接相位校正模块的输入端,相位校正模块的输出端用于连接显示装置的驱动电路;相位侦测模块用于获取总线中的时钟信号和数据信号并输出时钟信号和数据信号的第一相位差电压;相位校正模块用于根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差。避免因相位差过大或过小导致的写入数据时发生的错误,从而提高写入数据的可靠性和准确性,进一步有利于提高显示画质。

Description

信号校正控制器、信号校正控制方法及显示装置
技术领域
本发明涉及信号处理技术领域,特别是涉及一种信号校正控制器、信号校正控制方法及显示装置。
背景技术
在显示领域,为了对电压信号或使能信号进行控制,以保证显示器的显示,常采用I2C总线(Inter-Integrated Circuit,集成电路总线)对用于驱动显示器显示的集成电路进行写数据实现。但发明人在实施过程中发现,示例性技术中进行写数据时,常会出现数据写入错误,导致产生误动作,进而影响显示效果。
发明内容
基于此,有必要针对示例性技术中写数据容易出错的问题,提供一种信号校正控制器、信号校正控制方法及显示装置。
一方面,本发明实施例提供了一种信号校正控制器,包括:相位侦测模块和相位校正模块,相位侦测模块的输入端用于连接显示装置的总线,相位侦测模块的输出端连接相位校正模块的输入端,相位校正模块的输出端用于连接显示装置的驱动电路;
相位侦测模块用于获取总线中的时钟信号和数据信号并输出时钟信号和数据信号的第一相位差电压;
相位校正模块用于根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差。
在其中一个实施例中,相位侦测模块包括鉴相器,鉴相器的输入端用于连接显示装置的总线,鉴相器的输出端连接相位校正模块的输入端。
在其中一个实施例中,相位校正模块包括电压比较器和相位延时单元;电压比较器的参考端用于接入典型电压;
电压比较器的输入端连接鉴相器的输出端,电压比较器的输出端与相位延时单元连接,电压比较器用于比较第一相位差电压与典型电压,并输出比较结果信号;
相位延时单元的输出端用于连接显示装置的驱动电路,相位延时单元用于根据比较结果信号调整时钟信号和数据信号的相位差为目标相位差。
在其中一个实施例中,相位校正模块还包括电荷泵,电荷泵的输入端与鉴相器的输出端连接,电荷泵的输出端与电压比较器的输入端连接,电荷泵用于将第一相位差电压转换为第二相位差电压,电压比较器用于比较第二相位差电压与典型电压,并输出比较结果信号。
在其中一个实施例中,显示装置的总线为I2C总线。
一种信号校正控制方法,包括:
获取时钟信号和数据信号;
根据获取的时钟信号和数据信号,获得时钟信号和数据信号的第一相位差电压;
根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差,使调整后的数据信号能够正确写入驱动电路。
在其中一个实施例中,信号校正控制方法还包括步骤:
输出调整后的时钟信号和调整后的数据信号至驱动电路。
在其中一个实施例中,根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差的步骤包括:
根据第一相位差电压和典型电压,获得比较结果信号;
根据比较结果信号,调整时钟信号,使得调整后的时钟信号与数据信号的相位差为目标相位差。
在其中一个实施例中,根据第一相位差电压和典型电压,获得比较结果信号的步骤包括:
根据第一相位差电压,获得第二相位差电压;
根据第二相位差电压和典型电压,获得比较结果信号。
在其中一个实施例中,根据比较结果信号,调整时钟信号的步骤包括:
若比较结果信号大于典型电压,则根据比较结果信号与典型电压的差值对应减小时钟信号的相位;
若比较结果信号小于典型电压,则根据典型电压与比较结果信号的差值对应增大时钟信号的相位。
一种显示装置,包括显示面板,总线,驱动电路和上述信号校正控制器,总线与信号校正控制器的输入端连接,信号校正控制器的输出端与驱动电路输入端连接,驱动电路的第一输出端与显示面板上的扫描线连接,驱动电路的第二输出端与显示面板上的数据线连接。
本发明提供的一个或多个实施例至少具有以下有益效果:本发明实施例提供了一种信号校正控制器,其中的相位侦测模块采集、侦测显示装置总线的时钟信号和数据信号以及两者的相位差输出第一相位差电压,相位校正模块根据获取到的第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差,使得时钟信号和数据信号能够符合总线信号传输的要求,避免因相位差过大或过小导致的写入数据时发生的错误,从而提高写入数据的可靠性和准确性,进一步有利于提高显示画质。
附图说明
图1为一个示例性技术中总线中时钟信号和数据信号的时序示意图;
图2为一个实施例中信号校正控制器的结构示意图;
图3为又一个实施例中信号校正控制器的结构示意图;
图4为一个实施例中信号校正控制方法的流程示意图;
图5为又一个实施例中信号校正控制方法的流程示意图;
图6为一个实施例中根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差步骤的流程示意图;
图7为另一个实施例中根据第一相位差电压和典型电压,获得比较结果信号步骤的流程示意图;
图8为再一个实施例中根据比较结果信号,调整时钟信号步骤的流程示意图;
图9为一个实施例中显示装置的结构框图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件并与之结合为一体,或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在显示技术领域,为了实现正常显示,需要对电压信号或使能信号进行控制,目前常采用I2C总线对驱动电路进行写入数据实现。但是在实际工作中,由于外部干扰,I2C总线信号中的时钟信号SCL与数据信号SDA会产生相位差,导致写入数据时出现错误,最终产生误动作,导致显示效果差。
例如,如图1所示为I2C总线信号的时钟信号SCL与数据信号SDA的波形,SCL是I2C总线信号的时钟信号,SDA是I2C总线信号的数据信号。当对驱动电路进行写入数据时,驱动电路会根据时钟信号SCL的时序并按照I2C协议进行数据的写入。如图1所示,图示上的t是数据写入的建立时间(setup time),其中建立时间是指在时钟信号上升沿到来以前,数据稳定不变的时间。显然,如果建立时间不够,数据信号搭载的数据将不能在这个时钟上升沿到来时正常写入。如要想驱动电路能写到正确的写入数据,建立时间t必须符合I2C协议的要求。但是在实际操作中,建立时间t往往会受外界干扰信号的影响,导致t不符合I2C协议的要求,使得写入数据时出现写错误。
本发明实施例提供一种信号校正控制器,如图2所示,包括:相位侦测模块10和相位校正模块20,相位侦测模块10的输入端用于连接显示装置的总线30,相位侦测模块10的输出端连接相位校正模块20的输入端,相位校正模块20的输出端用于连接显示装置的驱动电路40;相位侦测模块10用于获取总线30中的时钟信号和数据信号并输出时钟信号和数据信号的第一相位差电压;相位校正模块20用于根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差。
其中,相位侦测模块10是指具有信号采集和相位识别的模块,例如,相位侦测模块10可以包括鉴相器11等。相位校正模块20是指具有信号处理和相位调整功能的模块。时钟信号是指用于控制显示装置中的各子像素是否开始写入数据的信号,数据信号是指用于在时钟信号符合写入数据要求时,驱动显示装置中的各子像素显示亮度的信号。预设的典型电压是指符合总线30信号传输要求的相位差所对应的电压值。目标相位差可以是用于表征时钟信号和数据信号的相位关系能够满足总线30的信号传输要求的相位差。显示装置的驱动电路40是指用于驱动显示装置上的各个子像素进行显示的电路。例如,驱动电路40可以包括移位寄存器和扫描线,移位寄存器的输入端与相位校正模块20的输出端连接,用于获取调整后的时钟信号,并将扫描信号经各扫描线驱动各子像素对应的主动阵列开关的开启。驱动电路40还可以包括数据线,驱动电路40的输出端输出的数据信号经过数据线传输至各子像素的像素电极,在像素电极和公共电极之间形成像素电压,驱动液晶偏转,使得子像素显示。
在实际工作中,由于外部干扰,总线30信号中的时钟信号SCL与数据信号SDA会产生相位差,若相位差不满足总线30传输中的建立时间(setup time)要求,则会导致写入数据时出现错误,最终产生误动作,显示效果差。为了解决该问题,发明人采用相位侦测模块10获取并检测总线30中的时钟信号和数据信号之间的第一相位差电压,然后将得到的第一相位差电压传输至相位校正模块20,相位校正模块20根据获取到的第一相位差电压以及预设的典型电压,衡量当前的相位差是否符合总线30传输的要求,若不符合,则根据第一相位差电压和预设的典型电压,对应调整时钟信号和数据信号之间的相位差,使相位差调整到目标相位差,以使得时钟信号上升沿到来以前,数据稳定不变的时间能够满足要求,保证数据在这个时钟上升沿被写入,进行显示驱动。
在其中一个实施例中,如图3所示,相位侦测模块10包括鉴相器11,鉴相器11的输入端用于连接显示装置的总线30,鉴相器11的输出端连接相位校正模块20的输入端。
其中,鉴相器11(phasedetector)指的是能够鉴别出输入信号的相位差的器件,是使输出电压与两个输入信号之间的相位差有确定关系的电路。
具体的,鉴相器11获取总线30的时钟信号和数据信号,经过处理,输出两个信号的第一相位差电压至相位校正模块20,然后,相位校正模块20根据获取到的第一相位差电压和典型电压之间的差值,可以判断总线30输出的时钟信号和数据信号的相位差是否满足总线30的建立时间要求,根据差值调整两个信号之间的相位差,保证两个信号之间的相位差满足总线30的传输要求。
在调整过程中,可以通过对时钟信号的相位调整来实现对两个信号之间相位差的调整。例如,鉴相器11在接收到时钟信号和数据信号后,若数据信号超前于时钟信号,则鉴相器11可以产生使得其内部的计数器计数允许信号,在数据信号上升沿开始到对应的时钟信号上升沿到来期间,保持高电平,计数结束后,输出与计数结果对应的第一相位差电压至相位校正模块20,然后相位校正模块20可以根据预设的关系表,调整时钟信号的相位,该关系表为相位差与对应需要调整的时钟信号的相位量。具体调整实现可以是通过调整时钟信号产生电路中的电阻等,实现相位调整。对时钟信号的相位调整实现还可以利用锁相环PLL的相位调整功能,产生若干个时钟的不同相位,相位校正模块20根据接收到的第一相位差电压与典型电压之间的关系,判断哪些相位能准确的采集到数据信号,然后取窗口中间的一个时钟相位,作为正常工作时的时钟信号。比如,通过PLL产生0,45,90,135,……,315度8个相移的时钟,如果0,45,90度相移的时钟信号能正确采样到输入,则可以选取中间相位,即45度相移的时钟信号作为时钟信号。这样接口上具有最大的时序裕量,从而进一步保证链路的可靠性。
在其中一个实施例中,如图3所示,相位校正模块20包括电压比较器21和相位延时单元22;电压比较器21的参考端用于接入典型电压;电压比较器21的输入端连接鉴相器11的输出端,电压比较器21的输出端与相位延时单元22连接,电压比较器21用于比较第一相位差电压与典型电压,并输出比较结果信号;相位延时单元22的输出端用于连接显示装置的驱动电路40,相位延时单元22用于根据比较结果信号调整时钟信号和数据信号的相位差为目标相位差。
其中,电压比较器21是对输入信号进行鉴别与比较的电路,可以判断两个或多个输入信号之间的大小关系,并输出与大小关系对应的输出电压。相位延时单元22是指能够进行信号相位延时的电路单元。具体的,电压比较器21比较第一第一相位差电压和典型电压之间的关系,并根据比较结果,输出相应的比较结果信号至相位延时单元22,相位延时单元22根据获取到的比较结果信号,判断总线30的时钟信号和数据信号的相位差是否满足要求,若不满足,则根据比较结果信号调整时钟信号和数据信号的相位差,使得调整后的两个信号之间的相位差满足I2C总线30通信协议的要求。
在其中一个实施例中,如图3所示,相位校正模块20还包括电荷泵23,电荷泵23的输入端与鉴相器11的输出端连接,电荷泵23的输出端与电压比较器21的输入端连接,电荷泵23用于将第一相位差电压转换为第二相位差电压,电压比较器21用于比较第二相位差电压与典型电压,并输出比较结果信号。
其中,电荷泵23(charge pump)也称为开关电容式电压变换器,是能够进行直流电压变换的器件。电荷泵23将第一相位差电压转换为第二相位差电压,第二相位差电压可以是与典型电压衡量度一致的电压,然后相位延时单元22根据第二相位差电压与典型电压之间的大小关系和差值大小,调整时钟信号和数据信号之间的相位差,使得相位差能够达到总线30协议要求。调整过程可以是通过调整时钟信号的相位,调整两个信号的相位差。
在其中一个实施例中,显示装置的总线为I2C总线。信号校正控制装置能够根据I2C总线信号中的时钟信号SCL与数据信号SDA的相位差,来对应调整时钟信号SCL的相位,使得两个信号之间的相位差能够满足I2C总线传输时的时间(setup time)的要求,以提高数据写入准确度和显示质量。具体的,可以采用相位侦测模块10获取并检测I2C总线中的时钟信号SCL和数据信号SDA之间的第一相位差电压,然后将得到的第一相位差电压传输至相位校正模块20,相位校正模块20根据获取到的第一相位差电压以及预设的典型电压,衡量当前的相位差是否符合I2C总线传输的要求,若不符合,则根据第一相位差电压和预设的典型电压,对应调整时钟信号SCL和数据信号SDA之间的相位差,使相位差调整到目标相位差,以使得时钟信号上升沿到来以前,数据稳定不变的时间能够满足要求,保证数据在这个时钟上升沿被写入,进行显示驱动。
本发明实施例提供的应用于上述信号校正控制器的信号校正控制方法,如图4所示,包括:
S10:获取时钟信号和数据信号;
S20:根据获取的时钟信号和数据信号,获得时钟信号和数据信号的第一相位差电压;
S40:根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差,使调整后的数据信号能够正确写入驱动电路。
其中,时钟信号和数据信号等名词释义与上述信号校正控制器中的相同,在此不做赘述。具体的,根据获取的时钟信号和数据信号,获得时钟信号和数据信号的第一相位差电压,然后根据得到的第一相位差电压和预设的典型电压,判断总线的时钟信号和数据信号之间的相位差是否满足信号传输要求。然后调整时钟信号和数据信号的相位差为目标相位差。
在其中一个实施例中,如图5所示,信号校正控制方法还包括步骤:
S60:输出调整后的时钟信号和调整后的数据信号至驱动电路。
根据第一相位差电压与典型电压之间的大小关系和差值,调整时钟信号和数据信号之间的相位差,并将符合相位差要求的时钟信号和数据信号输出至驱动电路,经过驱动电路传输至显示装置上的各子像素,驱动各子像素显示。
在其中一个实施例中,如图6所示,根据第一相位差电压和预设的典型电压,调整时钟信号和数据信号的相位差为目标相位差的步骤包括:
S41:根据第一相位差电压和典型电压,获得比较结果信号;
S42:根据比较结果信号,调整时钟信号,使得调整后的时钟信号与数据信号的相位差为目标相位差。
根据第一相位差电压和典型电压可以得到能够反映两者之间的大小和差值的比较结果信号,然后根据比较结果信号,可以判断时钟信号相对于典型电压对应状态下的数据信号的相位是提前还是滞后,根据判断结果进行相位调整,使得调整后的时钟信号和调整后的数据信号的相位差为目标相位差,保证数据写入的准确性。
例如,将第一相位差电压与典型电压做比较,若第一相位差电压大于典型电压,则说明实际的相位大于典型电压的相位,就需要将时钟信号SCL的上升沿提前相应的相位差。同理,若第一相位差电压小于典型电压,则说明实际的相位小于典型电压的相位,就需要将时钟信号SCL的上升沿延迟相应的相位差。如果第一相位差电压等于典型电压,则说明实际的相位等于典型电压的相位,那就不需要做任何改变。
在其中一个实施例中,如图7所示,根据所述第一相位差电压和所述典型电压,获得比较结果信号的步骤包括:
S411:根据所述第一相位差电压,获得第二相位差电压;
S412:根据所述第二相位差电压和所述典型电压,获得比较结果信号。
若鉴相器等相位侦测模块输出的第一相位差电压与典型电压的度量衡相差较大,则可以根据第一相位差电压,将其转换为与典型电压为一个度量衡的电压值,即第二相位差电压,根据第二相位差电压和典型电压之间的大小、差值,获得比较结果信号,并根据比较结果信号调整两个信号之间的相位差,使其达到目标相位差。
例如,将第二相位差电压与典型电压做比较,若第二相位差电压大于典型电压,则说明实际的相位大于典型电压的相位,就需要将时钟信号SCL的上升沿提前相应的相位差。同理,若第二相位差电压小于典型电压,则说明实际的相位小于典型电压的相位,就需要将时钟信号SCL的上升沿延迟相应的相位差。如果第二相位差电压等于典型电压,则说明实际的相位等于典型电压的相位,那就不需要做任何改变。
在其中一个实施例中,如图8所示,根据比较结果信号,调整时钟信号的步骤包括:
S421:若比较结果信号大于典型电压,则根据比较结果信号与典型电压的差值对应减小时钟信号的相位;
S422:若比较结果信号小于典型电压,则根据典型电压与比较结果信号的差值对应增大时钟信号的相位。
如图3和图8所示,时钟信号SCL与数据信号SDA进入鉴相器,鉴相器侦测时钟信号SCL与数据信号SDA的相位差,并输出第一相位差电压,随后电荷泵将第一相位差电压转换为第二相位差电压,随后将第二相位差电压与典型电压进行比较得到比较结果信号,根据比较结果信号对时钟信号SCL的相位进行改变,保证时钟信号SCL与数据信号SDA的相位差保持在目标相位差。
应该理解的是,虽然图4-8的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图4-8中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
一种显示装置,如图9所示,包括显示面板1,总线30,驱动电路40和上述信号校正控制器2,总线30与信号校正控制器2的输入端连接,信号校正控制器2的输出端与驱动电路40输入端连接,驱动电路40的第一输出端与显示面板1上的扫描线连接,驱动电路40的第二输出端与显示面板1上的数据线连接。
其中,时钟信号等名词释义与上述信号校正控制器中的名词释义相同,在此不做赘述。总线30的一端可以连接外部设备或者连接主板控制器等,另一端连接信号校正控制器2。具体的,信号校正控制器2获取总线30上传输的时钟信号和数据信号,然后判断两个信号之间的相位差是否为目标相位差,即符合总线30传输要求,能够保证数据的正确写入,若不符合,则调整两个信号之间的相位差,并输出调整后的时钟信号和调整后的数据信号给驱动电路40,驱动电路40分别输出时钟信号给各条扫描线,并输出数据信号给各条数据线,驱动显示面板1正确显示。使得调整后的时钟信号和调整后的数据信号的相位关系可以满足总线30传输的要求,避免因相位差不符合要求所造成的写数据错误,以保证显示装置显示的稳定性和准确性,提高显示画质。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种信号校正控制器,其特征在于,包括:相位侦测模块和相位校正模块;
所述相位侦测模块的输入端用于连接显示装置的总线,所述相位侦测模块的输出端连接所述相位校正模块的输入端,所述相位校正模块的输出端用于连接显示装置的驱动电路;
所述相位侦测模块用于获取所述总线中的时钟信号和数据信号并输出所述时钟信号和所述数据信号的第一相位差电压;
所述相位校正模块用于根据所述第一相位差电压和预设的典型电压,调整所述时钟信号和所述数据信号的相位差为目标相位差。
2.根据权利要求1所述的信号校正控制器,其特征在于,所述相位侦测模块包括鉴相器,所述鉴相器的输入端用于连接所述显示装置的总线,所述鉴相器的输出端连接所述相位校正模块的输入端。
3.根据权利要求2所述的信号校正控制器,其特征在于,所述相位校正模块包括电压比较器和相位延时单元;所述电压比较器的参考端用于接入典型电压;
电压比较器的输入端连接所述鉴相器的输出端,所述电压比较器的输出端与所述相位延时单元连接,所述电压比较器用于比较所述第一相位差电压与所述典型电压,并输出比较结果信号;
所述相位延时单元的输出端用于连接显示装置的驱动电路,所述相位延时单元用于根据所述比较结果信号调整所述时钟信号和所述数据信号的相位差为目标相位差。
4.根据权利要求3所述的信号校正控制器,其特征在于,所述相位校正模块还包括电荷泵,所述电荷泵的输入端与所述鉴相器的输出端连接,所述电荷泵的输出端与所述电压比较器的输入端连接,所述电荷泵用于将所述第一相位差电压转换为第二相位差电压,所述电压比较器用于比较所述第二相位差电压与所述典型电压,并输出比较结果信号。
5.根据权利要求1-4中任一项所述的信号校正控制器,其特征在于,所述显示装置的总线为I2C总线。
6.一种信号校正控制方法,其特征在于,包括:
获取总线的时钟信号和数据信号;
根据获取的所述时钟信号和所述数据信号,获得所述时钟信号和所述数据信号的第一相位差电压;
根据所述第一相位差电压和预设的典型电压,调整所述时钟信号和所述数据信号的相位差为目标相位差,使调整后的数据信号能够正确写入驱动电路。
7.根据权利要求6所述的信号校正控制方法,其特征在于,还包括步骤:
输出调整后的时钟信号和调整后的数据信号至所述驱动电路。
8.根据权利要求7所述的信号校正控制方法,其特征在于,根据所述第一相位差电压和预设的典型电压,调整所述时钟信号和调整后的数据信号的相位差为目标相位差的步骤包括:
根据所述第一相位差电压和所述典型电压,获得比较结果信号;
根据所述比较结果信号,调整所述时钟信号,使得调整后的时钟信号与调整后的数据信号的相位差为目标相位差。
9.根据权利要求8所述的信号校正控制方法,其特征在于,根据所述第一相位差电压和所述典型电压,获得比较结果信号的步骤包括:
根据所述第一相位差电压,获得第二相位差电压;
根据所述第二相位差电压和所述典型电压,获得比较结果信号。
10.根据权利要求8或9所述的信号校正控制方法,其特征在于,根据所述比较结果信号,调整所述时钟信号的步骤包括:
若所述比较结果信号大于所述典型电压,则根据所述比较结果信号与所述典型电压的差值对应减小时钟信号的相位;
若所述比较结果信号小于所述典型电压,则根据所述典型电压与所述比较结果信号的差值对应增大时钟信号的相位。
11.一种显示装置,其特征在于,包括显示面板,总线,驱动电路和权利要求1-5中任一项所述的信号校正控制器,所述总线与所述信号校正控制器的输入端连接,所述信号校正控制器的输出端与所述驱动电路输入端连接,所述驱动电路的第一输出端与所述显示面板上的扫描线连接,所述驱动电路的第二输出端与所述显示面板上的数据线连接。
CN201811556308.9A 2018-12-19 2018-12-19 信号校正控制器、信号校正控制方法及显示装置 Pending CN109493782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811556308.9A CN109493782A (zh) 2018-12-19 2018-12-19 信号校正控制器、信号校正控制方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811556308.9A CN109493782A (zh) 2018-12-19 2018-12-19 信号校正控制器、信号校正控制方法及显示装置

Publications (1)

Publication Number Publication Date
CN109493782A true CN109493782A (zh) 2019-03-19

Family

ID=65711072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811556308.9A Pending CN109493782A (zh) 2018-12-19 2018-12-19 信号校正控制器、信号校正控制方法及显示装置

Country Status (1)

Country Link
CN (1) CN109493782A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112562307A (zh) * 2020-12-07 2021-03-26 深圳创维-Rgb电子有限公司 Iic信号传输***、iic信号传输方法及存储介质
CN113724639A (zh) * 2021-09-06 2021-11-30 Tcl华星光电技术有限公司 显示装置
WO2022099676A1 (zh) * 2020-11-16 2022-05-19 京东方科技集团股份有限公司 数据处理方法及装置、驱动器、显示装置
CN115798373A (zh) * 2022-11-14 2023-03-14 北京奕斯伟计算技术股份有限公司 驱动校准电路、方法、装置及设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114417A (zh) * 2006-07-28 2008-01-30 联发科技股份有限公司 数字相位校正方法及***
JP2009075592A (ja) * 2007-09-20 2009-04-09 Anapass Inc データ駆動回路及び遅延固定ループ回路
CN101414825A (zh) * 2007-10-16 2009-04-22 索尼株式会社 时钟信号生成电路、显示面板模块、图像传感装置以及电子装置
CN101697488A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 延迟锁相环电路
CN201656955U (zh) * 2010-03-19 2010-11-24 常州新超电子科技有限公司 用于多路数据流接收器的信号偏移消除模块
US20110037758A1 (en) * 2009-08-13 2011-02-17 Jung-Pil Lim Clock and data recovery circuit of a source driver and a display device
CN104505017A (zh) * 2015-01-26 2015-04-08 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN204375392U (zh) * 2015-01-26 2015-06-03 京东方科技集团股份有限公司 一种驱动电路和显示装置
CN105629772A (zh) * 2014-10-30 2016-06-01 深圳艾科创新微电子有限公司 一种延时控制装置
CN107925558A (zh) * 2015-08-26 2018-04-17 堺显示器制品株式会社 数据收发装置及显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114417A (zh) * 2006-07-28 2008-01-30 联发科技股份有限公司 数字相位校正方法及***
JP2009075592A (ja) * 2007-09-20 2009-04-09 Anapass Inc データ駆動回路及び遅延固定ループ回路
CN101414825A (zh) * 2007-10-16 2009-04-22 索尼株式会社 时钟信号生成电路、显示面板模块、图像传感装置以及电子装置
US20110037758A1 (en) * 2009-08-13 2011-02-17 Jung-Pil Lim Clock and data recovery circuit of a source driver and a display device
CN101697488A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 延迟锁相环电路
CN201656955U (zh) * 2010-03-19 2010-11-24 常州新超电子科技有限公司 用于多路数据流接收器的信号偏移消除模块
CN105629772A (zh) * 2014-10-30 2016-06-01 深圳艾科创新微电子有限公司 一种延时控制装置
CN104505017A (zh) * 2015-01-26 2015-04-08 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN204375392U (zh) * 2015-01-26 2015-06-03 京东方科技集团股份有限公司 一种驱动电路和显示装置
CN107925558A (zh) * 2015-08-26 2018-04-17 堺显示器制品株式会社 数据收发装置及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099676A1 (zh) * 2020-11-16 2022-05-19 京东方科技集团股份有限公司 数据处理方法及装置、驱动器、显示装置
CN112562307A (zh) * 2020-12-07 2021-03-26 深圳创维-Rgb电子有限公司 Iic信号传输***、iic信号传输方法及存储介质
CN112562307B (zh) * 2020-12-07 2022-04-12 深圳创维-Rgb电子有限公司 Iic信号传输***、iic信号传输方法及存储介质
CN113724639A (zh) * 2021-09-06 2021-11-30 Tcl华星光电技术有限公司 显示装置
WO2023029133A1 (zh) * 2021-09-06 2023-03-09 Tcl华星光电技术有限公司 显示装置
CN113724639B (zh) * 2021-09-06 2023-09-22 Tcl华星光电技术有限公司 显示装置
US12008938B2 (en) 2021-09-06 2024-06-11 Tcl China Star Optoelectronics Technology Co., Ltd. Display device with clock control chip and data driving chip for adjusting a phase of clock signal output
CN115798373A (zh) * 2022-11-14 2023-03-14 北京奕斯伟计算技术股份有限公司 驱动校准电路、方法、装置及设备

Similar Documents

Publication Publication Date Title
CN109493782A (zh) 信号校正控制器、信号校正控制方法及显示装置
US11211021B2 (en) Grayscale adjustment method and grayscale adjustment device for display panel
KR101310919B1 (ko) 액정표시장치
KR101323703B1 (ko) 액정표시장치
CN108550350B (zh) 液晶显示面板的过电流保护***及过电流保护方法
US20100042874A1 (en) Device testing method and architecture
KR20150095500A (ko) 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US6924796B1 (en) Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase
US9313016B2 (en) Receiver circuit, communication system, electronic device, and method for controlling receiver circuit
US20020018125A1 (en) Image display apparatus
US20100060557A1 (en) Data de-skew block device and method of de-skewing transmitted data
US20160118010A1 (en) Display Driving Apparatus, Source Driver and Skew Adjustment Method
JP4948421B2 (ja) 試験装置、調整装置、調整方法、および、調整プログラム
US7719322B2 (en) Semiconductor device having differential signal detection circuit for entry into mode other than normal operation
US10678295B2 (en) Method and device of data capture
KR101681782B1 (ko) 액정표시장치
CN105704485B (zh) 显示设备的性能参数检测方法和***
US20030043935A1 (en) Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same
KR20100129153A (ko) 액정표시장치
CN105448323A (zh) 存储器控制电路及相关的存储器控制方法
US11558533B2 (en) Method of reading data and data-reading device
US12015371B2 (en) Device and method for over-current protection
US11398824B2 (en) Delay locked loop circuit
US11138917B2 (en) Display device and micro-controller unit for data communication
CN111402770B (zh) 显示装置的测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190319