CN204314873U - 一种i2c隔离电路及i2c总线*** - Google Patents

Abstract

本申请公开了一种I2C隔离电路和总线***。所述电路：在主节点设备的数据信号出入端口和从节点设备的数据信号出入端口之间接入一对MOS管，所述两个MOS管漏极短接，其栅极一同接主节点设备的开关控制信号输出端口；在主节点设备的时钟信号输出端口和从节点设备的时钟信号接收端口之间接入一对MOS管，所述两个MOS管漏极短接，其栅极一同接主节点设备的开关控制信号输出端口。本申请实施例，采用MOS管设计，其电路结构简单且成本较低，使得该电路易于实现，能够解决现有技术中存在的电路复杂不易实现的问题。

Description

一种I2C隔离电路及I2C总线***

技术领域

本申请涉及通信技术领域，尤其涉及一种I2C隔离电路及I2C总线***。

背景技术

在通信电源中，经常用到I2C(Inter－Integrated Circuit)总线。I2C总线是两线式串行总线，用于连接微控制器以及***设备，是微电子通信领域广泛采用的一种总线标准。

参照图1，为现有技术的I2C总线***的结构图。如图1所示，在I2C总线***中，每个主节点设备10上可以挂接多个从节点设备11。

在实际应用中，当主节点设备10处于工作状态时，如果直接将从节点设备11挂接到主节点设备10上，并实现主节点设备10和从节点设备11的数据通信，则很容易使得主节点设备10的正常工作受到影响，并对主节点设备10和从节点设备11的使用寿命造成损害。

为此，需要设计合适的隔离电路12，在主节点设备10处于工作状态时，实现从节点设备11与主节点设备10的电路隔离；在主节点设备10处于空闲状态时，再实现从节点设备11与主节点设备10的电平转换，完成从节点设备11的通信接入。

现有技术采用的I2C隔离电路，均具有电路复杂、实现成本较高的缺陷。因此，如何设计得到结构简单且易于实现的I2C隔离电路，是本领域技术人员急需解决的技术问题。

实用新型内容

本申请提供一种I2C隔离电路及I2C总线***，以解决现有技术的I2C隔离电路存在的电路复杂、实现成本较高的问题。

根据本申请实施例的第一方面，提供一种I2C隔离电路，所述电路用于将I2C***中的从节点设备接入到主节点设备上；

所述电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第三电阻、第四电阻；

其中，所述第一MOS管的源极和第一电阻的一端接所述主节点设备的数据信号出入端口；所述第一电阻的另一端接I2C控制端的总线电平；

所述第一MOS管的漏极接所述第二MOS管的漏极；所述第一MOS管的栅极和所述第二MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第二MOS管的源极和所述第三电阻的一端接所述从节点设备的数据信号出入端口；所述第三电阻的另一端接I2C设备端的总线电平；

所述第三MOS管的源极和所述第二电阻的一端接所述主节点设备的时钟信号输出端口；所述第二电阻的另一端接所述I2C控制端的总线电平；

所述第三MOS管的漏极接所述第四MOS管的漏极；所述第三MOS管的栅极和所述第四MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第四MOS管的源极和所述第四电阻的一端接所述从节点设备的时钟信号接收端口；所述第四电阻的另一端接所述I2C设备端的总线电平；

其中，所述电路满足：

V_{I2C_EN}-VCCA≤V_{GS_th}

V_{I2C_EN}-VCCB≤V_{GS_th}

V_{I2C_EN}≥V_{GS_th}

所述V_{I2C_EN}为所述主节点设备的开关控制信号输出端口输出的控制信号的电平幅度；所述VCCA为I2C控制端的总线电平；所述VCCB为I2C设备端的总线电平；所述V_{GS_th}为所述电路中各MOS管的最低开启电压门限值；

当所述主节点设备处于默认或工作状态时，所述V_{I2C_EN}为低电平；当所述主节点设备处于空闲状态时，所述V_{I2C_EN}为高电平。

优选的，所述第一电阻、第二电阻、第三电阻和第四电阻的取值在2.2KΩ至4.7KΩ之间。

本申请实施例还提供一种I2C总线***，所述I2C总线***中，各从节点设备分别通过一I2C隔离电路挂接在主节点设备上；

所述I2C隔离电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第三电阻、第四电阻；

其中，所述第一MOS管的源极和第一电阻的一端接所述主节点设备的数据信号出入端口；所述第一电阻的另一端接I2C控制端的总线电平；

所述第一MOS管的漏极接所述第二MOS管的漏极；所述第一MOS管的栅极和所述第二MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第二MOS管的源极和所述第三电阻的一端接所述从节点设备的数据信号出入端口；所述第三电阻的另一端接I2C设备端的总线电平；

所述第三MOS管的源极和所述第二电阻的一端接所述主节点设备的时钟信号输出端口；所述第二电阻的另一端接所述I2C控制端的总线电平；

所述第三MOS管的漏极接所述第四MOS管的漏极；所述第三MOS管的栅极和所述第四MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第四MOS管的源极和所述第四电阻的一端接所述从节点设备的时钟信号接收端口；所述第四电阻的另一端接所述I2C设备端的总线电平；

其中，所述电路满足：

V_{I2C_EN}-VCCA≤V_{GS_th}

V_{I2C_EN}-VCCB≤V_{GS_th}

V_{I2C_EN}≥V_{GS_th}

所述V_{I2C_EN}为所述主节点设备的开关控制信号输出端口输出的控制信号的电平幅度；所述VCCA为I2C控制端的总线电平；所述VCCB为I2C设备端的总线电平；所述V_{GS_th}为所述电路中各MOS管的最低开启电压门限值。

优选的，所述第一电阻、第二电阻、第三电阻和第四电阻的取值在2.2KΩ至4.7KΩ之间。

本申请实施例的I2C隔离电路，可以实现I2C总线***中，对主节点设备和从节点设备之间的可控制的电路隔离功能。在默认状态下或主节点设备处于工作状态下，实现主节点设备和从节点设备之间的电路隔离，此时即使将从节点设备挂接在主节点设备上，也不会实现主节点设备和从节点设备之间的数据通信，实现设备间安全的热插拔；在主节点设备处于空闲状态下，实现主节点设备和从节点设备之间的电平转换，从而实现I2C总线***中，主节点设备和从节点设备之间的正常数据传输。

本申请实施例所述的I2C隔离电路，采用MOS管设计，其电路结构简单且成本较低，使得该电路易于实现，能够解决现有技术中存在的电路复杂不易实现的问题。

附图说明

图1为现有技术的I2C总线***的结构图；

图2为本申请实施例的I2C总线***的结构图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

本申请的目的在于提供一种I2C隔离电路以及I2C总线***，能够实现I2C***中从节点设备与主节点设备之间的电平转换和电路隔离，从而可以实现设备与I2C总线的电压匹配，并支持设备之间的热插拔；且本申请实施例所述的电路结构简单，成本较低，易于实现。

参照图2，为本申请实施例的I2C总线***的结构图。

如图2所示，主节点设备20和至少一个从节点设备21。其中，每个从节点设备21分别通过一个I2C隔离电路22挂接在所述主节点设备20上。通过所述I2C隔离电路22，可以实现主节点设备20与从节点设备21之间的电平转换和电路隔离。

需要说明的是，在I2C总线***中包括两条总线线路：串行数据线SDA和串行时钟线SCL。

如图2所示，I2C***中的时钟信号为单向信号，由主节点设备20的时钟信号输出端口SCL_S发出，由从节点设备21的时钟信号接收端口SCL_C接收。

I2C***中的数据信号为双向信号。其中，数据信号可以由主节点设备20的数据信号出入端口SDA_S发出，由从节点设备21的数据信号出入端口SDA_C接收。数据信号也可以由从节点设备21的数据信号出入端口SDA_C发出，由主节点设备20的数据信号出入端口SDA_S接收。

在实际应用中，当主节点设备20处于访问状态时，不能直接将从节点设备21接入到主节点设备20上。此时要实现设备间的热插拔，就需要通过I2C隔离电路22实现主节点设备20和从节点设备21之间的电路隔离。

另一方面，当主节点设备20进入空闲状态时，可以将从节点设备21接入到主节点设备20，此时，需要该I2C隔离电路22能够实现主节点设备20和从节点设备21之间的电平转换，从而保障I2C总线***的正常工作。

本申请实施例提供的I2C隔离电路22中，只需要采用普通的MOS(Metal-Oxid-Semiconductor，金属-氧化物-半导体)场效应晶体管即可实现I2C隔离电路22，实现I2C***中，主节点设备20和从节点设备21之间的电路隔离和电平转换，其电路结构简单，实现成本较低。

下面结合图2所示，对本申请实施例所述的I2C隔离电路22进行详细的描述。

如图2所示，所述I2C隔离电路22包括：第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4。

其中，所述第一MOS管Q1的源极和第一电阻R1的一端接主节点设备20的数据信号出入端口SDA_S；所述第一电阻R1的另一端接I2C控制端的总线电平VCCA。

所述第一MOS管Q1的漏极接所述第二MOS管Q2的漏极；所述第一MOS管Q1的栅极和所述第二MOS管Q2的栅极短接后，接主节点设备20的开关控制信号输出端口GPIO(General Purpose Input Output，通用输入/输出)。

所述第二MOS管Q2的源极和所述第三电阻R3的一端接从节点设备21的数据信号出入端口SDA_C；所述第三电阻R3的另一端接I2C设备端的总线电平VCCB。

所述第三MOS管Q3的源极和第二电阻R2的一端接主节点设备20的时钟信号输出端口SCL_S；所述第二电阻R2的另一端接I2C控制端的总线电平VCCA。

所述第三MOS管Q3的漏极接所述第四MOS管Q4的漏极；所述第三MOS管Q3的栅极和所述第四MOS管Q4的栅极短接后，接主节点设备20的开关控制信号输出端口GPIO。

所述第四MOS管Q4的源极和所述第四电阻R4的一端接从节点设备21的时钟信号接收端口SCL_C；所述第四电阻R4的另一端接I2C设备端的总线电平VCCB。

需要说明的是，本申请实施例所述I2C隔离电路必须满足以下条件：

V_{I2C_EN}-VCCA≤V_{GS_th}         (1)

V_{I2C_EN}-VCCB≤V_{GS_th}          (2)

V_{I2C_EN}≥V_{GS_th}       (3)

其中，V_{I2C_EN}为所述主节点设备的开关控制信号输出端口输出的控制信号I2C_EN的电平幅度；VCCA为I2C控制端的总线电平；VCCB为I2C设备端的总线电平；V_{GS_th}为该I2C隔离电路中各MOS管的最低开启电压门限值。

本申请实施例中，I2C总线***中的每个从节点设备21分别通过一个I2C隔离电路22挂接在主节点设备20上。所述I2C隔离电路22在检测到主节点设备20处于工作状态时，实现主节点设备20和从节点设备21之间的电路隔离；在检测到主节点设备20处于空闲状态时，实现主节点设备20和从节点设备21之间的电平转换，实现I2C总线***中的数据传输。

由此，本申请实施例中，利用MOS管的可关断特性，实现了能够开关控制的I2C隔离电路，从而实现I2C***中主节点设备20和从节点设备21之间的热插拔。本申请实施例所述的I2C隔离电路，采用MOS管设计，其电路结构简单且成本较低，使得该电路易于实现，能够解决现有技术中存在的电路复杂不易实现的问题。

下面对本申请实施例所述的I2C隔离电路的工作原理进行详细的阐述。

如图2所示，对于主节点设备20，在默认状态下或主节点设备20处于工作状态下，其开关控制信号输出端口GPIO输出的控制信号I2C_EN为低电平。

对于数据信号传输通道而言：所述第一MOS管Q1和第二MOS管Q2的栅极和源极间电压Vgs均为0或者为负偏置，MOS管内的寄生二极管因反相串联，使得第一MOS管Q1和第二MOS管Q2均处于关断状态。由此使得，主节点设备20的数据信号出入端口SDA_S和从节点设备21的数据信号出入端口SDA_C之间是不导通的，即为主节点设备20与从节点设备21之间的数据信号传输通道不导通。

对于时钟信号传输通道而言：所述第三MOS管Q3和第四MOS管Q4的栅极和源极间电压Vgs均为0或者为负偏置，MOS管内的寄生二极管因反相串联，使得第三MOS管Q3和第四MOS管Q4均处于关断状态。由此使得，主节点设备20的时钟信号输出端口SCL_S和从节点设备21的时钟信号接收端口SCL_C之间是不导通的，即为主节点设备20与从节点设备21之间的时钟信号传输通道不导通。

由此可以实现在默认状态下和主节点设备20处于工作状态下，主节点设备20和从节点设备21之间的电路隔离。此时，即使将从节点设备21挂接在主节点设备20上，也不会直接实现从节点设备21向主节点设备20的通信接入，从而能够很好的保证主节点设备20的工作安全，实现I2C***中，主节点设备20和从节点设备21之间的热插拔。

如图2所示，对于主节点设备20，在主节点设备20处于空闲状态下，其开关控制信号输出端口GPIO输出的控制信号I2C_EN为高电平。

对于数据信号传输通道而言：

当主节点设备20的数据信号出入端口SDA_S输出低电平时，控制信号I2C_EN为高电平，由于该I2C隔离电路22满足V_{I2C_EN}≥V_{GS_th}，所述第一MOS管Q1的栅极和源极间电压Vgs达到正偏置，使得第一MOD管Q1导通。由于寄生二极管的原因，第二MOS管Q2的栅极和源极间电压Vgs也达到正偏置，使得第二MOS管Q2也导通。此时，从节点设备21的数据信号出入端口SDA_C接收到的数据信号跟随主节点设备20的数据信号出入端口SDA_S的输出信号，同为低电平。

当从节点设备21的数据信号出入端口SDA_C输出低电平时，控制信号I2C_EN为高电平，由于该I2C隔离电路22满足V_{I2C_EN}-VCCA≤V_{GS_th},所述第二MOS管Q2的栅极和源极间电压Vgs达到正偏置，使得第二MOD管Q2导通。由于寄生二极管的原因，第一MOS管Q1的栅极和源极间电压Vgs也达到正偏置，使得第一MOS管Q1也导通。此时，主节点设备20的数据信号出入端口SDA_S接收到的数据信号跟随从节点设备21的数据信号出入端口SDA_C的输出信号，同为低电平。

当主节点设备20的数据信号出入端口SDA_S输出高电平时，控制信号I2C_EN为高电平，由于该I2C隔离电路22满足V_{I2C_EN}-VCCA≤V_{GS_th},所述第一MOS管Q1的栅极和源极间电压Vgs为0或者负偏置，使得第一MOS管Q1处于关断状态。同时，由于该I2C隔离电路22还满足V_{I2C_EN}-VCCB≤V_{GS_th},所述第二MOS管Q2的栅极和源极间电压Vgs也为0或者负偏置，使得第二MOS管Q2也处于关断状态。此时，从节点设备21的数据信号出入端口SDA_C被第三电阻R3上拉为高电平。由此使得，从节点设备21的数据信号出入端口SDA_C接收到的数据信号跟随主节点设备20的数据信号出入端口SDA_S的输出信号，同为高电平。

当从节点设备21的数据信号出入端口SDA_C输出高电平时，控制信号I2C_EN为高电平，由于该I2C隔离电路22满足V_{I2C_EN}-VCCB≤V_{GS_th}，所述第二MOS管Q2的栅极和源极间电压Vgs为0或者负偏置，使得第二MOS管Q2处于关断状态。同时，由于该I2C隔离电路22还满足V_{I2C_EN}-VCCA≤V_{GS_th},所述第一MOS管Q1的栅极和源极间电压Vgs也为0或者负偏置，使得第一MOS管Q1也处于关断状态。此时，主节点设备20的数据信号出入端口SDA_S被第一电阻R1上拉为高电平。由此使得，主节点设备20的数据信号出入端口SDA_S接收到的数据信号跟随从节点设备21的数据信号出入端口SDA_C的输出信号，同为高电平。

对于时钟信号传输通道而言：

当主节点设备20的时钟信号输出端口SCL_S输出低电平时，控制信号I2C_EN为高电平，由于该I2C隔离电路22满足V_{I2C_EN}≥V_{GS_th}，所述第三MOS管Q3的栅极和源极间电压Vgs达到正偏置，使得第三MOD管Q3导通。由于寄生二极管的原因，第四MOS管Q4的栅极和源极间电压Vgs也达到正偏置，使得第四MOS管Q4也导通。此时，从节点设备21的时钟信号接收端口SCL_C接收到的时钟信号跟随主节点设备20的时钟信号输出端口SCL_S的输出信号，同为低电平。

当主节点设备20的时钟信号输出端口SCL_S输出高电平时，控制信号I2C_EN为高电平，由于该I2C隔离电路22满足V_{I2C_EN}-VCCA≤V_{GS_th},所述第三MOS管Q3的栅极和源极间电压Vgs为0或者负偏置，使得第三MOS管Q3处于关断状态。同时，由于该I2C隔离电路22还满足V_{I2C_EN}-VCCB≤V_{GS_th},所述第四MOS管Q4的栅极和源极间电压Vgs也为0或者负偏置，使得第四MOS管Q4也处于关断状态。此时，从节点设备21的时钟信号接收端口SCL_C被第四电阻R4上拉为高电平。由此使得，从节点设备21的时钟信号接收端口SCL_C接收到的时钟信号跟随主节点设备20的时钟信号输出端口SCL_S的输出信号，同为高电平。

由此可以实现在主节点设备20处于空闲状态下，主节点设备20和从节点设备21之间的数据传输通道的电平转换。此时，能够实现从节点设备21向主节点设备20的通信接入，实现主节点设备20和从节点设备21之间的数据传输。

由上面描述可知，本申请实施例的I2C隔离电路22，可以实现I2C总线***中，对主节点设备20和从节点设备21之间的可控制的电路隔离功能。具体的，在默认状态下或主节点设备20处于工作状态下，实现主节点设备20和从节点设备21之间的电路隔离，此时即使将从节点设备21挂接在主节点设备20上，也不会实现主节点设备20和从节点设备21之间的数据通信，实现设备间安全的热插拔；在主节点设备20处于空闲状态下，实现主节点设备20和从节点设备21之间的电平转换，从而实现I2C总线***中，主节点设备20和从节点设备21之间的正常数据传输。

本申请实施例所述的I2C隔离电路，采用MOS管设计，其电路结构简单且成本较低，使得该电路易于实现，能够解决现有技术中存在的电路复杂不易实现的问题。

需要进一步说明的是，本申请实施例中，可以设定各MOS管的输入电容尽量小。具体的，该I2C总线***中，所有的I2C设备(主节点设备和从节点设备)的输入电容的总和小于I2C的规范要求。

需要进一步说明的是，本申请实施例中，所述I2C隔离电路22中，所述第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4均为上拉电阻，用于将时钟信号或数据信号的电平上拉至所需的电压。

优选的，所述第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的取值可以为2.2KΩ至4.7KΩ之间。

当然，在实际应用中，该I2C隔离电路22的各电阻取值并不局限与上述取值。在实际应用中，只需要根据I2C控制端总线电平VCCA和I2C设备端总线电平VCCB的具体取值对第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值进行具体设定即可。

本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (4)

1.一种I2C隔离电路，其特征在于，所述电路用于将I2C***中的从节点设备接入到主节点设备上；

所述电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第三电阻、第四电阻；

其中，所述第一MOS管的源极和第一电阻的一端接所述主节点设备的数据信号出入端口；所述第一电阻的另一端接I2C控制端的总线电平；

所述第一MOS管的漏极接所述第二MOS管的漏极；所述第一MOS管的栅极和所述第二MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第二MOS管的源极和所述第三电阻的一端接所述从节点设备的数据信号出入端口；所述第三电阻的另一端接I2C设备端的总线电平；

所述第三MOS管的源极和所述第二电阻的一端接所述主节点设备的时钟信号输出端口；所述第二电阻的另一端接所述I2C控制端的总线电平；

所述第三MOS管的漏极接所述第四MOS管的漏极；所述第三MOS管的栅极和所述第四MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第四MOS管的源极和所述第四电阻的一端接所述从节点设备的时钟信号接收端口；所述第四电阻的另一端接所述I2C设备端的总线电平；

其中，所述电路满足：

V_{I2C_EN}-VCCA≤V_{GS_th}

V_{I2C_EN}-VCCB≤V_{GS_th}

V_{I2C_EN}≥V_{GS_th}

所述V_{I2C_EN}为所述主节点设备的开关控制信号输出端口输出的控制信号的电平幅度；所述VCCA为I2C控制端的总线电平；所述VCCB为I2C设备端的总线电平；所述V_{GS_th}为所述电路中各MOS管的最低开启电压门限值；

当所述主节点设备处于默认或工作状态时，所述V_{I2C_EN}为低电平；当所述主节点设备处于空闲状态时，所述V_{I2C_EN}为高电平。

2.根据权利要求1所述的I2C隔离电路，其特征在于，所述第一电阻、第二电阻、第三电阻和第四电阻的取值在2.2KΩ至4.7KΩ之间。

3.一种I2C总线***，其特征在于，所述I2C总线***中，各从节点设备分别通过一I2C隔离电路挂接在主节点设备上；

所述I2C隔离电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第三电阻、第四电阻；

其中，所述第一MOS管的源极和第一电阻的一端接所述主节点设备的数据信号出入端口；所述第一电阻的另一端接I2C控制端的总线电平；

所述第一MOS管的漏极接所述第二MOS管的漏极；所述第一MOS管的栅极和所述第二MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第二MOS管的源极和所述第三电阻的一端接所述从节点设备的数据信号出入端口；所述第三电阻的另一端接I2C设备端的总线电平；

所述第三MOS管的源极和所述第二电阻的一端接所述主节点设备的时钟信号输出端口；所述第二电阻的另一端接所述I2C控制端的总线电平；

所述第三MOS管的漏极接所述第四MOS管的漏极；所述第三MOS管的栅极和所述第四MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口；

所述第四MOS管的源极和所述第四电阻的一端接所述从节点设备的时钟信号接收端口；所述第四电阻的另一端接所述I2C设备端的总线电平；

其中，所述电路满足：

V_{I2C_EN}-VCCA≤V_{GS_th}

V_{I2C_EN}-VCCB≤V_{GS_th}

V_{I2C_EN}≥V_{GS_th}

所述V_{I2C_EN}为所述主节点设备的开关控制信号输出端口输出的控制信号的电平幅度；所述VCCA为I2C控制端的总线电平；所述VCCB为I2C设备端的总线电平；所述V_{GS_th}为所述电路中各MOS管的最低开启电压门限值。

4.根据权利要求3所述的I2C总线***，其特征在于，所述第一电阻、第二电阻、第三电阻和第四电阻的取值在2.2KΩ至4.7KΩ之间。