CN203351612U - 肖特基二极管 - Google Patents
肖特基二极管 Download PDFInfo
- Publication number
- CN203351612U CN203351612U CN 201320467664 CN201320467664U CN203351612U CN 203351612 U CN203351612 U CN 203351612U CN 201320467664 CN201320467664 CN 201320467664 CN 201320467664 U CN201320467664 U CN 201320467664U CN 203351612 U CN203351612 U CN 203351612U
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- doped region
- circular
- conduction type
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种肖特基二极管。该肖特基二极管包括：第一电极层，位于所述第一电极层上的第一导电类型的半导体衬底，位于所述半导体衬底上的第一导电类型的半导体外延层，形成在所述外延层中的多个密排的第二导电类型的圆形掺杂区，以及形成在所述外延层上且与所述掺杂区接触的第二电极层。该多个第二导电类型的圆形掺杂区的布置使得，在反向偏置电压下，由所述掺杂区形成的耗尽区覆盖外延层的整个表面。
Description
技术领域
本实用新型涉及一种半导体功率器件。更具体地，本实用新型涉及一种具有减少的结电容和导通电阻的肖特基二极管。
背景技术
对于其中嵌入有PN结的结势垒肖特基二极管（JBS）和PIN/肖特基混合二极管（MPS）中，PN结的作用是在二极管反向偏置时耗尽相互之间的导通沟道，形成一个覆盖整个有源区的空间电荷区，从而使肖特基二极管具有接近PN二极管的反向耐压，如图1所示。图2示出了一种JBS肖特基二极管的实例。该肖特基二极管200包括阴极层206，n+衬底202，n-外延层204，形成在外延层中的多个p+掺杂区234和阳极层230。该二极管中进一步包括多个由阳极金属层230与n-外延层204形成的肖特基接触232以及多个由p+掺杂区234与n-外延层204形成的PN结。
以图2所示n型肖特基二极管为例，需要有一定数量的p型区域分布在n型外延层的表面层中，形成PN结。所形成的PN结首先要保证器件在给定电压下反偏时耗尽区能夹断所有的导通沟道，才能确保设计的反偏电压。一般情况下，p型区面积越大，n型导通区面积越小越有利于沟道耗尽。但是随着p型区面积的增大，n型导通区域面积的缩小，相应器件的串联电阻增加。因此，p区的形状和分布的设计对器件的性能影响很大。
当前的n型衬底二极管结构中p区一般为条形分布或者p型区环绕条形n区，如图3所示，矩形分布或者p型区环绕矩形n区，如图4所示。对于具有条形分布p区结构的器件而言，条形分布的p区的面积明显比矩形的大，因此比矩形P区具有更大的导通电阻。为了要达到同样的设计电流需要提供更大的有源区的面积，所得到的器件的结电容也就比较大。而对于具有矩形分布p区结构的器件而言，由于相邻矩形p区的4个顶点耗尽区不会形成矩形耗尽区，如图5所示，这是由于矩形p区的边角非平缓变化所致。通过扩大矩形的面积即p区的面积可以使相邻p区之间4个顶点处的耗尽区发生重叠，从而使整个耗尽区连成一体。但是，这样会带来额外的耗尽区面积和周长。
为例解决上述问题，需要提供一种减少的结电容和导通电阻的肖特基二极管。
实用新型内容
根据本实用新型的一个方面，提供一种肖特基二极管，包括：
第一电极层，
位于所述第一电极层上第一导电类型的半导体衬底；
位于所述半导体衬底上的第一导电类型的半导体外延层；
形成在所述外延层中的有源区包括多个密排的第二导电类型的圆形掺杂区，
形成在所述外延层上且与所述掺杂区接触的第二电极层，
其特征在于，
所述多个第二导电类型的圆形掺杂区的布置使得，在反向偏置电压下，由所述掺杂区形成的耗尽区夹断导通沟道。
优选地，所述多个第二导电类型的圆形掺杂区的布置使得，在反向偏置电压下，对于任意两两近邻的三个圆形掺杂区，每一圆形掺杂区的耗尽区边缘经过该三个圆形掺杂区之间的中点。
优选地，所述第二导电类型圆形掺杂区的直径大小使得在反向偏压下该圆形掺杂区不发生穿通。
优选地，所述半导体是碳化硅。
优选地，该肖特基二极管是结势垒肖特基二极管或PIN/肖特基混合二极管。
优选地，所述第一导电类型是n型而所述第二导电类型是p型；或者所述第一导电类型是p型，而所述第二导电类型是n型。
根据本实用新型的另一方面，提供一种肖特基二极管，包括：
第一电极层，
位于所述第一电极层上第一导电类型的半导体衬底；
位于所述半导体衬底上的第一导电类型的半导体外延层；
所述半导体外延层中的有源区包括其间具有多个密排的圆形外延层区域的第二导电类型的掺杂区，
形成在所述外延层上且与所述掺杂区接触的第二电极层，
其特征在于，
所述多个圆形外延层区域和所述掺杂区的布置使得，在反向偏置电压下，由所述掺杂区形成的耗尽区夹断导通沟道。
优选地，相邻圆形外延层区域之间的间隔使得在反向偏压下所述掺杂区不发生穿通。
与现有技术相比，在相同的整流和耐压性能情况下，本实用新型的肖特基二极管具有较大比例的肖特基接触面积，相对较小的有源区面积，因而具有较小的导通电阻和结电容；在具有相同器件尺寸的情况下，本实用新型的肖特基二极管具有相同的耐压性能和更高的电流值。
附图说明
图1示出被耗尽的有源区的截面示意图；
图2示出一种现有技术的肖特基二极管结构示意图；
图3示出一种现有技术p区分布结构示意图；
图4示出另一种现有技术p区分布结构示意图；
图5示出图3所示结构的耗尽区平面示意图；
图6示出根据一个单元耗尽区平面示意图；
图7示出本实用新型一个实施例的肖特基二极管耗尽区平面示意图；
图8示出本实用新型另一个实施例的肖特基二极管耗尽区平面示意图。
具体实施方式
下面将参照附图并结合优选实施例对本实用新型进行详细描述。
虽然为方便介绍起见，本实用新型以外延层是n型材料，嵌入p型区用于耗尽n型导通沟道的肖特基二极管为例进行说明，本领域技术人员可以理解本实用新型同样适用于为p型衬底和外延层中嵌入n型区的肖特基二极管。
在例如JBS的肖特基二极管中，通常在外延层邻近金属电极层的表面嵌入有pn结，目的是在高压反向偏置时pn结被反向偏置，其产生的耗尽区扩展开来，使相邻n型外延层中p型区之间的耗尽区能够连在一起从而夹断所有的导通沟道。这种结构的肖特基二极管往往能够承受接近于pn二极管的高耐压。但是，具有pn结的肖特基二极管由于p型区的存在具有增加了的串联电阻，并由于整体上减少了用于正向导通的肖特基接触面积导致具有较大的正向压降。可以理解，通过减少p型区的面积和周长能有效减少导通电阻，增加电流密度，改善器件的性能。对于具有相同性能参数的器件来说，通过减少p型区的面积和周长可以减小器件的尺寸和电容。
当前工艺普遍采用的条形或矩形结构的p型区都占有较大的面积。矩形的p区之所以会占有较大的面积是由其不平缓变化的边角所致，相邻p型区边角间的耗尽区很难重叠在一起。如果通过增加矩形p型区的面积来解决问题，将带来牺牲器件电阻和电容的问题。
本领域技术人员可以理解的，圆形形状的p型区形成的耗尽区同样为圆形，不存在边角，如图6所示。同时，在所有几何图形中相同的面积下圆形具有最小的周长，或者在相同的周长下圆形具有最大的面积。因此，通过采用圆形的p型区设计，耗尽区均匀向四周或内部扩展可以解决矩形p型区的边角带来的问题。进一步，通过将n型外延层中的多个圆形p型区以密排方式分布，则可最小面积的P型区解决矩形区域顶点附近耗尽区不能重叠的问题。密排的圆形p型区结构由于具有最小的面积和周长，器件的串联电阻和电容特性得到改善，并可以得到具有较小尺寸的器件。
图7示出根据本实用新型一个实施例的肖特基二极管的耗尽区平面示意图。图7示出n-型外延层中具有密排结构的圆形p型区分布的有源区。为了在给定反向偏置电压下耗尽区能夹断导通沟道，屏蔽整个有源区，圆形p型区及其周边的n型区被布置为使得，在存在反向偏置电压的情况下，对于任意两两近邻的三个p型区例如p型区P1，P2，P3，每一圆形p型区耗尽区的边缘经过该三个p型区之间的中心点，例如中心点A。对于具有希望的性能参数的肖特基二极管，所希望的性能参数决定了圆形p型区的直径和各p型区之间的位置关系。此外，圆形p型区的直径要大于在反向偏置电压下p型区的耗尽宽度，以避免在要求的耐压下p型区的穿通。
图8示出根据本实用新型另一个实施例的肖特基二极管的耗尽区平面示意图。图8示出n-型外延层中具有密排结构的圆形n型区及包围n型区的p型区分布。为了在给定反向偏置电压下耗尽区能夹断导通沟道屏蔽整个有源区，圆形n型区及其周边的p型区被布置为使得，对于任意一个圆形的n型区在反向偏电压下能被完全耗尽。对于具有所希望的性能参数的肖特基二极管，这种所希望的性能参数决定了圆形n型区的直径和各n型区之间的位置关系。圆形n型区之间的间隔要大于在反向偏置电压下p区的耗尽宽度，以避免在要求的耐压下p型区的穿通。
以上借助优选实施例对本实用新型进行了详细说明，但是本实用新型不限于此。本技术领域技术人员可以根据本实用新型的原理进行各种修改。因此，凡按照本实用新型原理所作的修改，都应当理解为落入本发明的保护范围。
Claims (10)
1.一种肖特基二极管，包括：
第一电极层，
位于所述第一电极层上第一导电类型的半导体衬底；
位于所述半导体衬底上的第一导电类型的半导体外延层；
形成在所述外延层中的有源区包括多个密排的第二导电类型的圆形掺杂区，
形成在所述外延层上且与所述掺杂区接触的第二电极层，
其特征在于，
所述多个第二导电类型的圆形掺杂区的布置使得，在反向偏置电压下，由所述掺杂区形成的耗尽区夹断导通沟道。
2.如权利要求1所述的肖特基二极管，其特征在于，所述多个第二导电类型的圆形掺杂区的布置使得，在反向偏置电压下，对于任意两两近邻的三个圆形掺杂区，每一圆形掺杂区的耗尽区边缘经过该三个圆形掺杂区之间的中点。
3.如权利要求1所述的肖特基二极管，其特征在于，所述第二导电类型圆形掺杂区的直径大小使得在反向偏压下该圆形掺杂区不发生穿通。
4.如权利要求1所述的肖特基二极管，其特征在于，所述半导体是碳化硅。
5.如权利要求1所述的肖特基二极管，其特征在于，该肖特基二极管是结势垒肖特基二极管或PIN/肖特基混合二极管。
6.如权利要求1所述的肖特基二极管，其特征在于，所述第一导电类型是n型而所述第二导电类型是p型；或者所述第一导电类型是p型，而所述第二导电类型是n型。
7.一种肖特基二极管，包括：
第一电极层，
位于所述第一电极层上第一导电类型的半导体衬底；
位于所述半导体衬底上的第一导电类型的半导体外延层；
所述半导体外延层中的有源区包括其间具有多个密排的圆形外延层区域的第二导电类型的掺杂区，
形成在所述外延层上且与所述掺杂区接触的第二电极层，
其特征在于，
所述多个圆形外延层区域和所述掺杂区的布置使得，在反向偏置电压下，由所述掺杂区形成的耗尽区夹断导通沟道。
8.如权利要求7所述的肖特基二极管，其特征在于，相邻圆形外延层区域之间的间隔使得在反向偏压下所述掺杂区不发生穿通。
9.如权利要求7所述的肖特基二极管，其特征在于，所述半导体是碳化硅。
10.如权利要求7所述的肖特基二极管，其特征在于，该肖特基二极管是结势垒肖特基二极管或PIN/肖特基混合二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320467664 CN203351612U (zh) | 2013-08-01 | 2013-08-01 | 肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320467664 CN203351612U (zh) | 2013-08-01 | 2013-08-01 | 肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203351612U true CN203351612U (zh) | 2013-12-18 |
Family
ID=49751472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201320467664 Expired - Lifetime CN203351612U (zh) | 2013-08-01 | 2013-08-01 | 肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203351612U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104198909A (zh) * | 2014-09-15 | 2014-12-10 | 华东光电集成器件研究所 | 一种台面雪崩二极管管芯面积的测量方法 |
| CN109037356A (zh) * | 2018-10-15 | 2018-12-18 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
| CN109192790A (zh) * | 2018-11-09 | 2019-01-11 | 无锡新洁能股份有限公司 | 一种碳化硅肖特基二极管及其制造方法 |
| CN111640670A (zh) * | 2020-06-02 | 2020-09-08 | 朝阳微电子科技股份有限公司 | 一种小电容导向整流管的制造方法 |
| CN115621329A (zh) * | 2022-12-19 | 2023-01-17 | 深圳腾睿微电子科技有限公司 | Jbs的元胞结构及对应的碳化硅器件 |
-
2013
- 2013-08-01 CN CN 201320467664 patent/CN203351612U/zh not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104198909A (zh) * | 2014-09-15 | 2014-12-10 | 华东光电集成器件研究所 | 一种台面雪崩二极管管芯面积的测量方法 |
| CN104198909B (zh) * | 2014-09-15 | 2016-11-23 | 华东光电集成器件研究所 | 一种台面雪崩二极管管芯面积的测量方法 |
| CN109037356A (zh) * | 2018-10-15 | 2018-12-18 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
| CN109037356B (zh) * | 2018-10-15 | 2024-05-10 | 无锡新洁能股份有限公司 | 一种高耐压的碳化硅肖特基二极管及其制造方法 |
| CN109192790A (zh) * | 2018-11-09 | 2019-01-11 | 无锡新洁能股份有限公司 | 一种碳化硅肖特基二极管及其制造方法 |
| CN109192790B (zh) * | 2018-11-09 | 2023-08-11 | 无锡新洁能股份有限公司 | 一种碳化硅肖特基二极管及其制造方法 |
| CN111640670A (zh) * | 2020-06-02 | 2020-09-08 | 朝阳微电子科技股份有限公司 | 一种小电容导向整流管的制造方法 |
| CN111640670B (zh) * | 2020-06-02 | 2023-11-17 | 朝阳微电子科技股份有限公司 | 一种小电容导向整流管的制造方法 |
| CN115621329A (zh) * | 2022-12-19 | 2023-01-17 | 深圳腾睿微电子科技有限公司 | Jbs的元胞结构及对应的碳化硅器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5900503B2 (ja) | 半導体装置 | |
| CN203351612U (zh) | 肖特基二极管 | |
| CN109244136B (zh) | 槽底肖特基接触SiC MOSFET器件 | |
| CN202205753U (zh) | 一种肖特基二极管 | |
| CN104253163B (zh) | 肖特基二极管结构 | |
| TW201427035A (zh) | 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 | |
| CN101969068A (zh) | 一种高压功率半导体器件的边缘终端结构 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| JP2014060376A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN104393056A (zh) | 一种积累型二极管 | |
| CN104393055A (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN107749420B (zh) | 一种逆阻型igbt | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN109119490A (zh) | 一种复合结构的槽栅二极管 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400257A (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN114400256A (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN103022090A (zh) | 一种高效率、高耐压肖特基芯片 | |
| CN207409497U (zh) | 一种逆阻型igbt | |
| CN207409500U (zh) | 一种半导体器件 | |
| WO2023124021A1 (zh) | 半导体二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20131218 |