CN115621329A - Jbs的元胞结构及对应的碳化硅器件 - Google Patents
Jbs的元胞结构及对应的碳化硅器件 Download PDFInfo
- Publication number
- CN115621329A CN115621329A CN202211629633.XA CN202211629633A CN115621329A CN 115621329 A CN115621329 A CN 115621329A CN 202211629633 A CN202211629633 A CN 202211629633A CN 115621329 A CN115621329 A CN 115621329A
- Authority
- CN
- China
- Prior art keywords
- cell
- edge
- depletion layer
- cells
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 210000004027 cell Anatomy 0.000 claims description 446
- 210000003850 cellular structure Anatomy 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种JBS的元胞结构，其包括第一P+元胞以及第二P+元胞，相邻的第一P+元胞之间的边缘距离等于第一P+元胞对应耗尽层区域的最大宽度的2倍，相邻的多个耗尽层区域之间形成一漏电区域；第二P+元胞设置在每个漏电区域中部，第二P+元胞的耗尽层区域覆盖对应的漏电区域；其中第二P+元胞的元胞直径小于第一P+元胞的元胞直径。本发明还提供一种碳化硅器件。本发明可有效的减少离子注入区域的面积且保证二极管反偏时，耗尽层区域对肖特基区域的完全覆盖，避免了反向漏电流的产生。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种JBS的元胞结构及对应的碳化硅器件。
背景技术
常见的4H-SiC功率二极管主要包括肖特基势垒二极管（SBD，Schottky BarrierDiode）、PiN结二极管（PiN）以及结型势垒肖特基二极管（JBS，Junction BarrierSchottkydiode）。其中JBS二极管由SBD二极管和PiN二极管改进而来。
JBS二极管兼具SBD二极管良好的开关特性以及PiN二极管的高耐压特性。当JBS二极管正偏时，肖特基结势垒由于低于PN结势垒而率先导通（P+区域不导通），电流通过肖特基势垒下的导电沟道流动，此时JBS二极管器件的工作原理与SBD二极管类似。
当JBS二极管反偏时，与JFET（结型场效应晶体管，Junction Field-EffectTransistor）的工作原理相似，PN结形成的耗尽层随着反偏电压的增加逐渐向P+区两侧扩展直至重叠，导致相邻P+区之间的导电沟道被夹断。耗尽层将肖特基界面包裹在内，使其不会受到高电场的影响，肖特基势垒降低效应得到有效抑制，JBS二极管的反向漏电流显著降低。
现有的方形P+元胞一般会采用疏松排布的方式进行排列，以降低方形P+元胞的离子注入区域的面积占比，从而有效的降低JBS二极管正向导通时的导通电阻。但是这种设计当JBS二极管反偏时，PN结形成的耗尽层区域无法将肖特基区域完全覆盖，导致反向漏电流的产生。（如图1所示，其中11为离子注入区域，离子注入区域之外的区域为肖特基区域，12为JBS二极管反偏时形成在离子注入区域周边的耗尽层区域）
如方形P+元胞一般会采用较为紧密的方式进行排列，可以较好的保证JBS二极管反偏时，PN结形成的耗尽层区域22可以将肖特基区域完全覆盖，但是由于对应方形P+元胞的离子注入区域21的面积增加，导致JBS二极管正向导通时的导通电阻较大。（如图2所示，其中离子注入区域21的面积大于图1中的元胞结构的离子注入区域11）
故需要提供一种JBS的元胞结构及对应的碳化硅器件来解决上述技术问题。
发明内容
本发明提供一种具有较小面积的离子注入区域且二极管反偏时也不会产生反向漏电流的JBS的元胞结构；以解决现有的JBS的元胞结构的正向导通电阻较大或反向漏电流较大的技术问题。
本发明提供一种JBS的元胞结构，其包括：
第一P+元胞，间隔排布，相邻的所述第一P+元胞对应的离子注入区域之间的边缘距离等于所述第一P+元胞对应耗尽层区域的最大宽度的2倍，相邻的多个所述耗尽层区域之间形成一漏电区域，
第二P+元胞，设置在每个所述漏电区域中部，所述第二P+元胞的耗尽层区域覆盖对应的漏电区域；其中所述第二P+元胞的元胞直径小于所述第一P+元胞的元胞直径。
在本发明所述的JBS的元胞结构中，所述第二P+元胞的耗尽层区域的至少部分边缘与对应的漏电区域的部分边缘重合。
在本发明所述的JBS的元胞结构中，当所述第一P+元胞为方形元胞，且所述第一P+元胞采用方阱式布局；
每个非边缘的所述第一P+元胞的耗尽层区域的上边与位于上方相邻的所述第一P+元胞的耗尽层区域的下边重合，以形成上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的下边与位于下方相邻的所述第一P+元胞的耗尽层区域的上边重合，以形成下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左边与位于左边相邻的所述第一P+元胞的耗尽层区域的右边重合，以形成左边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右边与位于右边相邻的所述第一P+元胞的耗尽层区域的左边重合，以形成右边重合线。
在本发明所述的JBS的元胞结构中，所述第二P+元胞为方形元胞、六边形元胞或圆形元胞；
所述第二P+元胞的耗尽层区域的边缘分别与左上方的所述第一P+元胞的所述下边重合线以及右边重合线的靠近端点重合；
所述第二P+元胞的耗尽层区域的边缘分别与右下方的所述第一P+元胞的所述上边重合线以及左边重合线的靠近端点重合。
在本发明所述的JBS的元胞结构中，所述第二P+元胞为方形元胞；所述第二P+元胞的一条对角线按水平方向设置，另一条对角线按竖直方向设置；
所述第二P+元胞的上端点对应的耗尽层区域的边缘与左上方的所述第一P+元胞的右边重合线的靠近端点重合，所述第二P+元胞的左端点对应的耗尽层区域的边缘与左上方的所述第一P+元胞的下边重合线的靠近端点重合，所述第二P+元胞的下端点对应的耗尽层区域的边缘与右下方的所述第一P+元胞的左边重合线的靠近端点重合，所述第二P+元胞的右端点对应的耗尽层区域的边缘与右下方的所述第一P+元胞的上边重合线的靠近端点重合。
在本发明所述的JBS的元胞结构中，当所述第一P+元胞为六边形元胞，且所述第一P+元胞采用方阱式布局；
每个非边缘的所述第一P+元胞的耗尽层区域的上边与位于上方相邻的所述第一P+元胞的耗尽层区域的下边重合，以形成上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的下边与位于下方相邻的所述第一P+元胞的耗尽层区域的上边重合，以形成下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左边与位于左边相邻的所述第一P+元胞的耗尽层区域的右边重合，以形成左边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右边与位于右边相邻的所述第一P+元胞的耗尽层区域的左边重合，以形成右边重合线。
在本发明所述的JBS的元胞结构中，所述第二P+元胞为方形元胞、六边形元胞或圆形元胞；
所述第二P+元胞的耗尽层区域的边缘与左上方的所述第一P+元胞的所述右边重合线的靠近端点重合；
所述第二P+元胞的耗尽层区域的边缘与右下方的所述第一P+元胞的所述左边重合线的靠近端点重合。
在本发明所述的JBS的元胞结构中，当所述第一P+元胞为六边形元胞，且所述第一P+元胞采用六边角阱式布局；
每个非边缘的所述第一P+元胞的耗尽层区域的上边与位于上方相邻的所述第一P+元胞的耗尽层区域的下边重合，以形成上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的下边与位于下方相邻的所述第一P+元胞的耗尽层区域的上边重合，以形成下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左上边与位于左上边相邻的所述第一P+元胞的耗尽层区域的右下边重合，以形成左上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左下边与位于左下边相邻的所述第一P+元胞的耗尽层区域的右上边重合，以形成左下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右上边与位于右上边相邻的所述第一P+元胞的耗尽层区域的左下边重合，以形成右上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右下边与位于右下边相邻的所述第一P+元胞的耗尽层区域的左上边重合，以形成右下边重合线。
在本发明所述的JBS的元胞结构中，所述第二P+元胞为方形元胞、六边形元胞或圆形元胞，且所述第二P+元胞的左上方、左下方以及右方设置有所述第一P+元胞；所述第二P+元胞的耗尽层区域的边缘分别与左上方的所述第一P+元胞的所述下边重合线以及所述右下边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与左下方的所述第一P+元胞的所述上边重合线和所述右上边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与右方的所述第一P+元胞的所述左上边重合线和所述左下边重合线的靠近端点重合；
所述第二P+元胞为方形元胞、六边形元胞或圆形元胞，且所述第二P+元胞的右上方、右下方以及左方设置有所述第一P+元胞；所述第二P+元胞的耗尽层区域的边缘分别与右上方的所述第一P+元胞的所述下边重合线以及左下边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与右下方的所述第一P+元胞的所述上边重合线以及左上边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与左方的所述第一P+元胞的所述右下边重合线和所述右上边重合线的靠近端点重合。
在本发明所述的JBS的元胞结构中，所述第一P+元胞的元胞直径为3-5微米，相邻的所述第一P+元胞的最近边缘距离为1-5微米；所述第二P+元胞的元胞直径为0.5-3微米。
本发明还提供一种使用上述JBS元胞结构的碳化硅器件。
本发明相较于现有技术，其有益效果为：本发明提供一种JBS的元胞结构及碳化硅器件，其通过设置第一P+元胞和第二P+元胞，其中第二P+元胞的元胞直径小于第一P+元胞的元胞直径，本发明可有效的减少离子注入区域的面积且保证二极管反偏时，耗尽层区域对肖特基区域的完全覆盖，避免了反向漏电流的产生；有效解决了现有的JBS的元胞结构的正向导通电阻较大或反向漏电流较大的技术问题。
附图说明
图1为现有的JBS的元胞结构的结构示意图之一；
图2为现有的JBS的元胞结构的结构示意图之二；
图3为本发明的JBS的元胞结构的第一实施例的结构示意图；
图4为本发明的JBS的元胞结构的第二实施例的结构示意图；
图5为本发明的JBS的元胞结构的第三实施例的结构示意图；
图6为本发明的JBS的元胞结构的第四实施例的结构示意图;
图7为本发明的JBS的元胞结构的第五实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在图中，结构相似的单元是以相同标号表示。
本发明中的所指的方向是以附图中的标识方向为准，图中的X方向为水平方向，Y方向为竖直方向，X方向的正向为本发明中所指的右边或右方，X方向的反向为本发明中所指的左边或左方，Y方向的正向为本发明中所指的上边或上方，Y方向的反向为本发明所指的下边或下方，本发明中的左上方指的是位于X方向的方向以及Y方向的正向之间的某个方向。
本发明的元胞结构在保证二极管反偏时所有的漏电区域均会被相应P+元胞的耗尽层区域覆盖的基础上（避免漏电流），大幅度的降低了P+元胞的离子注入区域的面积，从而有效了降低了二极管正向导通时的导通电阻。
请参照图3，图3为本发明的JBS的元胞结构的第一实施例的结构示意图，进一步地，该结构图是基于加反向电压时的肖特基二极管的元胞结构图。
本实施例中的JBS的元胞结构30包括间隔排列的第一P+元胞31以及第二P+元胞32。第一P+元胞31包括离子注入区域311和耗尽层区域312，第二P+元胞32包括离子注入区域321和耗尽层区域322。
相邻的两个第一P+元胞31中，对应的离子注入区域311之间的边缘距离（或相邻的离子注入区域的相邻平行边之间的距离）等于第一P+元胞31对应耗尽层区域312的最大宽度的2倍，即相邻的两个第一P+元胞31对应的耗尽层区域312的边缘是重叠的，由于第一P+元胞31的离子注入区域311的形状与对应的耗尽层区域312的形状并不完全相同，因此相邻的多个耗尽层区域312之间会形成一漏电区域313。这里耗尽层区域的最大宽度是指在对应的JBS上施加反向电压形成的最大面积的耗尽层区域时的耗尽层区域的宽度。
第二P+元胞32设置在每个漏电区域313中部，第二P+元胞32的元胞直径小于第一P+元胞31的元胞直径，第二P+元胞32的耗尽层区域322覆盖对应的漏电区域313，这样当该JBS二极管反偏时，第一P+元胞31和第二P+元胞32的耗尽层区域（312、322）可以将所有的肖特基区域覆盖掉（除第一P+元胞31和第二P+元胞32的离子注入区域（311、321）之外的所有区域），可以一定程度上避免二极管反偏时漏电流的产生。
为了尽量减小第二P+元胞32的离子注入区域321，这里只需要设置第二P+元胞32的耗尽层区域322的部分边缘与对应的漏电区域313的部分边缘重合即可。
具体请参照图3，其中第一P+元胞31为方形元胞，且第一P+元胞31采用方阱式布局。
每个非边缘（没有位于整个布局结构的边缘）的第一P+元胞31的耗尽层区域312的上边与位于上方相邻的第一P+元胞31的耗尽层区域312的下边重合，以形成上边重合线314。
每个非边缘的第一P+元胞31的耗尽层区域312的下边与位于下方相邻的第一P+元胞31的耗尽层区域312的上边重合，以形成下边重合线315。
每个非边缘的第一P+元胞31的耗尽层区域312的左边与位于左边相邻的第一P+元胞31的耗尽层区域312的右边重合，以形成左边重合线316。
每个非边缘的第一P+元胞31的耗尽层区域312的右边与位于右边相邻的第一P+元胞31的耗尽层区域312的左边重合，以形成右边重合线317。
左侧边缘的第一P+元胞31不具有左边重合线316，右侧边缘的第一P+元胞31不具有右边重合线317，上侧边缘的第一P+元胞31不具有上边重合线314，下侧边缘的第一P+元胞31不具有下边重合线315。
第二P+元胞32为方形元胞，第二P+元胞32的耗尽层区域322的边缘分别与左上方的第一P+元胞31的下边重合线315的靠近端点A1以及右边重合线317的靠近端点A2重合；第二P+元胞的耗尽层区域的边缘分别与右下方的第一P+元胞的上边重合线的靠近端点A3以及左边重合线的靠近端点A4重合。
优选的，在本实施例中第一P+元胞31的元胞直径为3-5微米，相邻的第一P+元胞31的最近边缘距离为1-5微米，第二P+元胞32的直径为0.5-3微米，该第二P+元胞32优选为0.5-1微米，这样可有效的减小第二P+元胞32的离子注入区域321。
这样的设置可以保证第二P+元胞的耗尽层区域可以完全覆盖第一P+元胞的耗尽层区域之间的漏电区域，避免反偏时漏电流的产生。同时第二P+元胞的耗尽层区域采用了最小面积设置，尽量减小了第二P+元胞的离子注入区域，减小了二极管正偏时的导通电阻。
请参照图4，图4为本发明的JBS的元胞结构的第二实施例的结构示意图。
本实施例中的JBS的元胞结构40包括间隔排列的第一P+元胞41以及第二P+元胞42。
在第一实施例的基础上，本实施例的元胞结构中的第二P+元胞42为圆形元胞。本实施例的第二P+元胞42的设置原理与第一实施例中的方形元胞的设置原理相同。本实施例中的第二P+元胞42的耗尽层区域同样可以完全覆盖第一P+元胞41的耗尽层区域之间的漏电区域，避免反偏时漏电流的产生。同时第二P+元胞42的耗尽层区域采用了最小面积设置，尽量减小了第二P+元胞的离子注入区域，减小了二极管正偏时的导通电阻。
进一步的，当第一P+元胞41为方形元胞且第一P+元胞41采用方阱式布局时，第二P+元胞42可为方形元胞、圆形元胞或六边形元胞。
请参照图5，图5为本发明的JBS的元胞结构的第三实施例的结构示意图。
本实施例中的JBS的元胞结构50包括间隔排列的第一P+元胞51以及第二P+元胞52。第一P+元胞51包括离子注入区域511和耗尽层区域512，相邻的多个耗尽层区域512之间会形成一漏电区域513。第二P+元胞52包括离子注入区域521和耗尽层区域522。
其中第一P+元胞51为六边形元胞，且第一P+元胞51采用方阱式布局。
每个非边缘的第一P+元胞51的耗尽层区域512的上边与位于上方相邻的第一P+元胞51的耗尽层区域512的下边重合，以形成上边重合线514。
每个非边缘的第一P+元胞51的耗尽层区域512的下边与位于下方相邻的第一P+元胞51的耗尽层区域512的上边重合，以形成下边重合线515。
每个非边缘的第一P+元胞51的耗尽层区域512的左边与位于左边相邻的第一P+元胞51的耗尽层区域512的右边重合，以形成左边重合线516。
每个非边缘的第一P+元胞51的耗尽层区域512的右边与位于右边相邻的第一P+元胞51的耗尽层区域512的左边重合，以形成右边重合线517。
第二P+元胞52为方形元胞、六边形元胞或圆形元胞（本实施例中第二P+元胞为圆形元胞）。由于左上方的第一P+元胞51的右边重合线517的靠近端点B1远于左上方的第一P+元胞51的下边重合线515的靠近端点B2，因此第二P+元胞52的耗尽层区域522的边缘与左上方的第一P+元胞51的右边重合线517的靠近端点B1重合，以确保第二P+元胞52的耗尽层区域522可覆盖全部漏电区域513。
由于右下方的第一P+元胞51的左边重合线516的靠近端点B3远于右下方的第一P+元胞51的上边重合线514的靠近端点B4，因此第二P+元胞52的耗尽层区域522的边缘与右下方的第一P+元胞51的左边重合线516的靠近端点B3重合，以确保第二P+元胞52的耗尽层区域522可覆盖全部漏电区域513。
这样的设置可以保证第二P+元胞的耗尽层区域可以完全覆盖第一P+元胞的耗尽层区域之间的漏电区域，避免反偏时漏电流的产生。同时第二P+元胞的耗尽层区域采用了最小面积设置（即第二P+元胞的耗尽层区域正好覆盖了第一P+元胞的耗尽层区域之间的漏电区域），尽量减小了第二P+元胞的离子注入区域，减小了二极管正偏时的导通电阻。
请参照图6，图6为本发明的JBS的元胞结构的第四实施例的结构示意图。
本实施例中的JBS的元胞结构60包括间隔排列的第一P+元胞61以及第二P+元胞62。第一P+元胞61包括离子注入区域611和耗尽层区域612，相邻的多个耗尽层区域612之间会形成一漏电区域613。第二P+元胞62包括离子注入区域621和耗尽层区域622。
其中第一P+元胞61为六边形元胞，且第一P+元胞61采用六边角阱式布局。
每个非边缘的第一P+元胞61的耗尽层区域612的上边与位于上方相邻的第一P+元胞61的耗尽层区域612的下边重合，以形成上边重合线614。
每个非边缘的第一P+元胞61的耗尽层区域612的下边与位于下方相邻的第一P+元胞61的耗尽层区域612的上边重合，以形成下边重合线615。
每个非边缘的第一P+元胞61的耗尽层区域612的左上边与位于左上边相邻的第一P+元胞61的耗尽层区域612的右下边重合，以形成左上边重合线616。
每个非边缘的第一P+元胞61的耗尽层区域612的左下边与位于左下边相邻的第一P+元胞61的耗尽层区域612的右上边重合，以形成左下边重合线617。
每个非边缘的第一P+元胞61的耗尽层区域612的右上边与位于右上边相邻的第一P+元胞61的耗尽层区域612的左下边重合，以形成右上边重合线618。
每个非边缘的第一P+元胞61的耗尽层区域612的右下边与位于右下边相邻的第一P+元胞61的耗尽层区域612的左上边重合，以形成右下边重合线619。
第二P+元胞62为方形元胞、六边形元胞或圆形元胞。本实施例中第二P+元胞包括62在左上方、左下方以及右方设置有第一P+元胞61的第二P+元胞62、和在右上方、右下方以及左方设置有第一P+元胞61的第二P+元胞62。
当第二P+元胞62的左上方、左下方以及右方设置有第一P+元胞61时，第二P+元胞62的耗尽层区域622的边缘分别与左上方的第一P+元胞61的下边重合线615的靠近端点C1以及右下边重合线619的靠近端点C2重合。
第二P+元胞62的耗尽层区域622的边缘分别与左下方的第一P+元胞61的上边重合线614的靠近端点C1以及右上边重合线618的靠近端点C3重合。
第二P+元胞62的耗尽层区域622的边缘分别与右边的第一P+元胞61的左上方重合线的616靠近端点C2以及左下边重合线617的靠近端点C3重合。
当第二P+元胞62的右上方、右下方以及左方设置有第一P+元胞61时，第二P+元胞62的耗尽层区域622的边缘分别与右上方的第一P+元胞61的下边重合线615的靠近端点C4以及左下方重合线617的靠近端点C5重合。
第二P+元胞62的耗尽层区域622的边缘分别与右下方的第一P+元胞61的上边重合线614的靠近端点C4以及左上边重合线616的靠近端点C6重合。
第二P+元胞62的耗尽层区域622的边缘分别与左方的第一P+元胞61的右下方重合线619的靠近端点C6以及右上方重合线618的靠近端点C5重合。
这样的设置可以保证第二P+元胞的耗尽层区域可以完全覆盖第一P+元胞的耗尽层区域之间的漏电区域，避免反偏时漏电流的产生。同时第二P+元胞的耗尽层区域采用了最小面积设置，尽量减小了第二P+元胞的离子注入区域，减小了二极管正偏时的导通电阻。相对第一实施例至第三实施例，本实施例的初始漏电区域较小，因此使用的第二P+元胞也较小，因此该二极管正偏时的导通电阻较小。
请参照图7，图7为本发明的JBS的元胞结构的第五实施例的结构示意图。
本实施例中的JBS的元胞结构70包括间隔排列的第一P+元胞71以及第二P+元胞72。其中第一P+元胞为方形元胞71，第一P+元胞采用方阱式布局。第二P+元胞72也为方形元胞。
由于第二P+元胞72的元胞对角线的长度大于元胞边长的长度，可将第二P+元胞72的一条对角线按水平方向设置，另一条对角线按竖直方向设置，这样第二P+元胞72的上端点对应的耗尽层区域的边缘与左上方的第一P+元胞71的右边重合线的靠近端点D1重合，第二P+元胞72的左端点对应的耗尽层区域的边缘与左上方第一P+元胞71的下边重合线的靠近端点D2重合，第二P+元胞72的下端点对应的耗尽层区域的边缘与右下方的第一P+元胞71的左边重合线的靠近端点D3重合，第二P+元胞72的右端点对应的耗尽层区域的边缘与右下方的第一P+元胞71的上边重合线的靠近端点D4重合，本实施例中，将第二P+元胞72的离子注入区域相对于第一实施例中的第二P+元胞32的离子注入区域以离子注入区域的中心为旋转轴旋转45°，所述第二P+元胞72的离子注入区域的面积可以设计的更小，在正偏电压时，导通电阻更小。
在第一实施例的基础上，本实施例的第二P+元胞在保证不产生漏电流的基础上，对第二P+元胞的离子注入区域进一步进行了缩小，进一步降低了该二极管正偏时的导通电阻。
本发明还提供一种碳化硅器件，该碳化硅器件使用上述的JBS元胞结构进行制成，使用这种JBS元胞结构的碳化硅器件（比如二极管器件等）正向导通时的正向导通电阻较小，反向截止时的漏电流较小；有效解决了现有的JBS元胞结构以及对应器件的正向导通电阻较大或反向漏电流较大的技术问题。
本发明提供一种JBS的元胞结构及对应的碳化硅器件，其通过设置第一P+元胞和第二P+元胞，其中第二P+元胞的元胞直径小于第一P+元胞的元胞直径，本发明可有效的减少离子注入区域的面积且保证二极管反偏时，耗尽层区域对肖特基区域的完全覆盖，避免了反向漏电流的产生；有效解决了现有的JBS的元胞结构的正向导通电阻较大或反向漏电流较大的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种JBS的元胞结构，其特征在于，包括：
第一P+元胞，间隔排布，相邻的所述第一P+元胞对应的离子注入区域之间的边缘距离等于所述第一P+元胞对应耗尽层区域的最大宽度的2倍，相邻的多个所述耗尽层区域之间形成一漏电区域，
第二P+元胞，设置在每个所述漏电区域中部，所述第二P+元胞的耗尽层区域覆盖对应的漏电区域；其中所述第二P+元胞的元胞直径小于所述第一P+元胞的元胞直径。
2.根据权利要求1所述的JBS的元胞结构，其特征在于，
所述第二P+元胞的耗尽层区域的至少部分边缘与对应的漏电区域的部分边缘重合。
3.根据权利要求1所述的JBS的元胞结构，其特征在于，
当所述第一P+元胞为方形元胞，且所述第一P+元胞采用方阱式布局；
每个非边缘的所述第一P+元胞的耗尽层区域的上边与位于上方相邻的所述第一P+元胞的耗尽层区域的下边重合，以形成上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的下边与位于下方相邻的所述第一P+元胞的耗尽层区域的上边重合，以形成下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左边与位于左边相邻的所述第一P+元胞的耗尽层区域的右边重合，以形成左边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右边与位于右边相邻的所述第一P+元胞的耗尽层区域的左边重合，以形成右边重合线。
4.根据权利要求3所述的JBS的元胞结构，其特征在于，
所述第二P+元胞为方形元胞、六边形元胞或圆形元胞；
所述第二P+元胞的耗尽层区域的边缘分别与左上方的所述第一P+元胞的所述下边重合线以及右边重合线的靠近端点重合；
所述第二P+元胞的耗尽层区域的边缘分别与右下方的所述第一P+元胞的所述上边重合线以及左边重合线的靠近端点重合。
5.根据权利要求4所述的JBS的元胞结构，其特征在于，
所述第二P+元胞为方形元胞；所述第二P+元胞的一条对角线按水平方向设置，另一条对角线按竖直方向设置；
所述第二P+元胞的上端点对应的耗尽层区域的边缘与左上方的所述第一P+元胞的右边重合线的靠近端点重合，所述第二P+元胞的左端点对应的耗尽层区域的边缘与左上方的所述第一P+元胞的下边重合线的靠近端点重合，所述第二P+元胞的下端点对应的耗尽层区域的边缘与右下方的所述第一P+元胞的左边重合线的靠近端点重合，所述第二P+元胞的右端点对应的耗尽层区域的边缘与右下方的所述第一P+元胞的上边重合线的靠近端点重合。
6.根据权利要求1所述的JBS的元胞结构，其特征在于，
当所述第一P+元胞为六边形元胞，且所述第一P+元胞采用方阱式布局；
每个非边缘的所述第一P+元胞的耗尽层区域的上边与位于上方相邻的所述第一P+元胞的耗尽层区域的下边重合，以形成上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的下边与位于下方相邻的所述第一P+元胞的耗尽层区域的上边重合，以形成下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左边与位于左边相邻的所述第一P+元胞的耗尽层区域的右边重合，以形成左边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右边与位于右边相邻的所述第一P+元胞的耗尽层区域的左边重合，以形成右边重合线。
7.根据权利要求6所述的JBS的元胞结构，其特征在于，
所述第二P+元胞为方形元胞、六边形元胞或圆形元胞；
所述第二P+元胞的耗尽层区域的边缘与左上方的所述第一P+元胞的所述右边重合线的靠近端点重合；
所述第二P+元胞的耗尽层区域的边缘与右下方的所述第一P+元胞的所述左边重合线的靠近端点重合。
8.根据权利要求1所述的JBS的元胞结构，其特征在于，
当所述第一P+元胞为六边形元胞，且所述第一P+元胞采用六边角阱式布局；
每个非边缘的所述第一P+元胞的耗尽层区域的上边与位于上方相邻的所述第一P+元胞的耗尽层区域的下边重合，以形成上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的下边与位于下方相邻的所述第一P+元胞的耗尽层区域的上边重合，以形成下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左上边与位于左上边相邻的所述第一P+元胞的耗尽层区域的右下边重合，以形成左上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的左下边与位于左下边相邻的所述第一P+元胞的耗尽层区域的右上边重合，以形成左下边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右上边与位于右上边相邻的所述第一P+元胞的耗尽层区域的左下边重合，以形成右上边重合线；
每个非边缘的所述第一P+元胞的耗尽层区域的右下边与位于右下边相邻的所述第一P+元胞的耗尽层区域的左上边重合，以形成右下边重合线。
9.根据权利要求8所述的JBS的元胞结构，其特征在于，
所述第二P+元胞为方形元胞、六边形元胞或圆形元胞，且所述第二P+元胞的左上方、左下方以及右方设置有所述第一P+元胞；所述第二P+元胞的耗尽层区域的边缘分别与左上方的所述第一P+元胞的所述下边重合线以及所述右下边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与左下方的所述第一P+元胞的所述上边重合线和所述右上边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与右方的所述第一P+元胞的所述左上边重合线和所述左下边重合线的靠近端点重合；
所述第二P+元胞为方形元胞、六边形元胞或圆形元胞，且所述第二P+元胞的右上方、右下方以及左方设置有所述第一P+元胞；所述第二P+元胞的耗尽层区域的边缘分别与右上方的所述第一P+元胞的所述下边重合线以及左下边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与右下方的所述第一P+元胞的所述上边重合线以及左上边重合线的靠近端点重合；所述第二P+元胞的耗尽层区域的边缘分别与左方的所述第一P+元胞的所述右下边重合线和所述右上边重合线的靠近端点重合。
10.一种使用权利要求1-9中任一所述的JBS的元胞结构的碳化硅器件。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211629633.XA CN115621329B (zh) | 2022-12-19 | 2022-12-19 | Jbs的元胞结构及对应的碳化硅器件 |
| PCT/CN2023/089743 WO2024130915A1 (zh) | 2022-12-19 | 2023-04-21 | Jbs的方形元胞结构及对应的碳化硅器件 |
| PCT/CN2023/089742 WO2024130914A1 (zh) | 2022-12-19 | 2023-04-21 | Jbs的六边形元胞结构及对应的碳化硅器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211629633.XA CN115621329B (zh) | 2022-12-19 | 2022-12-19 | Jbs的元胞结构及对应的碳化硅器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115621329A true CN115621329A (zh) | 2023-01-17 |
| CN115621329B CN115621329B (zh) | 2023-03-28 |
Family
ID=84879970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211629633.XA Active CN115621329B (zh) | 2022-12-19 | 2022-12-19 | Jbs的元胞结构及对应的碳化硅器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115621329B (zh) |
| WO (2) | WO2024130915A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344591A (zh) * | 2023-05-29 | 2023-06-27 | 深圳腾睿微电子科技有限公司 | 具有jbs晶胞结构的碳化硅半导体器件 |
| WO2024130915A1 (zh) * | 2022-12-19 | 2024-06-27 | 深圳腾睿微电子科技有限公司 | Jbs的方形元胞结构及对应的碳化硅器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110248285A1 (en) * | 2006-08-01 | 2011-10-13 | Qingchun Zhang | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| CN203351612U (zh) * | 2013-08-01 | 2013-12-18 | 泰科天润半导体科技（北京）有限公司 | 肖特基二极管 |
| US20180013014A1 (en) * | 2016-07-05 | 2018-01-11 | Hyundai Motor Company | Schottky barrier diode and method of manufacturing the same |
| CN112909098A (zh) * | 2021-02-24 | 2021-06-04 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252479A (ja) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JP6010773B2 (ja) * | 2014-03-10 | 2016-10-19 | パナソニックＩｐマネジメント株式会社 | 半導体素子及びその製造方法 |
| JP6347999B2 (ja) * | 2014-06-25 | 2018-06-27 | シナプティクス・ジャパン合同会社 | ジャンクションバリアショットキーダイオード及びその製造方法 |
| CN111261724A (zh) * | 2018-11-30 | 2020-06-09 | 全球能源互联网研究院有限公司 | 一种SiC JBS器件的布局方法 |
| CN115621329B (zh) * | 2022-12-19 | 2023-03-28 | 深圳腾睿微电子科技有限公司 | Jbs的元胞结构及对应的碳化硅器件 |
-
2022
- 2022-12-19 CN CN202211629633.XA patent/CN115621329B/zh active Active
-
2023
- 2023-04-21 WO PCT/CN2023/089743 patent/WO2024130915A1/zh unknown
- 2023-04-21 WO PCT/CN2023/089742 patent/WO2024130914A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110248285A1 (en) * | 2006-08-01 | 2011-10-13 | Qingchun Zhang | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| CN203351612U (zh) * | 2013-08-01 | 2013-12-18 | 泰科天润半导体科技（北京）有限公司 | 肖特基二极管 |
| US20180013014A1 (en) * | 2016-07-05 | 2018-01-11 | Hyundai Motor Company | Schottky barrier diode and method of manufacturing the same |
| CN112909098A (zh) * | 2021-02-24 | 2021-06-04 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024130915A1 (zh) * | 2022-12-19 | 2024-06-27 | 深圳腾睿微电子科技有限公司 | Jbs的方形元胞结构及对应的碳化硅器件 |
| WO2024130914A1 (zh) * | 2022-12-19 | 2024-06-27 | 深圳腾睿微电子科技有限公司 | Jbs的六边形元胞结构及对应的碳化硅器件 |
| CN116344591A (zh) * | 2023-05-29 | 2023-06-27 | 深圳腾睿微电子科技有限公司 | 具有jbs晶胞结构的碳化硅半导体器件 |
| CN116344591B (zh) * | 2023-05-29 | 2023-09-01 | 深圳腾睿微电子科技有限公司 | 具有jbs晶胞结构的碳化硅半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024130915A1 (zh) | 2024-06-27 |
| CN115621329B (zh) | 2023-03-28 |
| WO2024130914A1 (zh) | 2024-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115621329B (zh) | Jbs的元胞结构及对应的碳化硅器件 | |
| US9236500B2 (en) | Schottky barrier diode and method for manufacturing schottky barrier diode | |
| TW201427035A (zh) | 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 | |
| JP2016009712A (ja) | 炭化珪素半導体装置 | |
| US10818789B2 (en) | Semiconductor device and semiconductor circuit device | |
| KR20140035594A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| US10297685B2 (en) | Semiconductor device | |
| CN114256332A (zh) | 一种改善漏源极漏电的屏蔽栅结构 | |
| US20210202470A1 (en) | Mosfet with integrated esd protection diode having anode electrode connection to trenched gates for increasing switch speed | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN217544625U (zh) | 高可靠性场限环终端结构 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN113054016B (zh) | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 | |
| CN113629128B (zh) | 半导体器件 | |
| CN100431168C (zh) | 可抑制寄生双极晶体管的高功率半导体装置 | |
| CN217788400U (zh) | 一种4H-SiC基超结功率MOSFET结构 | |
| US20230307507A1 (en) | Silicon carbide semiconductor device | |
| CN116247055B (zh) | 半导体器件 | |
| CN101452958B (zh) | 半导体器件 | |
| CN220172134U (zh) | 一种具有jbs晶胞结构的碳化硅半导体器件 | |
| CN113972272B (zh) | Mosfet器件 | |
| CN203134806U (zh) | 一种有源区金属与终端区形成电连接的版图 | |
| CN206877996U (zh) | 超结金属栅场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |