CN202472634U - 一种快速响应写数据的sdram控制器 - Google Patents

一种快速响应写数据的sdram控制器 Download PDF

Info

Publication number
CN202472634U
CN202472634U CN2012200474061U CN201220047406U CN202472634U CN 202472634 U CN202472634 U CN 202472634U CN 2012200474061 U CN2012200474061 U CN 2012200474061U CN 201220047406 U CN201220047406 U CN 201220047406U CN 202472634 U CN202472634 U CN 202472634U
Authority
CN
China
Prior art keywords
sdram
controller
data
filtering module
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012200474061U
Other languages
English (en)
Inventor
苏培源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN2012200474061U priority Critical patent/CN202472634U/zh
Application granted granted Critical
Publication of CN202472634U publication Critical patent/CN202472634U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本实用新型提供了一种快速响应写数据的SDRAM控制器，包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、地址过滤模块、命令/数据处理单元以及SDRAM协议控制器；所述AXI总线接口分别与地址过滤模块、数据缓存区连接；所述地址过滤模块与所述仲裁器连接；所述仲裁器与所述读写命令队列寄存器连接；所述读写命令队列寄存器分别与所述地址过滤模块和所述命令/数据处理单元连接；数据缓存区与所述命令/数据处理单元连接；所述命令/数据处理单元与所述SDRAM协议控制器连接。本实用新型通过地址过滤模块过滤相同地址的写操作，在保证SDRAM控制器读写数据一致性的情况下，提高了SDRAM控制器写数据的效率。

Description

一种快速响应写数据的SDRAM控制器
【技术领域】
本实用新型涉及SOC芯片的设计领域，特别涉及一种快速响应写数据的SDRAM控制器。
【背景技术】
SDARM控制器是SOC芯片中的重要模块，主要负责SOC***中动态数据的存储。AMBA3AXI总线广泛应用于嵌入SOC芯片中，目前支持AMBA3AXI总线的SDRAM控制器被广泛应用在SOC***芯片。提高SDRAM总线的数据处理能力是设计SDRAM控制器一个重要指标。
目前的SDRAM控制器的结构，如图1所示，SDRAM包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器，其中AXI总线接口主要用来将AXI主设备上的读写命令转换成SDRAM控制器内部命令并提交给仲裁器仲裁，同时将数据写入数据缓存区，仲裁后的指令放到读写命令队列寄存器中等待处理。等到数据处理完成后，AXI总线接口向AXI主设备发出传输完成的响应信号，如果是读命令，同时返回读数据给AXI主设备。为了提高SDRAM协议控制器的执行效率，目前的SDRAM控制器普遍支持写数据的缓存功能，并且写命令和读命令根据SDRAM的特性进行仲裁。
但是目前的SDRAM控制器在应用中，要是有多个AXI主设备同时频繁的向SDRAM控制器进行数据读写，其中多个AXI主设备中的一个主设备的写数据可能一直存放于数据缓存区中得不到及时处理，这样会让SDRAM协议控制器往片外的SDRAM外设写数据的时间变得很长，这样该AXI主设备在数据发出很长一段时间后才能收到响应信号，这样会一直处于等待状态，不做进一步的处理，影响了该AXI主设备的执行效率。
【发明内容】
本实用新型要解决的技术问题，在于提供一种快速响应写数据的SDRAM控制器。
本实用新型是这样实现的：一种快速响应写数据的SDRAM控制器，包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器；还包括地址过滤模块，所述AXI总线接口分别与地址过滤模块、数据缓存区连接；所述地址过滤模块与所述仲裁器连接；所述仲裁器与所述读写命令队列寄存器连接；所述读写命令队列寄存器分别与所述地址过滤模块和所述命令/数据处理单元连接；所述数据缓存区与所述命令/数据处理单元连接；所述命令/数据处理单元与所述SDRAM协议控制器连接。
进一步地，所述地址过滤模块包括至少一地址比较器和至少一读控制器；所述读写命令队列寄存器与所述地址比较器连接；所述地址比较器与所述读控制器连接；所述读控制器与所述仲裁器连接；所述AXI总线接口分别与所述地址比较器和读控制器连接。
本实用新型的优点在于：本实用新型在现有的SDRAM控制器上进行了改进，加入了地址过滤模块，其AXI总线接口分别与地址过滤模块、数据缓存区连接；所述地址过滤模块与所述仲裁器连接；所述仲裁器与所述读写命令队列寄存器连接；所述读写命令队列寄存器分别与所述地址过滤模块和所述命令/数据处理单元连接；所述数据缓存区与所述命令/数据处理单元连接；所述命令/数据处理单元与所述SDRAM协议控制器连接。通过地址过滤模块过滤相同地址的写操作，在保证SDRAM控制器读写数据一致性的情况下，提高了SDRAM控制器写数据的效率。
【附图说明】
图1是现有技术中SDRAM控制器的结构示意图。
图2是本实用新型SDRAM控制器的结构示意图。
图3是本实用新型SDRAM控制器的地址过滤模块的结构示意图。
图4是本实用新型SDRAM控制器的工作原理框图。
【具体实施方式】
请参阅图2所示，本实用新型的一种快速响应写数据的SDRAM控制器，包括AXI总线接口1、数据缓存区2、读写命令队列寄存器3、仲裁器4、命令/数据处理单元5以及SDRAM协议控制器6；还包括地址过滤模块7，所述AXI总线接口1分别与地址过滤模块7、数据缓存区2连接；所述地址过滤模块7与所述仲裁器4连接；所述仲裁器4与所述读写命令队列寄存器3连接；所述读写命令队列寄存器3分别与所述地址过滤模块7和所述命令/数据处理单元5连接；所述数据缓存区2与所述命令/数据处理单元5连接；所述命令/数据处理单元5与所述SDRAM协议控制器6连接。
其中，如图3所示，所述地址过滤模块7包括至少一地址比较器71和至少一读控制器72；图3中有N个地址比较器71和N个读控制器72，所述N为大于等于1的自然数，其一个地址比较器71对应一个读控制器72；所述读写命令队列寄存器3与所述地址比较器71连接；所述地址比较器71与所述读控制器72连接；所述读控制器72与所述仲裁器4连接；所述AXI总线接口1分别与所述地址比较器71和读控制器72连接。
本实用新型的工作原理如下：
如图4所示，将AXI主设备0、AXI主设备1...AXI主设备n与所述AXI总线接口1相连；并将SDRAM控制器的SDRAM协议控制器6连接SDRAM外设备；现以只有AXI主设备0向SDRAM控制器写数据为例，工作原理为：AXI主设备0向AXI总线接口1发送写命令，AXI总线接口1将写命令转化成SDRAM控制器内部命令并提交给仲裁器4仲裁，同时将要写的数据放到数据缓存区2中等待处理，仲裁器4仲裁后将命令发送给读写命令队列寄存器3，同时开始将数据缓存区2中的数据经命令/数据处理单元5和SDRAM协议控制器6传输给SDRAM外设，当数据成功写到SDRAM外设后，AXI总线接口1向AXI主设备0回复OKAY(同意)响应，如图4中，其AXI主设备0写数据请求通常的处理流程为：先进行WR0，然后WR1，最后WR2；WR0：AXI主设备0发出一个写请求，并且把写数据发送给SDRAM控制器；WR1：SDRAM控制器将写数据发送到片外的SDRAM外设中，WR2：当数据成功写到片外SDRAM后，AXI从设备接口向AXI主设备0回复OKAY响应，表示当前的写数据传输完成。
现以AXI主设备0向SDRAM控制器写数据，同时AXI主设备0和AXI主设备1有数据交换，且AXI主设备1也进行读数据，则当AXI主设备0要写的数据放到数据缓存区2中等待处理时，AXI主设备0和AXI主设备1有数据交换，此时会同时访问同一片SDRAM地址。假设AXI主设备0写一组数据到SDRAM中，完成以后AXI主设备0通知AXI主设备1去相同地址中读取数据。AXI主设备1得到通知后立即通过AXI总线的读通道向SDRAM控制器中读数据。这个时候有可能AXI上次的写数据还保存在SDRAM控制器的数据缓存区2中没有写到SDRAM外设中，这时要利用地址过滤模块7过滤相同地址的写操作；地址过滤模块7首先查找内部的数据缓存区2中是否有相同地址的写操作没有完成，即将AXI主设备0端口和AXI主设备1端口的读命令地址与读写队列寄存器3中的写请求对应的地址通过地址比较器71进行对比，如果地址不一致则将读命令经读控制器71送到仲裁器4进行仲裁，进行正常的流程处理，如果地址一致则将当前的读命令经读控制器71送到读写队列寄存器3，当前的读命令锁住直到读写队列寄存器3与该地址关联的所有写操作在SDRAM外设中完成，然后再进行AXI主设备1读命令的操作。
以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。

Claims (2)

1.一种快速响应写数据的SDRAM控制器，包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器；其特征在于：还包括地址过滤模块，所述AXI总线接口分别与地址过滤模块、数据缓存区连接；所述地址过滤模块与所述仲裁器连接；所述仲裁器与所述读写命令队列寄存器连接；所述读写命令队列寄存器分别与所述地址过滤模块和所述命令/数据处理单元连接；所述数据缓存区与所述命令/数据处理单元连接；所述命令/数据处理单元与所述SDRAM协议控制器连接。
2.根据权利要求1所述的一种快速响应写数据的SDRAM控制器，其特征在于：所述地址过滤模块包括至少一地址比较器和至少一读控制器；所述读写命令队列寄存器与所述地址比较器连接；所述地址比较器与所述读控制器连接；所述读控制器与所述仲裁器连接；所述AXI总线接口分别与所述地址比较器和读控制器连接。
CN2012200474061U 2012-02-14 2012-02-14 一种快速响应写数据的sdram控制器 Expired - Lifetime CN202472634U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012200474061U CN202472634U (zh) 2012-02-14 2012-02-14 一种快速响应写数据的sdram控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012200474061U CN202472634U (zh) 2012-02-14 2012-02-14 一种快速响应写数据的sdram控制器

Publications (1)

Publication Number Publication Date
CN202472634U true CN202472634U (zh) 2012-10-03

Family

ID=46920778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012200474061U Expired - Lifetime CN202472634U (zh) 2012-02-14 2012-02-14 一种快速响应写数据的sdram控制器

Country Status (1)

Country Link
CN (1) CN202472634U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111538688A (zh) * 2020-05-26 2020-08-14 北京爱芯科技有限公司 数据处理方法、装置、模组及芯片
CN112559399A (zh) * 2020-11-27 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种多axi接口的ddr控制器及其控制方法
CN114036096A (zh) * 2021-11-04 2022-02-11 珠海一微半导体股份有限公司 一种基于总线接口的读控制器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111538688A (zh) * 2020-05-26 2020-08-14 北京爱芯科技有限公司 数据处理方法、装置、模组及芯片
CN111538688B (zh) * 2020-05-26 2021-11-16 北京爱芯科技有限公司 数据处理方法、装置、模组及芯片
CN112559399A (zh) * 2020-11-27 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种多axi接口的ddr控制器及其控制方法
CN114036096A (zh) * 2021-11-04 2022-02-11 珠海一微半导体股份有限公司 一种基于总线接口的读控制器
CN114036096B (zh) * 2021-11-04 2024-05-03 珠海一微半导体股份有限公司 一种基于总线接口的读控制器

Similar Documents

Publication Publication Date Title
CN102609380B (zh) 基于axi总线的sdram控制器写数据快速响应方法
CN103198856B (zh) 一种ddr控制器及请求调度方法
CN102231142B (zh) 一种带有仲裁器的多通道dma控制器
KR101592374B1 (ko) 공유 어드레스 및 별도의 데이터 에러 보정을 가지는 ｄｄｒ 컨트롤러 유닛
EP2763047A2 (en) Method and system for reducing write latency in a data storage system by using a command-push model
CN106681949B (zh) 基于一致性加速接口的直接内存操作实现方法
CN102541779B (zh) 一种提高多数据缓冲区dma效率的***和方法
KR101512743B1 (ko) 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템
CN108228492B (zh) 一种多通道ddr交织控制方法及装置
US8880745B2 (en) Efficient scheduling of transactions from multiple masters
CN101770817A (zh) 基于fpga的多接口存储器验证***
CN102567246B (zh) 一种支持操作乱序执行的与非型快闪存储控制器
CN102362464A (zh) 内存访问监测方法和装置
CN105224488A (zh) 一种pci总线控制器及其控制方法
JP2008027247A5 (zh)
CN102331977A (zh) 内存控制器、处理器***及内存访问控制方法
CN106776458B (zh) 基于fpga和hpi的dsp间的通信装置及通信方法
CN202472634U (zh) 一种快速响应写数据的sdram控制器
CN104615386B (zh) 一种核外高速缓存装置
CN114902197B (zh) 非易失性双列直插式存储器模块的命令重放
KR20220116041A (ko) 이기종 메모리 시스템용 시그널링
CN206249150U (zh) 一种存储服务器
CN100490015C (zh) 一种访问与非型闪存的***及方法
CN103885900B (zh) 数据访问处理方法、PCIe设备和用户设备
CN206946471U (zh) 一种多通道共享读写sdram的电路装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18

Patentee after: FUZHOU ROCKCHIP ELECTRONICS CO., LTD.

Address before: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18

Patentee before: Fuzhou Rockchip Semiconductor Co., Ltd.

CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.

CP01 Change in the name or title of a patent holder
CX01 Expiry of patent term

Granted publication date: 20121003

CX01 Expiry of patent term