CN202135115U - 一种随机时间-数字转换器 - Google Patents
一种随机时间-数字转换器 Download PDFInfo
- Publication number
- CN202135115U CN202135115U CN201120240173U CN201120240173U CN202135115U CN 202135115 U CN202135115 U CN 202135115U CN 201120240173 U CN201120240173 U CN 201120240173U CN 201120240173 U CN201120240173 U CN 201120240173U CN 202135115 U CN202135115 U CN 202135115U
- Authority
- CN
- China
- Prior art keywords
- gate
- stdc
- input
- encoder
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000017105 transposition Effects 0.000 claims abstract description 3
- 230000005540 biological transmission Effects 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 8
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 7
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 5
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009206 nuclear medicine Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型公开了一种随机时间-数字转换器，包括输入切换电路、STDC阵列、编码器，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。本实用新型并利用STDC的随机特性，使STDC阵列中的等效比较器数量翻倍，最大程度的消除器件失配和工艺、电源电压、温度对电路的影响，相对于传统的STDC电路具有节省硬件，功耗低，面积小的特点。
Description
技术领域
本实用新型涉及一种含输入切换电路的随机时间-数字转换器，属于集成电路转换器技术领域。
背景技术
TDC（Time-Digital Converter，时间-数字转换器）在集成电路中有着广泛的应用，主要用来为数字锁相环提供相位鉴别。此外，在核医学影像，激光范围探测，高能物理中检测粒子的半衰期等许多应用场合都依赖TDC来鉴别微小的时间（相位）差。TDC采用全数字工艺实现，随着工艺尺寸逐渐缩小，具有可移植性好的优势。此外，全数字的TDC电路具有更好的噪声免疫特性，功耗也更低。由于TDC是将时间（相位）差量化为数字输出，相对于传统的鉴频鉴相器，无论是鉴别精度还是锁定时间都大大提高了。
TDC是一种取代传统鉴相器的鉴别时间（相位）差的电路。在数字锁相环中，TDC输出的数字控制字反映了两个输入信号上升沿的时间差，并直接驱动振荡器调整频率，因此对于TDC的鉴定精度要求很高。第一种常用的结构是延迟线TDC，通过一串延迟很小的反相器串联构成延迟线，让其中一个输入信号通过延迟线传输，每经过一级延迟后与另一个输入信号比较，以此鉴别出两个信号上升沿的时间差。这种结构的TDC的分辨率等于每一级延迟器的延迟时间，因此对于工艺的依赖性非常严重，同时偏差很大，而且分辨率的进一步改善也受到限制。
另一种实现结构是随机时间-数字转换器（STDC）。当两个信号相位接近的时候，由于PVT的影响和器件的失配，比较器的判决会产生不确定性。而由这种不确定性导致的误差服从高斯分布。使用一定数量的相同的比较器组成阵列，采集它们的输出并进行分析，进而可以得到信号相位差的信息。这种结构可以达到很精细的分辨率，且对PVT的耐受性较好。但是由于可达到的分辨率与使用的比较器数量直接相关，因此，分辨率的改善需要较多的比较器数量，功耗、面积和硬件消耗都要不可避免的增大。
发明内容
本实用新型所要解决的技术问题是针对背景技术的缺陷，提供一种使用输入自动切换技术，包含输入切换电路的STDC。
本实用新型为解决上述技术问题采用以下技术方案：
一种随机时间-数字转换器，包括STDC阵列和编码器，还包括输入切换电路，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。
进一步的，本实用新型的随机时间-数字转换器，所述输入切换电路包括一个D触发器、四个与门和两个或门；其中，
第一时钟信号分别接D触发器的时钟端、第二与门和第三与门的第二输入端；D触发器的触发信号输出端分别接第一与门、第三与门的第一输入端以及编码器的第一输入端，D触发器输出的触发信号经过一级反相之后分别接D触发器的D输入端、第二与门和第四与门的第一输入端；
第二时钟信号分别接第一与门和第四与门的第二输入端；
第一与门和第二与门的输出端接第一或门的输入端，第三与门和第四与门的输出端接第二或门的输入端；第一或门、第二或门的输出端分别作为输入切换电路的第一输出端和第二输出端。
进一步的，本实用新型的随机时间-数字转换器，所述STDC阵列由64个相同的比较器单元构成，所述比较器单元采用传统的差分比较器级联RS锁存器的结构。
进一步的，本实用新型的随机时间-数字转换器，所述编码器采用64输入-7输出编码器。
本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：
本实用新型通过在STDC的输入端加入了输入切换电路，对两个输入信号的上升沿实现交替切换操作，并驱动STDC，使两个输入信号交替连接比较器的输入端，从而最大程度的消除器件失配和工艺、电源电压、温度（PVT）对电路的影响，并充分利用了比较器的随机特性，使STDC中的等效比较器数量翻番。在STDC达到同样分辨率的条件下，使用的比较器数量减半，从而使硬件消耗、功耗、面积都达到减半的目的。
附图说明
图1为本实用新型的STDC主体电路框图。
图2为本实用新型的输入切换电路的门级电路原理图。
图3为本实用新型的输入切换电路的行为仿真图。
图4为本实用新型的STDC与传统的STDC传输特性对比图；其中图4-a是传统的STDC传输特性图，图4-b是本实用新型的STDC传输特性图。
图5为本实用新型的STDC的线性区传输特性图；其中实线是STDC的实际传输特性曲线，虚线是理想的传输曲线。
图中标号：clk1：第一时钟信号，clk2：第二时钟信号，sw：触发信号，out1：输入切换电路的第一输出端，out2：输入切换电路的第二输出端，AND1:第一与门，AND2:第二与门，AND3:第三与门，AND4:第四与门，OR1:第一或门，OR2:第二或门。
具体实施方式
下面结合附图对本实用新型的技术方案做进一步的详细说明：
如图1所示，该随机时间-数字转换器包含输入切换电路、STDC阵列和编码器三个部分，输入切换电路由数字逻辑电路实现，STDC阵列由64个相同的比较器单元构成，编码器是由sw信号控制的64-7编码器。两个时钟输入信号clk1、clk2接到输入切换电路的输入端，输入切换电路的输出out1、out2分别连接STDC阵列中每个比较器的输入端，输出信号sw连接编码器作为控制信号，是由clk1的下降沿触发的二分频信号。STDC产生的64位判决结果连接编码器，编码器产生7bit输出。
如图2所示，输入切换电路由数字逻辑电路实现，包含一个下降沿触发的D触发器，四个与门，两个或门。STDC阵列由64个相同的比较器单元构成，比较器单元采用经典的差分比较器级联RS锁存器的结构。
输入切换电路的主体部分由一个下降沿触发的D触发器，四个与门AND1、AND2、AND3、AND4，两个或门OR1、OR2组成。clk1接D触发器的时钟端，输出sw分别接与门AND1和AND3的一个输入端，并经过一级反相器之后接D触发器的输入端D、与门AND2和AND4的一个输入端。时钟信号clk1接与门AND2和AND3的另一个输入端，clk2接与门AND1和AND4的另一个输入端。与门AND1和AND2的输出接或门OR1的输入，与门AND3和AND4的输出接或门OR2的输入。OR1和OR2的输出分别作为整个输入切换电路的输出out2和out1。
图3为本实用新型的输入切换电路的行为仿真图。从图中可以看出，当sw为1时，输出out1的上升沿与输入clk1的上升沿对齐，输出out2的上升沿与输入clk2的上升沿对齐；而当sw为0时，输出out1的上升沿与输入clk2的上升沿对齐，输出out2的上升沿与输入clk1的上升沿对齐，实现了输入上升沿的交替切换。
图4为本实用新型的STDC与传统的STDC传输特性对比图；其中图4-a是传统的STDC传输特性图，图4-b是本实用新型的STDC传输特性图。从图4-a和图4-b的对比中可以看出，两种电路具有相同的有效鉴定范围；但是同样对于8×8的比较器阵列，传统的STDC只有6位输出，本实用新型的STDC可以有7位输出。在同样的硬件消耗条件下，本实用新型的STDC明显具有更高的精度。同样，如果要实现7bit的输出精度，本实用新型的STDC只需要64个比较器，而传统的STDC却需要128个比较器。
图5为本实用新型的STDC的线性区传输特性图；其中实线是STDC的实际传输特性曲线，虚线是理想的传输曲线。从图中可以看出，在线性区内，传输特性基本呈线性特征。
综上所述，本实用新型通过在STDC之前级联一个输入切换电路，将电路的两个输入信号以轮换交叉换位的形式输送给STDC的两个输入端，STDC中每个比较器都独立的对两个信号的快慢进行判断，并将结果送入编码器汇总处理，编码的输出结果就反映了两个输入信号的相位差的大小和正负。
根据STDC的工作原理，其鉴别分辨率的提高需要通过增加比较器的数量来实现，这样就不可避免的增加了功耗和面积的负担。在STDC前级联一个输入切换电路之后，两个输入信号clk1和clk2会交替地由两个输出端out1和out2输出，即：上一个周期，out1输出clk1，out2输出clk2；下一个周期，out1输出clk2，out2输出clk1。经过这样的输入切换处理之后，器件的失配和PVT对电路的影响在很大程度上被抑制了，提高了鉴别精准度。对于每相邻的两个周期，非理想因素对每个比较器产生的干扰都完全不同。从统计学的角度来说，这种做法等于增加了一个新的独立的样本。所以，STDC中等效比较器的数量翻倍，在使用一半的比较器数量时，STDC的分辨率没有降低，但是实际的硬件消耗大大减少了。
以上所述仅为本实用新型的较佳实施方式，本实用新型的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本实用新型所揭示内容所作的等效修饰或变化，皆应纳入本实用新型记载的保护范围内。
Claims (4)
1.一种随机时间-数字转换器，包括STDC阵列和编码器，其特征在于：还包括输入切换电路，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。
2.根据权利要求1所述的一种随机时间-数字转换器，其特征在于：所述输入切换电路包括一个D触发器、四个与门、两个或门，其中，
第一时钟信号分别接D触发器的时钟端、第二与门和第三与门的第二输入端；D触发器的触发信号输出端分别接第一与门、第三与门的第一输入端以及编码器的第一输入端，D触发器输出的触发信号经过一级反相之后分别接D触发器的D输入端、第二与门和第四与门的第一输入端；
第二时钟信号分别接第一与门和第四与门的第二输入端；
第一与门和第二与门的输出端接第一或门的输入端，第三与门和第四与门的输出端接第二或门的输入端；第一或门、第二或门的输出端分别作为输入切换电路的第一输出端和第二输出端。
3.根据权利要求1所述的一种随机时间-数字转换器，其特征在于：所述STDC阵列由64个相同的比较器单元构成，所述比较器单元采用传统的差分比较器级联RS锁存器的结构。
4.根据权利要求1所述的一种随机时间-数字转换器，其特征在于：所述编码器采用64输入-7输出编码器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201120240173U CN202135115U (zh) | 2011-07-08 | 2011-07-08 | 一种随机时间-数字转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201120240173U CN202135115U (zh) | 2011-07-08 | 2011-07-08 | 一种随机时间-数字转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202135115U true CN202135115U (zh) | 2012-02-01 |
Family
ID=45523871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201120240173U Expired - Lifetime CN202135115U (zh) | 2011-07-08 | 2011-07-08 | 一种随机时间-数字转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202135115U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291138A (zh) * | 2011-07-08 | 2011-12-21 | 东南大学 | 一种随机时间-数字转换器 |
| CN111654281A (zh) * | 2020-06-10 | 2020-09-11 | 上海兆芯集成电路有限公司 | 时数转换器 |
| CN112600540A (zh) * | 2021-03-04 | 2021-04-02 | 上海南芯半导体科技有限公司 | 一种适用于无线充电中电流解调的高精度比较器 |
-
2011
- 2011-07-08 CN CN201120240173U patent/CN202135115U/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291138A (zh) * | 2011-07-08 | 2011-12-21 | 东南大学 | 一种随机时间-数字转换器 |
| WO2013007137A1 (zh) * | 2011-07-08 | 2013-01-17 | 东南大学 | 一种随机时间-数字转换器 |
| CN102291138B (zh) * | 2011-07-08 | 2013-11-27 | 东南大学 | 一种随机时间-数字转换器 |
| US8810440B2 (en) | 2011-07-08 | 2014-08-19 | Southeast University | Stochastic Time-Digital Converter |
| CN111654281A (zh) * | 2020-06-10 | 2020-09-11 | 上海兆芯集成电路有限公司 | 时数转换器 |
| CN111654281B (zh) * | 2020-06-10 | 2023-08-04 | 上海兆芯集成电路股份有限公司 | 时数转换器 |
| CN112600540A (zh) * | 2021-03-04 | 2021-04-02 | 上海南芯半导体科技有限公司 | 一种适用于无线充电中电流解调的高精度比较器 |
| CN112600540B (zh) * | 2021-03-04 | 2021-05-14 | 上海南芯半导体科技有限公司 | 一种适用于无线充电中电流解调的高精度比较器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102291138B (zh) | 一种随机时间-数字转换器 | |
| CN103795406A (zh) | 一种高性能门控游标型时间数字转换器 | |
| CN108170018B (zh) | 一种门控环型时间数字转换器及时间数字转换方法 | |
| CN103208994A (zh) | 一种两段式时间数字转换电路 | |
| CN109634089B (zh) | 一种应用于工艺非受控检测的两级tdc电路 | |
| CN113092858B (zh) | 一种基于时频信息测量的高精度频标比对***及比对方法 | |
| US9154291B2 (en) | Differential signal skew adjustment method and transmission circuit | |
| CN202135115U (zh) | 一种随机时间-数字转换器 | |
| KR101181279B1 (ko) | 위상차 증대기를 이용한 하위-지수 방식의 시간-디지털 변환기 | |
| CN112838851A (zh) | 一种基于差分采样的剩余时间采样电路和时间数字转换器 | |
| CN104022777A (zh) | 工作周期校正器 | |
| US9306576B2 (en) | Modular gray code counter | |
| CN102195638A (zh) | 一种低延时数字时钟分频方法 | |
| CN109274376B (zh) | 一种可压缩最大转换耗时的游标环型时间数字转换器 | |
| Kleinfelder et al. | MTD132-a new subnanosecond multi-hit CMOS time-to-digital converter | |
| CN113917830B (zh) | 循环游标延时链电路、时间数字转换器和信号选取方法 | |
| CN103152035A (zh) | 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器 | |
| US10530375B1 (en) | High speed frequency divider | |
| US20200177171A1 (en) | Delay line circuit with calibration function and calibration method thereof | |
| CN106354001B (zh) | 时间数字转换电路 | |
| CN106338909B (zh) | 相位比较器及门控游标型时间数字转换电路 | |
| US9793914B2 (en) | Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter | |
| CN214480526U (zh) | 一种基于差分采样的剩余时间采样电路和时间数字转换器 | |
| CN114509929B (zh) | 时间数字转换*** | |
| CN109104168B (zh) | 一种细时间测量的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20120201 Effective date of abandoning: 20131127 |
|
| RGAV | Abandon patent right to avoid regrant |