CN201548603U

CN201548603U - 具有等效采样功能的数字示波器

Info

Publication number: CN201548603U
Application number: CN2009202465489U
Authority: CN
Inventors: 王悦; 王铁军; 李维森
Original assignee: Rigol Technologies Inc
Current assignee: Rigol Technologies Inc
Priority date: 2009-11-02
Filing date: 2009-11-02
Publication date: 2010-08-11
Anticipated expiration: 2019-11-02

Abstract

本实用新型公开了一种具有等效采样功能的数字示波器，包括一个A/D转换模块23，一个控制模块266和一个时钟模块25，控制模块266连接到A/D转换模块23和时钟模块25，时钟模块25包括一个用于受控制模块266控制而产生一个周期性变化的控制信号的D/A转换模块253、一个用于受控制信号控制而产生一个频率周期性变化的参考时钟的参考时钟模块252和一个根据参考时钟而产生采样时钟的采样时钟产生模块251，控制模块266通过D/A转换模块253连接到参考时钟模块252，参考时钟模块252连接到采样时钟产生模块251，采样时钟产生模块251连接到A/D转换模块23。本实用新型的数字示波器2中的采样时钟信号由于无需相位步进，因此可以实现较高的等效采样率。

Description

具有等效采样功能的数字示波器

技术领域

本实用新型涉及电信号测量领域，特别涉及具有等效采样功能的数字示波器。

背景技术

在数字示波器技术中，常用的采样方法有两种：实时采样和等效采样。实时采样通常是等时间间隔的对周期或非周期信号进行采样，实时采样的最高采样频率是奈奎斯特极限频率。等效采样(Equivalent Sampling)是指对周期性信号的多个周期连续采样并组合为一个周期来复现信号波形。利用等效采样的方法可以复现频率大大超过奈奎斯特极限频率的信号的波形。

请参考图1，图1示出的是一种传统的具有等效采样功能的数字示波器1，该数字示波器1包括一个信号输入端11、一个A/D转换模块12、一个数据处理模块13、一个控制模块14、一个时钟模块15、两个存储器16、17、一个显示模块18和一个输入模块19。信号输入端11连接到A/D转换模块12，A/D转换模块12连接到数据处理模块13，数据处理模块13连接到控制模块14，控制模块14分别与存储器16、17、显示模块18、输入模块19以及时钟模块15相连接，时钟模块15连接到A/D转换模块12。

数字示波器1工作时，信号输入端11输入一个周期性的被测信号，A/D转换模块12可在时钟模块15提供的采样时钟信号的控制下对该被测信号进行采样，所述的控制模块14可控制时钟模块13发出的采样时钟信号的频率和相位，所述的控制模块14还负责对A/D转换模块12采集的采样数据进行处理、保存以及控制显示模块18显示该采样数据等工作。时钟模块13是由FPGA实现。

下面结合参考图1和图2具体说明该数字示波器1等效采样的过程和原理。

为了方便对比和描述，图2中将被测信号100的多个周期仅以一个周期的形式示出。

首先，控制模块14将一个等效采样率传送给时钟模块15，时钟模块15根据该等效采样率计算出一个相应的相位步进值Δt。其中，该等效采样率可以是用户通过输入模块19输入的，也可以是数字示波器1内部预先配置好的默认等效采样率。

然后，时钟模块输出一个采样时钟信号191。在采样时钟信号191的控制下，A/D转换模块12对被测信号100的第一个周期进行第1轮采样，在多个采样点a、b、c采集对应的采样数据。该控制模块14将该多个采样点a、b、c对应的采样数据存入该第一存储器16。该采样数据中记载着采样点信息以及采样点位置被测信号的幅度信息等。

第1轮采样之后，时钟模块15在采样时钟信号191频率不变的基础上增加一个相位步进值Δt，而得到了采样时钟信号192，使得控制采样的脉冲上升沿延迟Δt到来。在采样时钟信号192的控制下，A/D转换模块12对被测信号100的第二个周期内的多个采样点d、e、f进行第2轮采样，获得多个采样点d、e、f对应的采样数据。与第1轮采样相同，控制模块14将多个采样点d、e、f对应的多个采样数据也存入第一存储器16。

类似的，第三轮采样在采样点g、h、i上采样，第四轮采样在采样点j、k、l上采样。以此类推，每一轮采样之后，该采样时钟信号都会增加该相位步进值Δt，并对被测信号的下一个周期进行采样，直到该相位步进值Δt已经累积步进了采样时钟信号的一个周期。控制模块14将每个周期内采集到的多个采样数据存入第一存储器16。

然后，控制模块14将第一存储器16当中的采样数据按照其采样点的先后顺序进行重组在同一个周期当中。由于每一轮采样与前一轮采样相比延迟了Δt，而且，每一轮采样当中采样点之间的间隔时间相同，因此该先后顺序可以按照如下规律：第1至第N轮采样的第1个采样点、第1至第N轮采样的第2个采样点、……、第1至第N轮采样的第M个采样点。其中，N表示采样轮数的最大值，M表示一轮采样内采样点数的最大值。具体到本举例，该先后顺序是采样点a、d、g、j、b、e、h、k、c、f、i、l。控制模块14将重组后的采样数据按照重组后的顺序存储在第二存储器17当中。

然后，控制模块14根据第二存储器17当中的重组后的采样数据绘制成曲线，显示在显示模块17上，即实现了等效采样的过程。

如上所述，由于时钟模块15需要对采样时钟信号进行相位步进操作，因此始终模块15是由成本较高的FPGA来实现的。

但是，传统的具有等效采样功能的数字示波器1却存在着如下问题：

由于每个周期采样之后，该采样时钟信号需要增加一个相位步进值Δt，而利用FPGA实现的时钟模块15所产生的相位步进值Δt会受到FPGA本身精度的限制。

实用新型内容

为了解决现有技术数字示波器实现等效采样需要依赖相位步进值的问题，本实用新型提供一种不需要相位步进值来实现等效采样的数字示波器。

一种具有等效采样功能的数字示波器，用于对一个周期性的被测信号进行测量，所述的数字示波器包括一个A/D转换模块，一个控制模块和一个时钟模块，所述的控制模块连接到所述的A/D转换模块和时钟模块，所述的时钟模块包括一个用于受所述的控制模块控制而产生一个周期性变化的控制信号的D/A转换模块、一个用于受所述的控制信号控制而产生一个频率周期性变化的参考时钟的参考时钟模块和一个根据所述的参考时钟而产生采样时钟的采样时钟产生模块，所述的控制模块通过所述的D/A转换模块连接到所述的参考时钟模块，所述的参考时钟模块连接到所述的采样时钟产生模块，所述的采样时钟产生模块连接到所述的A/D转换模块。

本实用新型的数字示波器由于在对被测信号的多个周期进行采样时，采用一个频率变化的采样时钟信号，使得在被测信号多个周期内的采样点不会完全一样，因此无需在每个周期时进行相位步进，进而该采样时钟信号可以达到较高的频率，实现较高的等效采样率。

附图说明

图1是一种传统的具有等效采样功能的数字示波器1的模块结构示意图。

图2是图1所示数字示波器1所采用的等效采样过程的原理示意图。

图3是本实用一较佳实施方式的新型数字示波器2的模块结构示意图。

图4是模拟控制信号幅度U1随时间t变化的函数曲线。

图5是压控晶振270的电路示意图。

图6是压控晶振270输出引脚OUTPUT输出的参考时钟信号的频率f₁随时间t₁变化的函数曲线。

图7是当采样时钟信号的频率为被测信号频率正整数倍时等效采样过程的原理示意图。

图8是图3所示数字示波器2所采用的等效采样原理的示意图。

图9是将多个周期采样数据重新排序并合成过程的示意图。

图10是参考时钟模块252另一个实施例的电路图。

图11是图10所示参考时钟模块252的一个具体实施方式的电路图。

具体实施方式

下面介绍本实用新型数字示波器的一较佳实施方式。

请参考图3，具有等效采样功能的数字示波器2包括一个信号输入端21、一个触发模块22、一个A/D转换模块23、一个时钟模块25、一个控制模块266、一个存储模块27、一个显示模块28和一个输入模块29。控制模块266包括一个合成模块24和一个微处理器26。合成模块24包括一个脉宽放大模块241和一个数据处理模块242。时钟模块25包括一个采样时钟产生模块251、一个参考时钟模块252和一个D/A转换模块253。

触发模块22连接至信号输入端21和数据处理模块242，A/D转换模块23也连接至信号输入端21和数据处理模块242，脉宽放大模块241连接到数据处理模块242，微处理器26连接至数据处理模块242、采样时钟产生模块251、D/A转换模块253、存储模块27、显示模块28和输入模块29，D/A转换模块253连接至参考时钟模块252，参考时钟模块252连接至采样时钟模块251，采样时钟模块251连接至A/D转换模块23。在本实施方式中，数据处理模块242为FPGA，微处理器26为MCU。

信号输入端21用于接收外部输入的被测信号，并将该被测信号分别传送至触发模块22和A/D转换模块23。在进行等效采样时，该被测信号必须为一个频率为F的周期信号。触发模块22用于接收该被测信号，在该被测信号符合触发条件的时刻触发，并输出一个触发信号至数据处理模块242。其中，该被测信号触发的位置称为触发点。A/D转换模块23用于接收该被测信号，在该采样时钟模块251输出的采样时钟信号的控制下，对该被测信号的多个周期进行采样而获得多个采样数据，并将该多个采样数据传送至数据处理模块242。其中，该被测信号被采样的位置称为采样点。

微处理器26输出一个第一数字控制信号至D/A转换模块253，控制D/A转换模块253输出一个第一模拟控制信号至参考时钟模块252。该第一模拟控制信号为一个电压周期性变化的信号。请参照图4，在本实施方式中，第一模拟控制信号为幅度U1随时间t连续变化的三角波。该三角波的频率为1Hz。

请参照图5，参考时钟模块252在本实施方式当中为一个压控晶振(VCXO)270，压控晶振270包括一个连接至逻辑电压+3.3V的电源引脚VDD、一个连接至公共端的地引脚GND、一个电压控制引脚VC_ON和一个输出引脚OUTPUT。压控晶振270的电压控制引脚VC_ON与D/A转换模块253相连，来接收该第一模拟控制信号，输出引脚OUTPUT则与采样时钟产生模块251相连，为其输出参考时钟信号。压控晶振270的特性是：改变施加在电压控制引脚VC_ON上的电压，可以改变输出引脚OUTPUT上输出的参考时钟信号的频率。因此，当该电压控制引脚VC_ON输入了该三角波时，请参照图6，输出引脚OUTPUT输出的参考时钟信号的频率f₁随时间t₁也呈三角波形式变化。在本实施方式当中，该参考时钟信号的频率微调比例只有100ppm，比如，25MHz的参考时钟信号，其频率变化的范围只有2.5kHz。

请再参照图3，采样时钟模块251接收该参考时钟信号，将其作为参考时钟而产生该采样时钟信号。微处理器26还输出一个第二数字控制信号至采样时钟模块251，该采样时钟信号的频率受该第二数字控制信号的控制而改变。由于在本实施方式中，采样时钟模块251在本实施方式当中为锁相环芯片，因此可以直接由第二数字控制信号进行控制，而不必转换为模拟信号的形式。

如前所述，之所以第一模拟控制信号设置成一个幅度连续变化的三角波，目的是为了使参考时钟信号的频率不断变化，引起采样时钟信号的频率也不断变化，进而使得采样时钟信号频率不会一直停留在被测信号频率的整数倍的状态。也就是说，即便某一时刻或者某一时间段，采样时钟信号的频率为被测信号的频率的整数倍，但是由于采样时钟信号的频率不断变化的特性，那么下一时刻或者下一时间段，采样时钟信号频率也不会是被测信号的频率的整数倍。再做进一步解释，防止采样时钟信号频率是被测信号频率的整数倍的原因是：如果采样时钟信号频率为被测信号频率的整数倍，则该A/D转换模块23将在该被测信号的每个周期中的相同位置进行采样，造成每个周期中采样位置的重叠，因此将无法实现等效采样。例如，请参照图7，采样时钟信号频率为被测信号频率的2倍时，采样点611与触发点610之间的时间差t1与采样点621与触发点620之间的时间差t2相等。即，采样点611在正弦波600中第一周期中的位置与采样点621在正弦波600中第二周期中的位置相同，采样点612在正弦波600中第一周期中的位置与采样点622在正弦波600中第二周期中的位置相同，在将该第一周期和第二周期的采样点611、612、621、622合并在一个周期内时，采样点611将与621重合，采样点612将与采样点622重合，因此无法实现等效采样。

请再参照图3，除此之外，微处理器26还负责控制存储模块27对数据进行存储、控制输入模块29接收并解析外部输入的指令、以及控制显示模块28显示波形、状态栏及其他信息等工作。在本实施方式当中输入模块29为键盘，显示模块28为液晶显示器。脉宽放大模块241可以接收来自数据处理模块242的脉冲信号，并对该脉冲信号的脉宽进行放大，再将脉宽放大后的脉冲送回到数据处理模块242。

为了更为清楚的说明数字示波器2的结构，下面结合对该被测信号进行等效采样的过程来进行详细的说明。

请一起参照图3和图8，在本实施方式当中，作为一个举例说明，该被测信号为频率为F正弦信号400。为了简化描述，这里只以正弦信号400的四个周期来举例说明。

由于等效采样需要将在被测信号多个周期中采集到的采样数据合并到一个周期中显示，而且数字示波器2需要稳定的显示被测信号的波形，因此触发模块22在该被测信号的每个周期中相同的位置触发。具体而言，触发模块22具有一个触发电平，当该被测信号由低于该触发电平上升为高于该触发电平时，该触发模块22便会输出该触发信号。该正弦信号400在每个周期内上升的部分与该触发电平500相交处即为每个周期的触发点410、420、430、440，即图7中点化线所对应的位置。

在正弦信号400的第一个周期中的触发点410后，A/D转换模块23在该采样时钟信号450的基础上对正弦信号400的多个采样点411～414上采样而获得对应的多个采样数据。同样的，在该被测信号的第二个周期中的触发点420后，A/D转换模块23在该采样时钟信号450的基础上对正弦信号400的采样点421～424上采样而获得对应的多个采样数据。在被测信号的第三个和第四个周期的采样点431～435和441～444分别进行采样而获得对应的多个采样数据。以此类推。由于采样时钟信号的频率不断变化，因此不会出现两个周期中采样点完全相同的情况。

接下来，为了将四个周期的采样数据组合起来，需要获知每个周期中第一个采样点411、421、431、441在正弦信号400中的相对位置。由于每个周期内的触发点410、420、430、440位于正弦信号400中的相同位置，因此可以通过测量每个周期中第一个采样点411、421、431、441与对应的触发点410、420、430、440之间的时间差来获知每个周期中第一个采样点411、421、431、441在正弦信号400中的相对位置。又由于采样时钟信号的频率一般较高，触发点与采样点之间的时间差较小，因此，数据处理模块242先根据该第一个周期内触发点410与第1个采样点411之间的未知的时间差t1产生一个窄脉冲，该窄脉冲的脉宽大小对应于时间差t1。数据处理模块242将该窄脉冲输出至脉宽放大模块241，脉宽放大模块241将该窄脉冲按照一个预先设定的已知的放大倍数放大为一个方便测量的宽脉冲后，再将该宽脉冲送回至数据处理模块242。数据处理模块242测量该宽脉冲的脉冲宽度，获得该款脉冲所对应的时间长度，再将该时间长度除以该放大倍数，从而计算出该时间差t1。

基于同样的过程，数据处理模块242还计算出第二个周期内触发点420与第1个采样点421之间的时间差t2、第三个周期内触发点430与第1个采样点431之间的时间差t3、以及第四个周期内触发点440与第1个采样点441之间的时间差t4。通过计算可以得到t3＜t2＜t4＜t1。

由于该参考时钟信号的频率微调比例只有100ppm，在多个周期内，采样间隔的变化相对与采样间隔而言是非常小的，因此，可以近似认为四个周期中第2个采样点在正弦信号400中的相对位置与四个周期中第1个采样点411、421、431、441的相对位置是一样的，四个周期中第3个采样点在正弦信号400中的相对位置与四个周期中第1个采样点411、421、431、441的相对位置也是一样的，以此类推。由于触发点410、420、430、440和第一个采样点411、421、431、441之间的时间差t1、t2、t3、t4已经测量获得，即四个周期中第1个采样点411、421、431、441的相对位置已知，因此四个周期中其他采样点的相对位置也确定下来。请参照图9，脉宽放大模块241根据四个周期中第1个采样点411、421、431、441与触发点410、420、430、440之间的时间差t1、t2、t3、t4将采样点411～414、421～424、431～435、441～444排序在同一个周期内，并传送给微处理器26。微处理器26将重新排序后的采样点411～414、421～424、431～435、441～444所对应的采样数据按照排列后的顺序保存到存储模块27中，并转换成波形显示在显示模块28上。

作为另外的举例，数据处理模块242也可以根据每个周期内触发点与第2个采样点之间的时间差产生该窄脉冲，或者根据每个周期内触发点与第3个采样点之间的时间差产生该窄脉冲，以此类推。例如，可以计算第一个周期内触发点410与第2个采样点412之间的时间差t1’，第二个周期内触发点420与第2个采样点422之间的时间差t2’，第三个周期内触发点430与第2个采样点432之间的时间差t3’，第四个周期内触发点440与第2个采样点442之间的时间差t4’。根据该t1’、t2’、t3’、t4’对全部采样点进行排序。

作为另外的举例，数据处理模块242可以根据每个周期中每个采样点与触发点产生一个窄脉冲，经过脉宽放大模块241放大为相应的跨脉冲，再由数据处理模块242测量并计算得出该采样点与触发点之间的时间差，并以此对全部采样点进行排序。

作为另外的举例，请参照图10，参考时钟模块252还可以为电路271。电路271包括一个振荡电路272、一个晶体X1、一个电阻R1、一个电容C1、一个二极管D1、一个控制电压输入端273和一个参考时钟输出端274，振荡电路272与晶体X1并联，控制电压输入端273依序经过电阻R1、电容C1连接到晶体X1，二极管D1的负极连接到电阻R1与电容C1的公共连接端275，二极管的正极接地，振荡电路272连接至参考时钟输出端274。

请参照图11，作为一个举例，振荡电路272包括一个非门U1A、一个电阻R2、一个电阻R3、一个电阻R4、一个电容C2和一个电容C3，电阻R2和非门U1A并联，非门U1A的输入端经过电容C2接地，非门U1A的输出端经电容C3接地，非门U1A的输出端还经过电阻R3连接到参考时钟输出端274，非门U1A的输入端还连接到电容C1与晶体X1的公共连接端291，非门U1A的输出端还经过电阻R4连接到晶体X1的另一端292。

电阻R3为源端的匹配电阻，用于减小时钟的过冲。电容C2、C3为晶体X1的负载电容，其大小决定了晶体X1的振荡频率。电压输入端273上施加的控制电压通过电阻R1加载到二极管D1负极，二极管D1反向截止，其相当于一个小电容，这样电容C1、二极管D1就相当于加在晶体X1公共连接端291的两个串联的电容。调节控制电压输入端273上施加的控制电压，就能改变二极管D1的等效电容，从而改变了晶体X1的负载电容，从而改变了振荡频率。

作为另外的举例，数据处理模块242测量该宽脉冲的脉冲宽度，获得该款脉冲所对应的时间长度后，也可以不再将该时间长度除以该放大倍数，而根据该时间长度直接来计算该时间差t1。

作为另外的举例，第一模拟控制信号还可以为幅度U1随时间t以一定步进逐渐变化的信号。另外，该第一模拟控制信号的频率还可以根据实际需要设为其他值。

作为另外的举例，数据处理模块242可以为CPLD等可编程逻辑器件，微处理器26为DSP、ARM、单片机或者CPU等处理器。

本实用新型的数字示波器2由于在对被测信号的多个周期进行采样时，采用一个频率逐渐变化的采样时钟信号，因此无需在每个周期时进行相位步进，进而该采样时钟信号可以达到较高的频率，实现较高的等效采样率。

另外，本实用新型的数字示波器2的时钟模块25可以不依赖FPGA实现，因此提高了设计自由度，降低了成本。

Claims

1.一种具有等效采样功能的数字示波器，用于对一个周期性的被测信号进行测量，所述的数字示波器包括一个A/D转换模块，一个控制模块和一个时钟模块，所述的控制模块连接到所述的A/D转换模块和时钟模块，其特征在于：所述的时钟模块包括一个用于受所述的控制模块控制而产生一个周期性变化的控制信号的D/A转换模块、一个用于受所述的控制信号控制而产生一个频率周期性变化的参考时钟的参考时钟模块和一个根据所述的参考时钟而产生采样时钟的采样时钟产生模块，所述的控制模块通过所述的D/A转换模块连接到所述的参考时钟模块，所述的参考时钟模块连接到所述的采样时钟产生模块，所述的采样时钟产生模块连接到所述的A/D转换模块。

2.根据权利要求1所述的数字示波器，其特征在于：所述的D/A转换模块为用于产生三角波的D/A转换模块。

3.根据权利要求1所述的数字示波器，其特征在于：所述的采样时钟产生模块是锁相环。

4.根据权利要求1所述的数字示波器，其特征在于：所述的参考时钟模块是压控晶振。

5.根据权利要求4所述的数字示波器，其特征在于：所述的参考时钟模块包括一个振荡电路、一个晶体、一个第一电阻、一个第一电容、一个二极管、一个控制电压输入端和一个参考时钟输出端，所述的振荡电路连接所述的晶体，所述的控制电压输入端依序经过所述的第一电阻、第一电容连接到所述的晶体，所述的二极管的负极连接到所述的第一电阻与第一电容的公共连接端，所述的二极管的正极接地，所述的振荡电路连接至所述的参考时钟输出端。

6.根据权利要求5所述的数字示波器，其特征在于：所述的振荡电路包括一个非门、一个第二电阻、一个第三电阻、一个第四电阻、一个第二电容和一个第三电容，所述的第二电阻和所述的非门并联，所述的非门的输入端经过所述的第二电容接地，所述的非门的输出端经所述的第三电容接地，所述的非门的输出端还经过所述的第三电阻连接到所述的参考时钟输出端，所述的非门的输入端还连接到所述的第一电容与晶体的公共连接端，所述的非门的输出端还经过所述的第四电阻连接到所述的晶体的另一端。

7.根据权利要求1所述的数字示波器，其特征在于：所述的控制模块包括一个合成模块和一个微处理器，合成模块包括一个数据处理模块和一个脉宽放大模块，所述的数据处理模块分别与所述的A/D转换模和所述的控制模块相连接，所述的脉宽放大模块与所述的数据处理模块相连接。

8.根据权利要求7所述的数字示波器，其特征在于：所述的数据处理模块包括FPGA。