CN201171049Y - 发光半导体组件 - Google Patents
发光半导体组件 Download PDFInfo
- Publication number
- CN201171049Y CN201171049Y CN 200720177043 CN200720177043U CN201171049Y CN 201171049 Y CN201171049 Y CN 201171049Y CN 200720177043 CN200720177043 CN 200720177043 CN 200720177043 U CN200720177043 U CN 200720177043U CN 201171049 Y CN201171049 Y CN 201171049Y
- Authority
- CN
- China
- Prior art keywords
- light
- packaging
- base plate
- chip
- conductor components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Led Device Packages (AREA)
Abstract
一种发光半导体组件,包括:封装基板、多个覆晶接合芯片、导热基板以及绝缘板材。其中这些覆晶接合芯片固定并导电连结于封装基板上。导热基板具有一个突出部用以承载封装基板。绝缘板材具有一个开口套接于突出部之中,且具有多个接点与封装基板导电连接。本实用新型采用覆晶接合技术对发光半导体芯片进行封装,取代现有焊线工艺的多芯片发光半导体封装技术。不但有效地缩短了芯片排列的间距,而且提升了发光半导体芯片之间的混光效果。通过高导热基板与电路分离的设计,更可提高封装基板单位面积中芯片的矩阵数目。即使为了达到更高功率的混光需求,而在封装基板上设置静电防护组件,也不会造成封装结构尺寸显著增加,大幅度提高了产品的可靠度。
Description
技术领域
本实用新型涉及一种发光半导体组件,特别涉及一种具有红、绿、黄(RGB)三色芯片混光的发光半导体组件。
背景技术
发光半导体组件具有低耗电量、低发热量、操作寿命长、耐撞击、体积小、反应速度快、无汞以及可发出稳定波长的色光等良好光电特性,随着光电科技的进步,发光半导体组件在提升发光效率、使用寿命以及亮度等方面已有长足的进步,已被视为新一代光源的较佳选择之一。
以白光发光二极管(Light Emitting diode;LED)组件为例,传统的封装设计是采用焊线(Wirebonding)来进行芯片的串接。然而因工艺上的限制,芯片与芯片之间必须预留焊线距离,因而造成混光不均匀的现象,以及偏光或偏色的问题。再者芯片的串接设计,通常存在有逆向偏压过大的问题,而需要在发光二极管组件封装结构边侧额外地增加逆向电流的保护设计,例如在发光二极管组件模块端外缘设置km齐纳二极管(Zener diode)等静电(Electrostatic discharge;EDS)防护组件,也因此造成封装结构尺寸大幅增加,而限制了芯片矩阵的构装数量。
因此有需要提供一种结构简单、封装尺寸较小、相对混光功率较佳的高功率发光半导体组件。
实用新型内容
本实用新型的目的在于,提供一种结构简单、封装尺寸小的发光半导体组件。
本实用新型采用如下技术方案:
一种发光半导体组件,包括:封装基板(Submount)、多个覆晶接合芯片(Flip Chip)、导热基板以及绝缘板材。其中这些覆晶接合芯片固定并导电连结于封装基板上。导热基板具有一个突出部用以承载封装基板。绝缘板材具有一个开口套接于突出部之中,且具有多个接点与封装基板导电连接。
本实用新型采用覆晶接合技术对发光半导体芯片进行封装,取代现有焊线工艺的多芯片发光半导体封装技术。不但有效地缩短了芯片排列的间距,而且提升了发光半导体芯片之间的混光效果。此外,通过高导热基板与电路分离的设计,更可提高封装基板单位面积中芯片的矩阵数目(容量)。即使为了达到更高功率的混光需求,而在封装基板上设置静电防护组件,也不会造成封装结构尺寸显著增加,大幅度提高了产品的可靠度。
以下结合附图及实施例进一步说明本发明。
附图说明
图1为本实用新型的一实施例结构分解示意图;
图2为根据图1所示的发光二极管组件的结构剖面图;
图3为图1所示的发光二极管组件的结构俯视图;
图4为本实用新型的另一实施例结构剖面示意图。
标号说明
100:发光二极管组件 101:封装基板
102:发光二极管芯片 103:导热基板
104:绝缘板材 105:突出部
106:开口 107:接点
108:导线 109:焊垫
110:内连线 111:焊垫
112:外部电子组件 113:混光光杯
114:反射镜 115:凸块
200:发光二极管组件 215:发光二极管芯片
216:焊线 B:蓝色发光二极管芯片
G:绿色发光二极管芯片 R:红色发光二极管芯片
具体实施方式
以下结合附图及实施例进一步说明本实用新型。但值得注意的是,以下所提供的技术特征也适用于其它发光半导体组件,例如高功率发光二极管芯片或雷射二极管芯片等。
请参照图1和图2,图1是根据本创作的一较佳实施例所绘制的发光二极管组件100的结构分解图。图2是根据图1所绘制的发光二极管组件100的结构剖面图。发光半导体组件100包括:封装基板101、多个覆晶接合的发光二极管芯片102、导热基板103以及绝缘板材104。
这些发光二极管芯片102是通过覆晶接合工艺固定并导电连结于封装基板101上。优选的是,这些发光二极管芯片102以对称排列的方式固定并导电连接于封装基板101上。在本实施例之中,发光二极管芯片102是以九宫格的矩阵排列方式固定并导电连接于封装基板101之上。其中位于中央位置安设的是蓝色发光二极管芯片B,邻接于蓝色发光二极管芯片B四周的位置,设置绿色发光二极管芯片G。其余的位置则以红色发光二极管芯片R来填满。
在本实施例中,封装基板100是一种内建有多根导线108的硅基板,其中每一根导线108的一端连接有一个焊垫109,另一端则延伸至于封装基板101的边缘,以形成与外部组件导电连接的接点或焊点。每一个发光二极管芯片102则通过多个凸块115固着并导电连接于封装基板101的焊垫109上。
优选的是,导热基板103为一种经由电镀处理的铝基板。导热基板103具有一个用以承载封装基板101的突出部105。在本实施例中,封装基板101是通过共晶融合(Eutectic)工艺,将未固着有发光二极管芯片102的一侧与导热基板103结合。
优选的是,绝缘板材104为一种内建有至少一条内连线110的陶瓷基板。此一陶瓷基板具有一个开口106,用来套接于承载封装基板101的突出部105之中。其中绝缘板材104的每一条内连线110的一端邻接于开口106边缘,并暴露于外以形成接点107,与封装基板100的导线108导电连接;另一端则延暴露于绝缘板材104的边缘,以形成焊垫111用与外部电子组件112导电连接。例如,在实施例中,外部电子组件112可以是电源供应器,用来提供驱动发光二极管芯片102所需要的电力。
另外,在本实施例中的发光二极管组件100还可包括有一个可选择性使用的混光光杯113环绕于封装基板101。请参照图3,图3是图1发光二极管组件100的结构俯视图。在图3中,混光光杯113的内侧侧壁具有多个反射镜114,可用来搭配多重反射面的光学设计,将发光二极管芯片102所出射的各色色光充分混合,产生更佳的光学效果。
由于发光二极管芯片102采用覆晶接合技术连结于封装基板101上,因此可大幅缩减各个发光二极管芯片102的间距,不但可以提升各个发光二极管芯片102的混光效果,而且也可以增加封装基板101的单位面积中的芯片矩阵数目。再加上混光光杯113的加乘效果,可明显提升发光二极管组件100的发光功率。
请参照图4,图4是根据本实用新型的另一实施例所绘制的发光二极管组件200的结构剖面图。其中发光二极管组件200的结构与发光二极管组件100相似,其中两者相同的组件将以相同的附图标记表示。两者的差异仅在于,发光二极管组件200还包括至少一个通过表面黏着工艺,黏着于封装基板上的发光二极管芯片215。在本实施例中,发光二极管芯片215邻接于对称排列的发光二极管芯片102的***。由于发光二极管芯片215设于对称排列的芯片矩阵外缘,因此可通过多条焊线216直接与位于绝缘板材104上的接点107导电连结,此种布线方式不至于占据太多的布线空间,因此可兼具混光效果与芯片矩阵的工艺设计弹性与成本考虑。
根据以上所述的实施例,本实用新型的技术特征是采用覆晶接合技术对发光半导体芯片进行封装,以取代现有焊线工艺的多芯片发光半导体封装体。以此方式有效地缩短了芯片排列的间距,不仅可以提升各个发光二极管芯片之间的混光效果,还可增加封装基板单位面积的芯片矩阵容量。再加上采用高导热基板与绝缘板材的热电分离设计,不仅可大幅增加发光二极管组件的散热效率,还可缩小封装基板的尺寸需求。因此即使为了达到更高功率的混光需求,而在封装基板上设置静电防护组件,也不会造成封装结构尺寸显著增加,可大幅提高产品的可靠度。再搭配混光光杯多重反射面的光学设计,可将发光二极管芯片所出射的各色色光再一次充分混合,产生更佳的光学效果。
以上所述的实施例仅用于说明本实用新型的技术思想及特点,其目的在使本领域内的技术人员能够了解本实用新型的内容并据以实施,当不能仅以本实施例来限定本实用新型的专利范围,即凡依本实用新型所揭示的精神所作的同等变化或修饰,仍落在本实用新型的专利范围内。
Claims (10)
1、一种发光半导体组件,其特征在于包括:
一封装基板;
多个覆晶接合芯片,固定并导电连结于该封装基板上;
一导热基板,具有一用以承载该封装基板的突出部;
一绝缘板材,具有一套接于该突出部的开口和与该封装基板导电连接的多个接点。
2、根据权利要求1所述的发光半导体组件,其特征在于:所述导热基板为经过电镀处理的一铝基板,该封装基板通过共晶融合工艺与该铝基板结合。
3、根据权利要求1所述的发光半导体组件,其特征在于:所述封装基板为一硅基板。
4、根据权利要求1所述的发光半导体组件,其特征在于:还包括:
设于所述封装基板上的多个焊垫,每一所述焊垫上设有一导电的凸块,所述覆晶接合芯片固定于该凸块上;
多根导线,每一导线的一端连接一所述焊垫,另一端与一所述接点导电连接。
5、根据权利要求1所述的发光半导体组件,其特征在于:所述覆晶接合芯片是以对称排列的方式固定并导电连接于该封装基板上。
6、根据权利要求5所述的发光半导体组件,其特征在于:还包括至少一黏着于该封装基板上的表面黏着芯片,所述表面黏着芯片邻接于该覆晶接合芯片的***,所述表面黏着芯片通过多根焊线分别与所述接点导电连结。
7、根据权利要求6所述的发光半导体组件,其特征在于:所述接点分别经由该绝缘板材中的多根内连线与一外部电子组件导电连接。
8、根据权利要求7所述的发光半导体组件,其特征在于:所述外部电子组件为一用来提供驱动该发光半导体组件所需要的电力的电源供应器。
9、根据权利要求1所述的发光半导体组件,其特征在于:还包括一环绕该封装基板的混光光杯。
10、根据权利要求1所述的发光半导体组件,其特征在于:所述混光光杯的一内侧侧壁具有多个反射镜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200720177043 CN201171049Y (zh) | 2007-09-07 | 2007-09-07 | 发光半导体组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200720177043 CN201171049Y (zh) | 2007-09-07 | 2007-09-07 | 发光半导体组件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201171049Y true CN201171049Y (zh) | 2008-12-24 |
Family
ID=40210098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200720177043 Expired - Lifetime CN201171049Y (zh) | 2007-09-07 | 2007-09-07 | 发光半导体组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201171049Y (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102865487A (zh) * | 2012-10-11 | 2013-01-09 | 杭州友旺科技有限公司 | 一种led光源模组 |
-
2007
- 2007-09-07 CN CN 200720177043 patent/CN201171049Y/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102865487A (zh) * | 2012-10-11 | 2013-01-09 | 杭州友旺科技有限公司 | 一种led光源模组 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8492777B2 (en) | Light emitting diode package, lighting device and light emitting diode package substrate | |
US8198644B2 (en) | Multichip on-board LED illumination device | |
KR101662038B1 (ko) | 칩 패키지 | |
US6841931B2 (en) | LED lamp | |
US20060001361A1 (en) | Light-emitting diode | |
CN100578830C (zh) | 发光元件安装用基板、发光元件模块 | |
US9196584B2 (en) | Light-emitting device and lighting apparatus using the same | |
US9905544B2 (en) | Bonding LED die to lead frame strips | |
JP2012532441A (ja) | 発光ダイオードパッケージ | |
JP2005050838A (ja) | 表面実装型led及びそれを用いた発光装置 | |
CN102214776A (zh) | 发光二极管封装结构、照明装置及发光二极管封装用基板 | |
KR20090132920A (ko) | 발광 장치 | |
US20070246726A1 (en) | Package structure of light emitting device | |
KR100849828B1 (ko) | 발광 다이오드 패키지 | |
JP3140595U (ja) | 発光半導体素子 | |
CN107845715B (zh) | 发光装置 | |
KR101202168B1 (ko) | 고전압 발광 다이오드 패키지 | |
CN201171049Y (zh) | 发光半导体组件 | |
KR101063925B1 (ko) | 조명 장치 | |
KR20120069290A (ko) | 발광다이오드 패키지 | |
KR101103524B1 (ko) | 조명 장치 | |
CN201909274U (zh) | Rgb三色led点光源 | |
US20070086185A1 (en) | Electroluminescent device having a plurality of light emitting diodes | |
JP4862808B2 (ja) | 発光装置 | |
KR20090132916A (ko) | 발광 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20081224 |
|
CX01 | Expiry of patent term |