CN201043991Y - 集成电路芯片测试平台的外管脚测试结构 - Google Patents

Abstract

本实用新型涉及一种集成电路芯片测试平台的外管脚测试结构，包括测试平台上芯片数个管脚扇出的对应信号走线，其中每根信号走线中均设置有至少一个测试点，测试点包括至少两个焊盘，至少一个焊盘通过信号走线与芯片的对应管脚连接，其余焊盘通过信号走线与测试平台***电路连接，各个焊盘之间设置有连通导线。采用该种结构的集成电路芯片测试平台的外管脚测试结构，大大增加了***的可测试性，而且降低了高速信号产生不确定畸变的可能性；同时测试操作方便灵活，测试结构设计巧妙，从而在数字基带芯片早期开发时期能够提高性能，增加可测试性，节省了成本，节省开发周期，适用范围较为广泛，给集成电路封装测试工作带来了极大的便利。

Description

集成电路芯片测试平台的外管脚测试结构

技术领域

本实用新型涉及集成电路技术领域，特别涉及集成电路芯片测试技术领域，具体是指一种集成电路芯片测试平台的外管脚测试结构。

背景技术

随着社会的不断进步，科技的不断发展，各行各业中越来越多地使用集成电路，集成电路工业已经成为现代电子工业中一个非常重要的领域。而其中最为重要的技术，除了设计、制造之外，就是测试和封装工艺，尤其是对于数字基带芯片来说，在早期开发时期，通常会设计硬件测试平台来对芯片进行各种测试和验证。

由于芯片本身尚不成熟，外管脚定义会在不同的阶段发生一定的变化，相应的，对其进行测试的硬件测试平台也必须做出一定的改变以应付这种变化。但是数字基带芯片早期开发时期的这种硬件测试平台由于***结构复杂，价格很昂贵，如果对应于一版的芯片就要重新开发硬件测试平台，无疑会大大增加成本和开发周期。

为降低成本和缩短开发周期，目前常采用的一种技术是把数字基带芯片独立出来重新做一块测试平台子板，这块测试平台子板插在硬件测试母板对应的插槽上，这样，如果基带芯片发生变化，只需要重新设计这块结构简单的子板，从而一定程度上解决了增加成本和开发周期的问题。

但是，这种方式仍然是有一定缺点的，一是并没有根本解决需要重新开发硬件板的问题，二是由于增加了插槽，反而导致了高速信号的传输过程畸变增大，从而影响整体测试性能和测试准确度。这样就给集成电路封装测试的工作带来了很大的不便，影响了集成电路的生产效率。

实用新型内容

本实用新型的目的是克服了上述现有技术中的缺点，提供一种集成电路芯片测试平台的外管脚测试结构，该测试结构能够保证在集成电路芯片外管脚信号定义发生变化时无需重新设计开发任何硬件板，而且能够有效地避免高速信号在传输过程中附加新的畸变。

为了实现上述的目的，本实用新型的集成电路芯片测试平台的外管脚测试结构具有如下构成：

该集成电路芯片测试平台的外管脚测试结构，包括测试平台上芯片数个管脚扇出的对应信号走线，其主要特点是，所述的每根信号走线中均设置有至少一个测试点，该测试点包括至少两个焊盘，其中至少一个焊盘通过信号走线与芯片的对应管脚相连接，其余焊盘通过信号走线与测试平台***电路相连接，所述的各个焊盘之间设置有连通导线。

该集成电路芯片测试平台的外管脚测试结构的测试点为两管脚电阻的焊盘连接结构，该结构中包括两个焊盘，其中一个焊盘通过信号走线与芯片的对应管脚相连接，另一个焊盘通过信号走线与测试平台***电路相连接，所述的连通导线设置于该两个焊盘之间。

该集成电路芯片测试平台的外管脚测试结构的连通导线为设置于PCB顶层或者底层的走线。

该集成电路芯片测试平台的外管脚测试结构的焊盘可以为圆盘形、园环形、矩形、三角形或者正多边形。

采用了该实用新型的集成电路芯片测试平台的外管脚测试结构，由于在芯片管脚的各个扇出信号走线上均设置有多个焊盘所构成的测试点，其中各个焊盘之间通过PCB顶层或者底层的走线直连，从而不仅可以根据需要对这些测试点进行信号分析，大大增加了***的可测试性，而且由于不存在额外的插槽等物，从而大大降低了高速信号产生不确定畸变的可能性；同时，在该芯片外管脚定义由于版本升级发生微小改变时，只需割断测试点两焊盘之间的连线并作出一对飞线即可，在需要恢复原状的时候，也只需要去掉飞线，将原被割断的两焊盘之间再次用一根短线焊接连通即可，操作方便灵活，而且非常容易做到；不仅如此，本实用新型的该测试结构设计巧妙，从而在数字基带芯片早期开发时期能够提高性能，增加可测试性，节省了成本，节省开发周期，适用范围较为广泛，给集成电路封装测试工作带来了极大的便利。

附图说明

图1为本实用新型的集成电路芯片测试平台的外管脚测试结构的电路结构示意图。

具体实施方式

为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明。

请参阅图1所示，该集成电路芯片测试平台的外管脚测试结构，包括测试平台上数字基带芯片1的数个管脚扇出的对应信号走线2，其中，所述的每根信号走线2中均设置有测试点3，该测试点3可以为一个，也可以是多个；该测试点3包括至少两个焊盘，其中至少一个焊盘通过信号走线2与数字基带芯片1的对应管脚相连接，其余焊盘通过***的信号走线与测试平台***电路相连接，所述的各个焊盘之间设置有连通导线4。

在本实用新型的具体实施方式中，该测试点3为两管脚电阻的焊盘连接结构，该结构中包括两个焊盘，其中一个焊盘通过信号走线2与该数字基带芯片1的对应管脚相连接，另一个焊盘通过***信号走线与测试平台***电路相连接，所述的连通导线4设置于该两个焊盘之间，该连通导线4为设置于PCB顶层或者底层的走线。

同时，该焊盘可以根据需要采用圆盘形、园环形、矩形、三角形或者正多边形。

在实际应用当中，由于数字基带芯片1不同版本间的外管脚分布一般只是较为微小的变化，因此有可能做少量的硬件改动就能适用于不同的芯片版本。本实用新型的测试结构中，在数字基带芯片1的管脚扇出后的信号走线2中加一个测试点3，该测试点3的基本封装结构类似一个两管脚欧姆电阻的焊盘连接结构，其中所不同的是该测试点3的两个焊盘是用PCB走线4直接短路的。当每根信号线2都采用这种方法后并经过合理的PCB布线，就可以得到一个排列规范整齐的测试点阵，该测试点阵可以看作数字基带芯片的整体延伸。

在测试过程中，可以根据需要用示波器等直接对这些测试点3进行信号探测，从而大大增加了***的可测试性；此外，由于并不存在额外的插槽等物，从而减少了高速信号产生不确定畸变的因素；而且，在数字基带芯片外管脚定义由于版本升级发生微小改变时，在图1中，假如在新版的数字基带芯片1中，信号S1定义变成信号S1’，同时信号S1’定义变成信号S1，此时只需割断测试点的焊盘1和焊盘2之间的PCB连线4，同时割断测试点的焊盘1’和焊盘2’之间的PCB连线4，并将信号S1对应测试点的焊盘1飞线到信号S1’对应测试点的焊盘2’，并将信号S1’对应测试点的焊盘1’飞线到信号S1对应测试点的焊盘2即可。

而当信号S1定义变成信号S1’，同时信号S1’定义为其它或者正好空出不用的时候，则可以割断测试点的焊盘1和焊盘2之间的PCB连线4，同时割断测试点的焊盘1’和焊盘2’之间的PCB连线4，将信号S1对应测试点的焊盘1飞线到信号S1’对应测试点的焊盘2’，同时将信号S1’对应测试点则根据是否有新信号定义来决定是否飞线到另外的测试点。

如果需要恢复成原来芯片的管脚信号定义，也只需要去掉飞线，将原被割断的两焊盘1和焊盘2(或者焊盘1’和焊盘2’)之间再重新焊上一根短线即可，这在硬件上是很容易做到，同时也是很方便的。

本实用新型的本质在于，在数字基带芯片1的管脚扇出后的每根信号走线2中加一个测试点3，该测试点3的基本焊盘封装结构类似一个两管脚的欧姆电阻，所不同的是该测试点3的两个焊盘是用PCB走线直接短路的。当每根信号线2都采用这种方法后并经过合理的PCB布线，我们可以得到一个排列规范整齐的测试点阵，该测试点阵可以看作数字基带芯片1的整体延伸。

采用了上述的集成电路芯片测试平台的外管脚测试结构，由于在芯片1的管脚的各个扇出信号走线2上均设置有多个焊盘所构成的测试点3，其中各个焊盘之间通过PCB顶层或者底层的走线4直连，从而不仅可以根据需要对这些测试点进行信号分析，大大增加了***的可测试性，而且由于不存在额外的插槽等物，从而大大降低了高速信号产生不确定畸变的可能性；同时，在该芯片外管脚定义由于版本升级发生微小改变时，只需割断测试点3两焊盘之间的连线4并作出一对飞线即可，在需要恢复原状的时候，也只需要去掉飞线，将原被割断的两焊盘之间再次用一根短线焊接连通即可，操作方便灵活，而且非常容易做到；不仅如此，本实用新型的该测试结构设计巧妙，从而在数字基带芯片早期开发时期能够提高性能，增加可测试性，节省了成本，节省开发周期，适用范围较为广泛，给集成电路封装测试工作带来了极大的便利。

在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (4)

1.一种集成电路芯片测试平台的外管脚测试结构，包括测试平台上芯片数个管脚扇出的对应信号走线，其特征在于，所述的每根信号走线中均设置有至少一测试点，该测试点包括至少两个焊盘，其中至少一焊盘通过信号走线与芯片的对应管脚相连接，其余焊盘通过信号走线与测试平台***电路相连接，所述的各个焊盘之间设置有连通导线。

2.根据权利要求1所述的集成电路芯片测试平台的外管脚测试结构，其特征在于，所述的测试点为两管脚电阻的焊盘连接结构，该结构中包括两个焊盘，其中一焊盘通过信号走线与芯片的对应管脚相连接，另一焊盘通过信号走线与测试平台***电路相连接，所述的连通导线设置于该两个焊盘之间。

3.根据权利要求1或2所述的集成电路芯片测试平台的外管脚测试结构，其特征在于，所述的连通导线为设置于PCB顶层或者底层的走线。

4.根据权利要求1或2所述的集成电路芯片测试平台的外管脚测试结构，其特征在于，所述的焊盘为圆盘形、园环形、矩形、三角形或者正多边形。