CN1983553A - 制造半导体器件的存储节点接触孔的方法 - Google Patents
制造半导体器件的存储节点接触孔的方法 Download PDFInfo
- Publication number
- CN1983553A CN1983553A CNA200610152834XA CN200610152834A CN1983553A CN 1983553 A CN1983553 A CN 1983553A CN A200610152834X A CNA200610152834X A CN A200610152834XA CN 200610152834 A CN200610152834 A CN 200610152834A CN 1983553 A CN1983553 A CN 1983553A
- Authority
- CN
- China
- Prior art keywords
- layer
- storage node
- contact hole
- node contact
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 239000003595 mist Substances 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000003085 diluting agent Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract 6
- 238000009413 insulation Methods 0.000 abstract 4
- 239000011229 interlayer Substances 0.000 abstract 4
- 230000001771 impaired effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 210000002381 plasma Anatomy 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造半导体器件的存储节点接触孔的方法，包括：在衬底上形成中间绝缘层；在中间绝缘层上形成硬掩模；蚀刻中间层绝缘层以形成存储节点接触孔；形成钝化层以填充存储节点接触孔；利用硬掩模的蚀刻速率比中间绝缘层的蚀刻速率更快来移除硬掩模；和移除钝化层。
Description
技术领域
本发明涉及制造半导体器件的方法，更具体涉及制造存储节点接触孔的方法。
背景技术
由于动态随机存取存储器(DRAM)器件的设计规则已经减小，用作掩模以形成接触孔的光刻胶层的厚度也已经减少。因此，在实施蚀刻过程期间缺少光刻胶层。最近，利用硬掩模来形成接触孔以克服这种限制。
在DRAM的电容器形成过程中的存储节点接触孔的蚀刻过程中，主要利用多晶硅层来形成硬掩模。连接存储节点接触孔下部中形成的沉陷(landing)塞与电容器存储节点的存储节点接触塞填充存储节点接触孔。
但是，用作硬掩模的多晶硅层在形成后续存储节点接触塞的过程中引起掩模对准，因此需要打开存储节点接触键槽(key box)的附加过程。而且，暴露于晶片整个表面的多晶硅薄膜在重复实施的清洗过程中可以被用作颗粒源。此外，包括氢组分的水分(H2O)存在于中间绝缘层内部。在形成用作后续存储节点接触塞的多晶硅层期间残留的多晶硅层用作阻止H2O逃离到外部的阻挡层。结果，H2O扩展到衬底，改变晶体管的阈值电压特性。因此，在形成存储节点接触孔之后需要去除硬掩模。
图1A-1C是图解说明用于制造存储节点接触孔的典型方法的截面图。
如图1A所示，中间绝缘层12在衬底11的上部上方形成，衬底中形成有晶体管、沉陷塞和位线BL。硬掩模多晶硅层形成在中间绝缘层12上方。
存储节点接触掩模14形成在硬掩模多晶硅层上方。存储节点接触掩模14包括光刻胶层。
利用存储节点接触掩模14作为蚀刻阻挡层来蚀刻硬掩模多晶硅层，得到硬掩模13。硬掩模13包括多晶硅。
如图1B所示，用存储节点接触掩模14和硬掩模13作为蚀刻阻挡层来蚀刻中间绝缘层12，以形成多个存储节点接触孔15。当存储节点接触孔15形成时，可以移除存储节点接触掩模14，并且硬掩模13起着蚀刻阻挡层的作用。在存储节点接触孔15形成之后，在单元区域中损失预定厚度的硬掩模13。下文中，存储节点接触孔15形成之后残留的硬掩模将用附图标记13A表示。
但是，在形成存储节点接触孔15的单元区域中残留硬掩模13A的厚度D1与周边区域中残留硬掩模13A的厚度D2不同。
如图1C所示，移除残留硬掩模13A。
如果在形成存储节点接触孔15之后，移除所形成的厚度不均匀的残留硬掩模13A，则单元区域中的中间绝缘层12可能受损。中间绝缘层12的受损部分用附图标记12A表示(参见图1C)。
例如，如果硬掩模13初始形成的厚度为约1200，则单元区域中残留硬掩模13A的厚度D1为约600，周边区域中残留硬掩模13A的的厚度D2为约900。在移除残留硬掩模13A之后，中间绝缘层12的受损部分12A为约300或更大。而且，当移除残留硬掩模13A时，存储节点接触孔15的内部和顶部可能受损。
如上所述，中间绝缘层12的受损部分12A可以增加位线和存储节点之间的寄生电容或引起位线和存储节点接触塞之间电短路。
发明内容
因此，本发明的目的是提供制造半导体器件的存储节点接触孔的方法，该方法能够在存储节点接触孔形成之后移除硬掩模并且在移除硬掩模的过程中使得对中间绝缘层的过度损伤最小化。
根据本发明的一个方面，提供制造半导体器件的存储节点接触孔的方法，包括：在衬底上形成中间绝缘层；在中间绝缘层上形成硬掩模；蚀刻中间绝缘层以形成存储节点接触孔；形成钝化层以填充存储节点接触孔；利用硬掩模的蚀刻速率比中间绝缘层的蚀刻速率更快来移除硬掩模；以及移除钝化层。
根据本发明的另一个方面，提供制造半导体器件的存储节点接触孔的方法，包括：在限定为单元区域和周边区域的衬底上形成氧化物层；在氧化物层上形成包括大量硅的富硅氧氮化物(SRON)层；利用SRON层作为掩模来蚀刻氧化物层，以在单元区域中形成存储节点接触孔；形成填充存储节点接触孔的钝化层；利用SRON层的蚀刻速率比氧化物层的蚀刻速率更快来移除SRON层；以及移除钝化层。
附图说明
通过下文中结合附图所给出的示例性实施方案的说明，将更好地理解本发明的上述和其他目的以及特征。
图1A-1C是图解说明制造存储节点接触孔的典型方法的截面图；和
图2A-2F是图解说明根据本发明实施方案制造存储节点接触孔的方法的截面图。
具体实施方式
图2A-2F是图解说明根据本发明实施方案制造存储节点接触孔的方法的截面图。
如图2A所示，在限定为单元区域和周边区域的衬底21上形成中间绝缘层22。中间绝缘层22包括氧化物基材料。氧化物基材料可以是高密度等离子体氧化物层和硼磷硅酸盐玻璃(BPSG)层中的一种。衬底21已经形成有包括字线、沉陷塞和位线的晶体管，并且可以认为是沉陷塞。因此，可以认为中间绝缘层22是多层结构并且位线BL形成在中间绝缘层22内。
硬掩模层形成在中间绝缘层22上。硬掩模层包括选自氧化物层、氮化硅(Si3N4)层、多晶硅层和包括大量硅的富硅氧氮化物(SRON)层中的一种。具体地，硬掩模层主要包括SRON层。SRON层具有比Si3N4层和氮化物层更大量的硅，使得SRON层具有比Si3N4层和氮化物层更好的自对准接触(SAC)蚀刻特征。而且，利用SRON层作为硬掩模层，使得比利用多晶硅层更容易控制中间绝缘层22的选择性。因此，在后续移除过程中，对中间绝缘层22的损伤可以被最小化。
存储节点接触掩模24形成在硬掩模层上。存储节点接触掩模24包括光刻胶层。之后，利用存储节点接触掩模24作为蚀刻阻挡层来蚀刻硬掩模层，以获得硬掩模23。
如图2B所示，利用存储节点接触掩模24和硬掩模23作为蚀刻阻挡层来蚀刻中间绝缘层22，以形成暴露衬底21表面的多个存储节点接触孔25。当存储节点接触孔25形成时，可以移除存储节点接触掩模24；但是硬掩模23起着蚀刻阻挡层的作用。在形成存储节点接触孔25期间，硬掩模23使用包括大量多晶硅的SRON层，并因此具有优异的SAC蚀刻特性。因此，可以使对硬掩模23顶部的损伤最小化。如果硬掩模23具有不良的SAC蚀刻特性，则在实施蚀刻过程以形成存储节点接触孔25期间可蚀刻硬掩模23的顶部。结果，在硬掩模23的顶部上方的损伤可以引起存储节点接触孔25的缺陷。
当存储节点接触孔25形成时，部分硬掩模23也被损伤，使得硬掩模23在中间绝缘层22之上保留预定厚度。在下文中，残留硬掩模将用附图标记23A表示。因此，单元区域中残留硬掩模23A的厚度D11与周边区域中残留硬掩模23A的厚度D12不同。由于存储节点接触孔25仅形成在单元区域中，因此对硬掩模23的损伤主要发生在单元区域中。结果，单元区域中残留硬掩模23A的厚度D11变得比周边区域中残留硬掩模23A的厚度D12更小。
如图2C所示，形成钝化层26以填充存储节点接触孔25，同时残留硬掩模23A保留。在移除残留硬掩模23A期间，钝化层26起着防止蚀刻残留物流入存储节点接触孔25中的作用。而且，在移除残留硬掩模23A期间，钝化层26减少对存储节点接触孔25顶部的损伤。
钝化层26包括光刻胶层并且通过以下方法形成以填充存储节点接触孔25。在以上所得结构的整个表面上形成光刻胶层，直到填满存储节点接触孔25。之后，实施毯覆式(blanket)曝光过程以移除形成在残留硬掩模23A上的光刻胶层并且使得光刻胶层仅残留在存储节点接触孔25的内部。
如图2D所示，通过回蚀刻法移除残留硬掩模23A。当去除残留硬掩模23A时，保持残留硬掩模23A的蚀刻速率比作为氧化物基层的中间绝缘层22的蚀刻速率更快，以减少对中间绝缘层22的过度损伤。如果保持残留硬掩模23A的蚀刻速率比中间绝缘层22的蚀刻速率更快，则可以使在中间绝缘层22上产生损伤最小化，即使在残留硬掩模23A上过度实施蚀刻也是如此。例如，残留硬掩模23A和中间绝缘层22的蚀刻速率保持为至少约2份的残留硬掩模23A对1份的中间绝缘层，或者更高，即约2-3份的残留硬掩模23A对约1份的中间绝缘层。
下文中将详细研究由包括大量硅的SRON层形成的残留硬掩模23A的蚀刻过程。
移除残留硬掩模23A的蚀刻方法使用回蚀刻法。利用通过将作为稀释气体的氩(Ar)气加入到二氟甲烷(CH2F2)、甲烷(CH4)和氧(O2)的混合气体中而获得的气体，在反应性离子蚀刻型等离子体室中实施回蚀刻法。CH2F2气体∶CH4气体∶氧气的混合比为约2∶约1∶约1。CH2F2、CH4和O2的混合气体的总流量为约80sccm或更小，即约50sccm-约80sccm。Ar气的流量为约100sccm-约1000sccm。如果CH2F2、CH4和O2的混合气体的总流量超过约80sccm，则中间绝缘层22可被过度蚀刻。如果混合气体中O2气体的流量小于CH2F2气体的流量，则中间绝缘层22可能较少蚀刻。
如果采用上述配方，则使包括大量硅的SRON层和中间绝缘层22的蚀刻速率保持为约2-3份SRON层∶约1份中间绝缘层22的比率。因此，可以使产生在单元区域中的中间绝缘层22上的损伤最小化，直到SRON层被完全移除。
如上所述，在移除残留硬掩模23A之后可以使中间绝缘层22上的表面损伤最小化。而且，在实施回蚀刻法以去除残留硬掩模23A的过程中，由于钝化层26而并不损伤存储节点接触孔25的内部和顶部。
如图2E所示，移除填充存储节点接触孔25的钝化层26。由于钝化层26包括光刻胶层，因此可以利用氧等离子体实施剥离过程来移除钝化层26。在钝化层26附近形成的中间绝缘层22对氧等离子体具有高度选择性。因此，在移除钝化层26时不会损伤中间绝缘层22的顶部。
如图2F所示，在移除钝化层26之后形成多晶硅层27，直到填满暴露的存储节点接触孔25。由于在多晶硅层27形成之前，残留硬掩模23A已经被移除，因此中间绝缘层22内部的水分可以逃离到外部。因此，晶体管的阈值电压不因为水分而变化。
虽然没有示出，但在后续过程中选择性蚀刻多晶硅层27，以便形成存储节点接触孔。
如上所述，通过在中间绝缘层和硬掩模之间增大蚀刻选择性来移除硬掩模。结果，可以减少对单元区域中的中间绝缘层的过度损伤。在移除硬掩模之后，不会产生在周边区域和单元区域之间的中间绝缘层的厚度差异。而且，可以减少存储节点接触塞和位线之间的电短路以及存储节点和位线之间的寄生电容。
虽然在本发明的该实施方案中示例性说明了存储节点接触孔的形成，但是该实施方案可应用于在形成半导体器件的接触孔期间使用硬掩模的任意其他情况。根据本发明实施方案，可以使单元区域和周边区域之间的中间绝缘层的厚度差异最小化。
根据本发明的该实施方案，在存储节点接触孔形成之后，可以利用中间绝缘层和硬掩模之间的高蚀刻选择性，使中间绝缘层上的损伤最小化。而且，可以减少存储节点接触孔的变形。此外，在存储节点接触塞形成之前选择性蚀刻硬掩模，使得中间绝缘层内部的水分可以容易地逃离至外部。因此，可以稳定晶体管的阈值电压。
本申请包含与分别在2005年12月14日和2006年9月11日提交至韩国专利局的韩国专利申请KR 2005-0123470和KR 2006-0087607相关的主题，这些申请的全部内容通过引用并入本文。
虽然已就特定实施方案说明了本发明，但可以在不偏离如所附权利要求中所限定的本发明精神和范围下做出各种变化和修改，这对本领域技术人员而言是显而易见的。
Claims (19)
1.一种制造半导体器件的存储节点接触孔的方法，包括：
在衬底上形成中间绝缘层；
在中间绝缘层上形成硬掩模；
蚀刻中间绝缘层以形成存储节点接触孔；
形成钝化层以填充存储节点接触孔；
利用硬掩模的蚀刻速率比中间绝缘层的蚀刻速率更快来移除硬掩模；和移除钝化层。
2.权利要求1的方法，其中在移除硬掩模期间，硬掩模和中间绝缘层的蚀刻速率保持为约2-3份的硬掩模：约1份的中间绝缘层的比率。
3.权利要求2的方法，其中硬掩模的移除包括利用回蚀刻过程。
4.权利要求1的方法，其中钝化层包括光刻胶层。
5.权利要求4的方法，其中钝化层的形成包括：
在中间绝缘层上形成光刻胶层，直到填满存储节点接触孔；和
通过实施毯覆式曝光过程，使光刻胶层仅残留在存储节点接触孔的内部。
6.权利要求5的方法，其中钝化层的移除包括使用氧等离子体实施剥离过程。
7.权利要求6的方法，其中硬掩模包括氮化硅层和多晶硅层中的一种。
8.权利要求6的方法，其中中间绝缘层包括氧化物基材料。
9.权利要求6的方法，其中衬底被限定为单元区域和周边区域，并且存储节点接触孔形成在单元区域中。
10.一种制造半导体器件的存储节点接触孔的方法，包括：
在限定为单元区域和周边区域的衬底上形成氧化物层；
在氧化物层上形成包括大量硅的富硅氧氮化物(SRON)层；
利用SRON层作为掩模来蚀刻氧化物层，以在单元区域中形成存储节点接触孔；
形成填充存储节点接触孔的钝化层；
利用SRON层的蚀刻速率比氧化物层的蚀刻速率更快来移除SRON层；和移除钝化层。
11.权利要求10的方法，其中在移除SRON层期间，SRON层和氧化物层的蚀刻速率保持为约2-3份的SRON层∶约1份的氧化物层的比率。
12.权利要求11的方法，其中SRON层的移除包括利用回蚀刻过程。
13.权利要求12的方法，其中回蚀刻过程包括使用反应性离子蚀刻型等离子体室作为蚀刻室。
14.权利要求13的方法，其中回蚀刻过程包括使用包含二氟甲烷(CH2F2)、甲烷(CH4)和氧(O2)的混合气体以及加入所述混合气体中作为稀释气体的氩(Ar)气。
15.权利要求14的方法，其中CH2F2、CH4和O2以约2份CH2F2∶约1份CH4∶约1份O2的比率混合。
16.权利要求14的方法，其中CH2F2、CH4和O2的总流量为约80sccm或更小，Ar气的流量为约100sccm-约1000sccm。
17.权利要求10的方法，其中钝化层包括光刻胶层。
18.权利要求17的方法，其中钝化层的形成包括：
在氧化物层上形成光刻胶层，直到填满存储节点接触孔；和
通过实施毯覆式曝光过程，使光刻胶层仅残留在存储节点接触孔的内部。
19.权利要求18的方法，其中钝化层的移除包括利用氧等离子体实施剥离过程。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050123470 | 2005-12-14 | ||
| KR1020050123470 | 2005-12-14 | ||
| KR1020060087607 | 2006-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1983553A true CN1983553A (zh) | 2007-06-20 |
| CN100505210C CN100505210C (zh) | 2009-06-24 |
Family
ID=38165962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610152834XA Expired - Fee Related CN100505210C (zh) | 2005-12-14 | 2006-10-20 | 制造半导体器件的存储节点接触孔的方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100772681B1 (zh) |
| CN (1) | CN100505210C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194677A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件间隙壁的方法 |
| CN108269804A (zh) * | 2016-12-30 | 2018-07-10 | 联华电子股份有限公司 | 半导体存储装置的制作方法 |
| CN114823541A (zh) * | 2021-01-29 | 2022-07-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
| WO2022160632A1 (zh) * | 2021-01-29 | 2022-08-04 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| WO2023159967A1 (zh) * | 2022-02-24 | 2023-08-31 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、动态随机存储器的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110938434B (zh) * | 2019-12-05 | 2021-02-02 | 中国科学院微电子研究所 | 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980005510A (ko) * | 1996-06-26 | 1998-03-30 | 김광호 | 스토리지 노드 콘택 형성 방법 |
| KR19990075146A (ko) * | 1998-03-18 | 1999-10-15 | 윤종용 | 스토리지 전극의 콘택홀 형성방법 |
| KR20030000695A (ko) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지 노드 형성방법 |
-
2006
- 2006-09-11 KR KR1020060087607A patent/KR100772681B1/ko not_active IP Right Cessation
- 2006-10-20 CN CNB200610152834XA patent/CN100505210C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194677A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件间隙壁的方法 |
| CN102194677B (zh) * | 2010-03-11 | 2013-07-31 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件间隙壁的方法 |
| CN108269804A (zh) * | 2016-12-30 | 2018-07-10 | 联华电子股份有限公司 | 半导体存储装置的制作方法 |
| CN108269804B (zh) * | 2016-12-30 | 2019-08-23 | 联华电子股份有限公司 | 半导体存储装置的制作方法 |
| CN114823541A (zh) * | 2021-01-29 | 2022-07-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
| WO2022160627A1 (zh) * | 2021-01-29 | 2022-08-04 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
| WO2022160632A1 (zh) * | 2021-01-29 | 2022-08-04 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| WO2023159967A1 (zh) * | 2022-02-24 | 2023-08-31 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、动态随机存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070063409A (ko) | 2007-06-19 |
| CN100505210C (zh) | 2009-06-24 |
| KR100772681B1 (ko) | 2007-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477159C (zh) | 在半导体器件中形成存储节点接触塞的方法 | |
| KR100780596B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| TWI250579B (en) | Method for fabricating semiconductor device | |
| US7396772B2 (en) | Method for fabricating semiconductor device having capacitor | |
| CN100505210C (zh) | 制造半导体器件的存储节点接触孔的方法 | |
| US7371636B2 (en) | Method for fabricating storage node contact hole of semiconductor device | |
| CN101064283B (zh) | 半导体器件的制造方法 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| JP2007013081A (ja) | 深いコンタクトホールを有する半導体素子の製造方法 | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| JP3912709B2 (ja) | 多層コンタクトホールを形成する方法 | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR100695431B1 (ko) | 반도체 소자의 컨택홀 형성방법 | |
| US20070117312A1 (en) | Method for fabricating capacitor of semiconductor device | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| KR20070063672A (ko) | 반도체소자의 스토리지노드콘택 형성 방법 | |
| US20070202710A1 (en) | Method for fabricating semiconductor device using hard mask | |
| KR100524804B1 (ko) | 반도체 소자의 스토리지노드 콘택 플러그 형성방법 | |
| KR100670681B1 (ko) | 반도체 소자 제조 방법 | |
| KR100838393B1 (ko) | 반도체 소자 제조 방법 | |
| KR100701684B1 (ko) | 반도체 소자의 워드라인의 절연 패턴 형성 방법 | |
| KR20050116665A (ko) | 반도체 소자의 형성 방법 | |
| KR20050064587A (ko) | 반도체 소자 제조 방법 | |
| KR20080060385A (ko) | 반도체 소자 제조방법 | |
| KR20080088921A (ko) | 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20131020 |